JPH0787380B2 - ＣＭｉ復号回路 - Google Patents
ＣＭｉ復号回路Info
- Publication number
- JPH0787380B2 JPH0787380B2 JP61195448A JP19544886A JPH0787380B2 JP H0787380 B2 JPH0787380 B2 JP H0787380B2 JP 61195448 A JP61195448 A JP 61195448A JP 19544886 A JP19544886 A JP 19544886A JP H0787380 B2 JPH0787380 B2 JP H0787380B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- cmi
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光ファイバ伝送方式等の２値信号伝送系で使
用されるCMi符号を復号するために使用されるCMi復号回
路に関する。
用されるCMi符号を復号するために使用されるCMi復号回
路に関する。
CMi（コーデッド・マーク・インバージョン:Coded Mark
Inversion）符号とは、第５図に示すように、論理“1
1",“00",“01"の３種類の状態を情報信号系列のスペー
スとマークに対応させ、情報信号のマーク“1"に対して
は“11"と“00"とを交互に選択し、スペース“0"に対し
ては“01"を選択する符号である。すなわち、CMi符号は
情報信号系列の１ビットを２ビットに直列変換して伝達
するもので、“0"または“1"連続による同期情報の喪失
を防止し、また伝送路上のマーク率が1/2になる等の特
徴を持っている。
Inversion）符号とは、第５図に示すように、論理“1
1",“00",“01"の３種類の状態を情報信号系列のスペー
スとマークに対応させ、情報信号のマーク“1"に対して
は“11"と“00"とを交互に選択し、スペース“0"に対し
ては“01"を選択する符号である。すなわち、CMi符号は
情報信号系列の１ビットを２ビットに直列変換して伝達
するもので、“0"または“1"連続による同期情報の喪失
を防止し、また伝送路上のマーク率が1/2になる等の特
徴を持っている。
従来のCMi復号回路の回路図を第６図に、そのタイムチ
ャートを第７図に示す。
ャートを第７図に示す。
第６図に示すフリップフロップ（以下FFと略す）100,FF
102によって受信CMi信号の逆相の信号Ａのビット前半レ
ベルを保持し、FF101によってビット後半レベルを保持
する。次に排他的論理和ゲート３によって、前半及び後
半レベルを比較し、レベルが同一ならばマーク、相違す
るならスペースと判定する。その結果得られる信号Ｆが
受信CMi信号を元の情報信号系列に復元した信号であ
る。
102によって受信CMi信号の逆相の信号Ａのビット前半レ
ベルを保持し、FF101によってビット後半レベルを保持
する。次に排他的論理和ゲート３によって、前半及び後
半レベルを比較し、レベルが同一ならばマーク、相違す
るならスペースと判定する。その結果得られる信号Ｆが
受信CMi信号を元の情報信号系列に復元した信号であ
る。
しかしながらこの復元信号Ｆには第７図に示すようなハ
ザードが発生するという問題がある。
ザードが発生するという問題がある。
次に、従来のCMi復号回路を利用して伝送路上で発生し
た誤りを検出する回路を第８図に、そのタイムチャート
を第９図に示す。
た誤りを検出する回路を第８図に、そのタイムチャート
を第９図に示す。
第８図において受信CMi信号のパターンにない“10"（こ
こでは受信CMi信号の極性が反転しているため“01"）を
エラーとして検出するのはアンドゲート４である。
こでは受信CMi信号の極性が反転しているため“01"）を
エラーとして検出するのはアンドゲート４である。
受信CMi信号のパターン“11"と“00"は交互に出現する
が、“11"または“00"が連続したときのエラーは、排他
的論理和ゲート5,6、アンドゲート７と分周回路103によ
って、前のマークレベルと新たに受信したマークレベル
を比較することにより検出する。このようにエラーを検
出するには、微分回路11やディレイ回路12が必要となる
が、この様な回路はLSi化に不向きである。
が、“11"または“00"が連続したときのエラーは、排他
的論理和ゲート5,6、アンドゲート７と分周回路103によ
って、前のマークレベルと新たに受信したマークレベル
を比較することにより検出する。このようにエラーを検
出するには、微分回路11やディレイ回路12が必要となる
が、この様な回路はLSi化に不向きである。
なおこの分野の技術として関連するものには、たとえば
特開昭60−227549号等が挙げられる。
特開昭60−227549号等が挙げられる。
上記従来技術においては、ハザードが発生する点につい
ての配慮がされておらず、このハザードを含んだ信号の
伝搬による後段論理誤動作という問題とLSi化に不向き
な論理であるという問題があった。
ての配慮がされておらず、このハザードを含んだ信号の
伝搬による後段論理誤動作という問題とLSi化に不向き
な論理であるという問題があった。
本発明の目的は、ハザードを除去するとともに、簡単な
回路構成でかつLSi化に適するCMi復号回路を提供するこ
とにある。
回路構成でかつLSi化に適するCMi復号回路を提供するこ
とにある。
上記目的は、受信CMi信号から抽出された位相の異なる
２相のクロック信号を用いてCMi復号回路を構成するこ
とにより達成される。
２相のクロック信号を用いてCMi復号回路を構成するこ
とにより達成される。
本発明によるCMi復号回路は、受信CMi信号から抽出され
る位相の異なる２相の基準クロック信号で動作し、第１
相の基準クロック信号は受信CMi信号の前半レベルの判
定に使用し、第２相の基準ケロック信号は後半レベルの
判定に使用するので、復号された信号にハザードが発生
することはなく誤動作することがない。
る位相の異なる２相の基準クロック信号で動作し、第１
相の基準クロック信号は受信CMi信号の前半レベルの判
定に使用し、第２相の基準ケロック信号は後半レベルの
判定に使用するので、復号された信号にハザードが発生
することはなく誤動作することがない。
また、エラー検出回路においても位相の異なる２相の基
準クロック信号で動作しているので、従来技術で必要で
あった微分回路およびディレイ回路を不要とし、LSi化
に適する回路を構成できる。
準クロック信号で動作しているので、従来技術で必要で
あった微分回路およびディレイ回路を不要とし、LSi化
に適する回路を構成できる。
以下、本発明の一実施例について図面を用いて説明す
る。第１図および第２図に示すように受信CMi信号の前
半のレベルを該CMi信号に同期した２相の基準クロック
信号の内ビット前半を示す第１相の基準クロック信号T0
によりFF200で保持する。FF200の出力と受信CMi信号と
をオアゲート21で論理和をとりその出力をビット後半を
示す第２相の基準クロック信号T1によりFF202で保持す
る。FF202から出力される信号NRZが元の情報信号系列に
復元された信号である。なおこの復号回路において、誤
りパターン“10"は伝送路上で発生したランダム誤りに
よって“11"または“00"が“10"に変化したものである
可能性が大であるから、元の情報信号はマークであると
見なす。
る。第１図および第２図に示すように受信CMi信号の前
半のレベルを該CMi信号に同期した２相の基準クロック
信号の内ビット前半を示す第１相の基準クロック信号T0
によりFF200で保持する。FF200の出力と受信CMi信号と
をオアゲート21で論理和をとりその出力をビット後半を
示す第２相の基準クロック信号T1によりFF202で保持す
る。FF202から出力される信号NRZが元の情報信号系列に
復元された信号である。なおこの復号回路において、誤
りパターン“10"は伝送路上で発生したランダム誤りに
よって“11"または“00"が“10"に変化したものである
可能性が大であるから、元の情報信号はマークであると
見なす。
次に第１のエラー検出のタイムチャートを第３図で説明
する。
する。
受信CMi信号AAの前半のレベルを保持した信号ADが“1"
でかつ受信CMi信号AAの後半のレベルが“0"のとき（す
なわちパターン“10"のとき）第１のCMiエラーを検出し
FF201でこれを保持する。
でかつ受信CMi信号AAの後半のレベルが“0"のとき（す
なわちパターン“10"のとき）第１のCMiエラーを検出し
FF201でこれを保持する。
次に第２のエラー検出のタイムチャートを第４図で説明
する。FF203は受信CMi信号の前半のレベルを保持する。
アンドゲート22は復元された情報信号がマークのときだ
け第１相の基準クロック信号T0を通過させる。その通過
したクロック信号ALによって、FF204はマークのレベル
を保持する。FF204の出力と新たに受信されたCMi信号の
ビット前半のレベルの逆相とをゲート23により排他的論
理和をとり、その結果一致しかつ新たに受信されたCMi
信号のパターンが、“01"以外のとき（すなわち元の情
報信号がマークのとき）アンドゲート24により第２のエ
ラーを検出し、FF205で保持出力する。
する。FF203は受信CMi信号の前半のレベルを保持する。
アンドゲート22は復元された情報信号がマークのときだ
け第１相の基準クロック信号T0を通過させる。その通過
したクロック信号ALによって、FF204はマークのレベル
を保持する。FF204の出力と新たに受信されたCMi信号の
ビット前半のレベルの逆相とをゲート23により排他的論
理和をとり、その結果一致しかつ新たに受信されたCMi
信号のパターンが、“01"以外のとき（すなわち元の情
報信号がマークのとき）アンドゲート24により第２のエ
ラーを検出し、FF205で保持出力する。
以上のようにしてCMi復号信号NRZ、第１のエラー検出信
号ER1および第２のエラー検出信号ER2が第２相の基準ク
ロックT1に同期して得られる。
号ER1および第２のエラー検出信号ER2が第２相の基準ク
ロックT1に同期して得られる。
本発明によれば次のような効果がある。
（１） 受信CMi信号をバザードのない復号信号に変換
できる。
できる。
（２） 簡単な回路構成で、受信CMi信号の伝送路上で
の誤りを検出することができる。
の誤りを検出することができる。
（３） 受信CMi信号より抽出する位相の異なる２相の
基準クロック信号で動作しかつディレイ回路や微分回路
がないためLSi化に適する。
基準クロック信号で動作しかつディレイ回路や微分回路
がないためLSi化に適する。
【図面の簡単な説明】 第１図は本発明の一実施例を示すCMi復号及びCMiエラー
検出を行う回路の回路図、第２図〜第４図は第１図に関
するタイムチャート、第５図はCMi符号を説明する図、
第６図は従来のCMi復号回路を示す回路図、第７図はそ
のタイムチャート、第８図は第６図に示すCMi復号回路
を利用したCMiエラー検出回路を示す回路図、第９図は
そのタイムチャートである。 1,2……ノットゲート、 3,5,6,23……ゲート（排他論理和）、 4,7,10,20,22,24……アンドゲート、 8,9,21……オアゲート、 100〜102,200〜205……フリップフロップ。
検出を行う回路の回路図、第２図〜第４図は第１図に関
するタイムチャート、第５図はCMi符号を説明する図、
第６図は従来のCMi復号回路を示す回路図、第７図はそ
のタイムチャート、第８図は第６図に示すCMi復号回路
を利用したCMiエラー検出回路を示す回路図、第９図は
そのタイムチャートである。 1,2……ノットゲート、 3,5,6,23……ゲート（排他論理和）、 4,7,10,20,22,24……アンドゲート、 8,9,21……オアゲート、 100〜102,200〜205……フリップフロップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 俊明 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (56)参考文献 特開 昭61−135231（ＪＰ，Ａ) 特開 昭61−135230（ＪＰ，Ａ) 特開 昭60−227549（ＪＰ，Ａ) 特開 昭60−70848（ＪＰ，Ａ) 特開 昭57−65943（ＪＰ，Ａ) 特開 昭63−67055（ＪＰ，Ａ) 特開 昭59−45763（ＪＰ，Ａ) 特開 昭59−178051（ＪＰ，Ａ) 特開 昭58−71752（ＪＰ，Ａ) 特公 平３−76608（ＪＰ，Ｂ２) 特公 昭57−58096（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】受信CMi信号を入力して該CMi信号に同期し
た２相の基準クロック信号の内のビット前半を示す第１
相の基準クロック信号により入力信号を保持・出力する
第１のフリップフロップと、前記受信CMi信号の逆相の
信号と前記第１のフリップフロップの出力信号との論理
和をとる論理和回路と、前記論理和回路の出力信号を入
力して前記２相の基準クロック信号の内のビット後半を
示す第２相の基準クロック信号により入力信号を保持・
出力する第２のフリップフロップと、前記受信CMi信号
の逆相の信号と前記第１のフリップフロップの出力信号
との論理積をとる第１の論理積回路と、前記第１の論理
積回路の出力信号を入力して前記第２相の基準クロック
信号により入力信号を保持・出力する第３のフリップフ
ロップとを有することを特徴とするCMi復号回路。 - 【請求項２】特許請求の範囲第１項記載のCMi復号回路
において、前記第１のフリップフロップの出力信号を入
力して前記第２相の基準クロック信号により入力信号を
保持・出力する第４のフリップフロップと、前記第２の
フリップフロップの出力信号と前記第１相の基準クロッ
ク信号との論理積をとる第２の論理積回路と、前記第４
のフリップフロップの出力信号を入力して前記第２の論
理積回路の出力クロック信号により入力信号を保持・出
力する第５のフリップフロップと、前記第１のフリップ
フロップの出力信号の逆相の信号と前記第５のフリップ
フロップの出力信号との排他的論理和をとる排他的論理
和回路と、前記論理和回路の出力信号と前記排他的論理
和回路の出力信号との論理積をとる第３の論理積回路
と、前記第３の論理積回路の出力信号を入力して前記第
２相の基準クロック信号により入力信号を保持・出力す
る第６のフリップフロップとを有することを特徴とする
CMi復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195448A JPH0787380B2 (ja) | 1986-08-22 | 1986-08-22 | ＣＭｉ復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61195448A JPH0787380B2 (ja) | 1986-08-22 | 1986-08-22 | ＣＭｉ復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6352521A JPS6352521A (ja) | 1988-03-05 |
| JPH0787380B2 true JPH0787380B2 (ja) | 1995-09-20 |
Family
ID=16341235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61195448A Expired - Lifetime JPH0787380B2 (ja) | 1986-08-22 | 1986-08-22 | ＣＭｉ復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787380B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2862076B2 (ja) * | 1996-05-20 | 1999-02-24 | 日本電気株式会社 | バイフェーズコード復号方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5765943A (en) * | 1980-10-09 | 1982-04-21 | Fujitsu Ltd | Decoding circuit for coded mark inversion code |
| JPS61116424A (ja) * | 1984-11-12 | 1986-06-03 | Oki Electric Ind Co Ltd | Ｃｍｉ復号器 |
-
1986
- 1986-08-22 JP JP61195448A patent/JPH0787380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6352521A (ja) | 1988-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US4204199A (en) | Method and means for encoding and decoding digital data | |
| JPS61154321A (ja) | 復号化回路 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPH088561B2 (ja) | Ｃｍｉブロック同期方法 | |
| US3191013A (en) | Phase modulation read out circuit | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPH0431211B2 (ja) | ||
| KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPS62298254A (ja) | デ−タ伝送方式 | |
| JPS63310222A (ja) | 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 | |
| JPH0131743B2 (ja) | ||
| JPS60227549A (ja) | Ｃｍｉ復号回路 | |
| JPS62275359A (ja) | フレ−ム同期検出方式 | |
| JPH0531973B2 (ja) | ||
| JPS63296544A (ja) | Ｃビツト誤り検出回路 | |
| JPS61135230A (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH01246922A (ja) | シリアル２，７デコーダ | |
| JPS59163938A (ja) | 符号誤り検出方式 | |
| JPH0831848B2 (ja) | Ｃｍｉ信号のタイミング抽出回路 | |
| JPS61270920A (ja) | コ−ド復号化方式 | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JPS63226142A (ja) | Ｃビツト・エラ−・カウンタ |