JPH01270105A - プログラマブル・コントローラ - Google Patents

プログラマブル・コントローラ

Info

Publication number
JPH01270105A
JPH01270105A JP9947088A JP9947088A JPH01270105A JP H01270105 A JPH01270105 A JP H01270105A JP 9947088 A JP9947088 A JP 9947088A JP 9947088 A JP9947088 A JP 9947088A JP H01270105 A JPH01270105 A JP H01270105A
Authority
JP
Japan
Prior art keywords
instruction
program
accumulator
display
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9947088A
Other languages
English (en)
Other versions
JPH087610B2 (ja
Inventor
Nobuyuki Kitani
木谷 信之
Yasushi Onishi
靖史 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63099470A priority Critical patent/JPH087610B2/ja
Priority to EP19890903808 priority patent/EP0377043A1/en
Priority to PCT/JP1989/000311 priority patent/WO1989010586A1/ja
Publication of JPH01270105A publication Critical patent/JPH01270105A/ja
Publication of JPH087610B2 publication Critical patent/JPH087610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14094Display instruction with corresponding states, markers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14098Displaying instructions for monitoring state of machine
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15044Multiple lcd, alphanumerical display

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPC(プログラマブル・コントローラ)のユー
ザプログラム表示方式に関し、特に演算の実行状態を命
令と共に表示することによりプログラムの開発及び保守
を容易にしたPCのプログラム表示方式に関する。
〔従来の技術〕
従来、PCのプログラムをデバッグする際には、プログ
ラムが設計どおり動作しているかを調べる為に、液晶デ
イスプレィなどを備えたプログラミング・モニタ装置を
用いて、プログラムリストを参照しながら、必要な人力
信号や出力信号の状態を調べ、演算が正しく実行されて
いるかを調べていた。
〔発明が解決しようとする課題] 従来のF)C装置では、演算が行われる前の人力信号の
状態と、演算結果である出力信号の状態がモニタできる
のみで、演算の途中結果であるアキュムレータの内容な
どは調べられなかった。また、多くの入出力信号の中か
ら、必要な信号を選択して表示するための操作が煩雑で
あったり、命令を印刷したプログラムリストを参照しな
がらモニタ装置を操作する必要があった。
本発明はこのような点に鑑みてなされたものであり、演
算の実行状態を命令と共に表示することによりプログラ
ムの開発及び保守を容易にしたPCのプログラム表示方
式を提供することを目的とする。
〔課題を解決するための手段〕
ニーモニック言語でユーザプログラムを入力、表示する
PC(プログラマブル・コントローラ)において、 命令1ステップ毎に、命令語と共に、命令実行前後のア
キュムレータの内容及び命令で参照する信号状態を表示
することを特徴とするPCのプログラム表示方式が、 提供される。
[作用] プロセッサは、ユーザプログラムの実行と並列して、マ
ルチタスキングの手法を用いて、モニタプログラムを実
行する。モニタプログラムは、オペレータが指示したプ
ログラムステップから前に向かってユーザプログラムを
検索して演算開始ステップを見つけ出し、そこから、1
ステップずつ、命令を解釈、実行する。
この1ステップ毎の解釈、実行の際にステップ番号がオ
ペレータによって表示するように指示されたステップ番
号と一致するかどうかを調べ、−致していれば、デイス
プレィ装置にその命令と、命令の内容により必要な入出
力信号の状態および命令実行前後のアキュムレータの内
容を表示する。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図は本発明を実施するためのPC装置のハードウェ
アブロック図である。1はプロセッサであり、内部にユ
ーザプログラムを実行するためのアキュムレータ11を
有する。
第2図にアキュムレータ11の詳細を示す。アキュムレ
ータは1ビツトのピットアキュムレータ11aと数ピン
トのスタックレジスタllbから構成され、これらを用
いて、ユーザプログラムに記述された論理演算を実行す
る。
第1図に戻り、2は入力回路であり、入力信号11〜1
10等が入力される。3は出力回路であり、出力信号Q
l−Q13等が出力される。
4はROMであり、システムプログラム41、モニタプ
ログラム42が格納されている。5はRAMであり、ユ
ーザプログラム51、入力信号テーブル52、出力信号
テーブル53、表示ステップ番号レジスタ54、実行ス
テップ番号レジスタ55等が記憶される。
6はプログラミング・モニタ装置用のインタフェースで
あり、プログラミング・モニタ装置7が接続される。7
1はプログラミング・モニタ装置7の表示装置であり、
通常は二−モニック形式の命令が1行分あるいは2行分
が表示できる。72はキーボードである。
入力されたユーザプログラム51はシステムプログラム
41の下で実行される。システムプログラム41はユー
ザプログラム51及びモニタプログラム42をマルチタ
スキング手法を用いて、並列処理する。加えてシステム
プログラム41は入力回路2より入力信号を読み取り、
入力信号テーブル52に格納し、また出力信号テーブル
53に格納された出力信号を出力回路3へ出力する。
第3図はユーザプログラムの1例をラダーダイアグラム
形式で表示した図である。同じプログラムを第1図に示
すようなプログラミング・モニタ装E l 1で入力あ
るいは表示する際は表示画面が小さいので、ニーモニッ
ク形式で入力あるいは表示する。
第4図に第3図のラダーダイヤグラム形式のユーザプロ
グラムを二−モニック言語で表示した例を示す。このよ
うに、表示装置が命令1行分あるいは2行分程度の表示
装置しか持たないプログラミング・モニタ装置では二−
モニック形式で1ステップずつ入力あるいは表示する。
第5図は第4図の二−モニンク形弐で表示された命令の
一部を、本発明の表示方式で表示した図である。ここで
画面左側二−モニンク形式の命令のステップ番号、命令
、入力信号が表示される。
右側にこの命令の実行前後のアキエムレータの内容と命
令で参照される入出力信号の状態が表示される。画面布
の状態表示は、演算の種類によって表示形式が異なり、
その詳細は後述する。
81は第4図のステップ番号5に相当するロード命令を
表したものである。四角92はロードされる入力信号■
5がオンであることを黒で示し、これをアキュムレータ
11にロードすると、アキュムレータ11の内容を表示
する四角94がオンになることを黒で表している。
82は第4図のステップ番号6に相当するオア・ノット
(OR−N0T)命令を表したものである。黒四角91
演算前のアキュムレータ11の状態がオンであることを
表し、白画角93はアキュムレータ11とオア(OR)
演算される入力信号16がオンで、その裏信号がオフで
あることを表している。四角94は、論理演算結果がオ
ンであることを表している。
83は第4図のステップ番号8に相当するアンド(AN
D)命令を表したものである。白画角91は演算前のア
キュムレータ11の状態がオフであることを表し、黒四
角92はアキュムレータ11とアンド(AND)演算さ
れる入力信号■8がオンであることを表している。白画
角94は、論理演算結果がオフであることを表している
84は第4図のステップ番号13に相当する出力(OU
T)命令を表したものである。白画角91はアキュムレ
ータ11の状態すなわち演算結果ががオフであることを
表し、白画角92は出力信号がオフであることを表して
いる。
このように、演算前のアキュムレータの状態、アキュム
レータと論理演算される入力信号等、演算後のアキエム
レータの内容を四角で表示したので、オペレータは直観
的に論理演算の流れを理解できる。
第6図に第5図の論理演算表示の詳細な配置図を示す。
すなわち、それぞれの表示81a、82a、83a、8
4aは第5図の命令表示81.82.83.84に対応
する。
演算の種類によって、表・示形式を変えであるのは演算
毎に演算に使用されるアキュムレータ中のピントや入出
力信号が異なるためである。
81aは入力信号をアキエムレータに読み込むロード(
LD)命令の場合である。この場合は、参照される入力
信号の状態92と演算実行後のアキュムレータ94の内
容を図示した位置に表示する。演算実行前のアキュムレ
ータの状態を表示する四角91や、スタックレジスタl
lbの内容を表示する四角93は必要がないので表示さ
れない。
ここでアキュムレータおよび入力信号は白い四角形また
は黒い四角形で表示され、白い四角形は信号がオフであ
ることを示し、黒い四角形は信号がオンであることを示
す。
82aではオア(OR)演算であり、このために、演算
前のアキュムレータの内容を表示する四角91と、入力
信号の状態を示す四角93と、演算後のアキュムレータ
の内容を表す四角94が表示される。特に、オア(OR
)演算の場合はラダーダイヤグラムで表示したときに、
並列的に表示されることを考慮して、この場合の表示も
演算信号が並列的に表示されるようにしである。
83aではアンド(AND)演算であり、このために、
演算前のアキュムレータの内容を表示する四角91と、
入力信号の状態を示す四角92と、演算後のアキュムレ
ータの内容を表す四角94が表示される。特に、アンド
(AND)演算の場合はラダーダイヤグラムで表示した
ときに、直列的に表示されることを考慮して、この場合
の表示も演算信号が直線的に表示されるようにしである
84aは演算結果を出力する(OUT)命令で、あり、
演算前のアキュムレータの状態を表示する四角91と出
力信号を表す四角92のみが表示される。
このように、演算状態に応じて、表示形式を変えている
ので、オペレータは直観的に演算状態を理解できる。
第7図にモニタプログラムのフローチャート図を示す。
図において、Sに続く数値はステップ番号を示す。
〔S1〕キーボードからステップ番号の入力があるか調
べ、あればS2へ、なければS3へいく。
(S2〕入力されたステップ番号を表示ステップ番号S
NMとする。
(S3〕表示ステップ番号SNMを実行ステップ番号S
NSとする。
〔S4〕実行ステップ番号SNSが1ならS7へ、■で
なければS5へいく。
〔S5〕実行ステップ番号SNSから1を引いたステッ
プ番号の命令が出力(OtJ T )命令か調べ、出力
命令ならS7へ、出力命令でなければS6へいく。
〔S6〕実行ステップ番号SNSから1を引き、S4へ
戻る。
すなわち、34〜S6のステップはアキュムレータの内
容を求めるために出力命令の次の命令、ラダーダイヤグ
ラムでの1個のコイルの最小の命令を探し出すための処
理である。
〔S7〕実行ステップ番号SNSと表示ステップ番号S
NMが一致するか調べ、一致すればSIOへ、一致しな
ければS8へいく。
〔S8〕実行ステップ番号SNSのステップを実行する
〔S9〕実行ステップ番号SNSに1を加え、S7へ戻
る。
すなわち、87〜S9の処理は表示ステップ番号レジス
タの内容まで、命令を実行する処理である。
[S2O3実行ステップ番号SNSと表示ステップ番号
SNMが一致したので、ステップ番号、命令、アキュム
レータの内容、入力信号等を表示する。表示の形式は第
5図及び第6図に表した通りである。
(3113実行ステップ番号SNSの命令を実行する。
(312)同様にアキュムレータの内容、出力等を表示
する。
このように、演算前のアキュムレータの内容、入力信号
、演算後のアキュムレータの内容を、命令ごとに四角で
表示したので、オペレータは直観的に演算の内容が理解
でき、ユーザプログラムのデバッグ等が促進される。
上記の説明では、表示は四角形であるが、このような形
に限定されるものでな(、円形等の他の形式の表示も同
様にできる。
(発明の効果〕 以上説明したように、本発明では、プログラミング・モ
ニタ装置のデイスプレィにユーザプログラムの1ステッ
プ毎に、命令の二一モニックと共に、命令で参照する入
出力信号の状態及び命令実行前後のアキュムレータの内
容を表示するように構成したので、簡単な操作でデバッ
グに必要な情報が一度に表示され、ユーザプログラムを
デバッグする時のオペレータの負担が軽減され、作業能
率が向上する。
【図面の簡単な説明】
第1図は本発明を実施するためのPC装置のハードウェ
アのブロック図、 第2図はアキュムレータの詳細を示す図、第3図はユー
ザプログラムの1例をラダーダイアグラム形式で表示し
た図、 第4図は第3図のラダーダイヤグラム形式のユーザプロ
グラムを二−モニック言語で表示した例を示す図、 第5図は第4図の二−モニック形式で表示された命令の
一部を、本発明の表示方式で表示した図、第6図は第5
図の論理演算表示の詳細な配置図、第7図はモニタプロ
グラムのフローチャート図である。 ■−−−−・−・−・−・−プロセッサ11−・−一−
−−−・・アキュムレータ2−−−−・−・−・−・入
力回路 3−−−−一・・−・−・−出力回路 4−・−・−・−一〜−一〜ROM 41・ ・−−−−システムプログラム42−・−・・
−・−・モニタプログラム5−m−−−−・・・RAM 51−  ・−・・ユーザプログラム 52−・−−−−m−人力信号テーブル53−・・・−
・・出力信号テーブル 54=−・・−・−・表示ステップ番号レジスタ55・
・−・・−・・−実行ステップ番号レジスタ81−・・
−・−・ロード(LD)命令表示82−−一−−・・−
・オア(OR)命令表示83−・・・−・−アンド(A
ND)命令表示84−・−・−・−・出力(OUT)命
令表示SNM・−・〜・−−−−一表示ステップ番号5
NS−・・−・−へ−実行ステップ番号特許出願人 フ
ァナック株式会社 代理人   弁理士  服部毅巖 第1 図 竿2図 第3図 第4図 第5図 第6図

Claims (4)

    【特許請求の範囲】
  1. (1)ニーモニック言語でユーザプログラムを入力、表
    示するPC(プログラマブル・コントローラ)において
    、 命令1ステップ毎に、命令語と共に、命令実行前後のア
    キュムレータの内容及び命令で参照する信号状態を表示
    することを特徴とするPCのプログラム表示方式。
  2. (2)前記アキュムレータ及び前記信号状態表示はシン
    ボル化されたマークを使用してオン及びオフの状態を区
    別することを特徴とする特許請求の範囲第1項記載のP
    Cのプログラム表示方式。
  3. (3)命令の種類に応じて前記アキュムレータ及び前記
    信号状態のうちで演算に使用されるものだけを表示する
    ことを特徴とする特許請求の範囲第1項記載のPCのプ
    ログラム表示方式。
  4. (4)表示を左右に配置するか上下2行にわたって配置
    するかによって直列回路(AND演算)か並列回路(O
    R演算)かを区別することを特徴とする特許請求の範囲
    第1項記載のPCのプログラム表示方式。
JP63099470A 1988-04-22 1988-04-22 プログラマブル・コントローラ Expired - Lifetime JPH087610B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63099470A JPH087610B2 (ja) 1988-04-22 1988-04-22 プログラマブル・コントローラ
EP19890903808 EP0377043A1 (en) 1988-04-22 1989-03-23 Program display system of a pc
PCT/JP1989/000311 WO1989010586A1 (fr) 1988-04-22 1989-03-23 Systeme d'affichage de programme pour automate programmable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63099470A JPH087610B2 (ja) 1988-04-22 1988-04-22 プログラマブル・コントローラ

Publications (2)

Publication Number Publication Date
JPH01270105A true JPH01270105A (ja) 1989-10-27
JPH087610B2 JPH087610B2 (ja) 1996-01-29

Family

ID=14248201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63099470A Expired - Lifetime JPH087610B2 (ja) 1988-04-22 1988-04-22 プログラマブル・コントローラ

Country Status (3)

Country Link
EP (1) EP0377043A1 (ja)
JP (1) JPH087610B2 (ja)
WO (1) WO1989010586A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129907A (en) * 1980-03-14 1981-10-12 Omron Tateisi Electronics Co Sequence controller
JPS57132207A (en) * 1981-02-10 1982-08-16 Toyoda Mach Works Ltd Online monitor device of sequence controller
JPS6286408A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152775A (en) * 1978-05-23 1979-12-01 Sharp Corp Monitor device of sequence controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129907A (en) * 1980-03-14 1981-10-12 Omron Tateisi Electronics Co Sequence controller
JPS57132207A (en) * 1981-02-10 1982-08-16 Toyoda Mach Works Ltd Online monitor device of sequence controller
JPS6286408A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ

Also Published As

Publication number Publication date
JPH087610B2 (ja) 1996-01-29
EP0377043A1 (en) 1990-07-11
WO1989010586A1 (fr) 1989-11-02

Similar Documents

Publication Publication Date Title
JPH01270105A (ja) プログラマブル・コントローラ
JPH01177609A (ja) Pcのシュミレーション方式
JPS5942884B2 (ja) シ−ケンス制御プログラムのデバツギング装置
JPH0679245B2 (ja) プログラマブルコントロ−ラのシ−ケンスプログラム実行方式
JPS63201736A (ja) プログラマブルコントロ−ラのプログラミング装置
JPH01223504A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH03109603A (ja) プログラマブルコントローラのプログラミング装置
JPH01244502A (ja) Pcのプログラム表示方式
JPH0242505A (ja) Pcのトレース制御方式
JPH0458303A (ja) プログラマブルコントローラ
JPH079628B2 (ja) 論理型言語の動作範囲表示方法
JPH01159739A (ja) エラー処理方式
JPH02155005A (ja) 数値制御装置
JPS63300327A (ja) ロボット制御装置の自己診断方式
JPH05100719A (ja) プログラマブルコントローラ
JPH01274274A (ja) オブジエクト指向型回路シミユレーシヨン装置
JPS63103356A (ja) 電子式卓上計算機
JPS63278151A (ja) デバッグ装置
JPS62140148A (ja) デバツガにおけるコマンド入力装置
JPH11306042A (ja) ソフトウェア開発支援装置及びデバッグ方法
JPH04184612A (ja) キーボードのキーガイド表示方法
JPH0447405A (ja) プログラマブルコントローラのプログラム装置
JPH059824B2 (ja)
JPH0764478A (ja) プログラマブルコントローラ用プログラムの作成装置
JP2002358119A (ja) シーケンスコントローラにおける監視装置