JPH01270268A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01270268A JPH01270268A JP63096904A JP9690488A JPH01270268A JP H01270268 A JPH01270268 A JP H01270268A JP 63096904 A JP63096904 A JP 63096904A JP 9690488 A JP9690488 A JP 9690488A JP H01270268 A JPH01270268 A JP H01270268A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resistance layer
- electrode
- divided
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
- H10D10/056—Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs
- H10D10/058—Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs having multi-emitter structures, e.g. interdigitated, multi-cellular or distributed emitters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
- H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置、特に高周波高出力トランジスタ
に関するもので、詳しくはトランジスタのエミッタ領域
に接続され、トランジスタの安定動作及び過負荷時の破
壊に対する強化のためのエミッタ電極及び抵抗層を有す
るものである。
に関するもので、詳しくはトランジスタのエミッタ領域
に接続され、トランジスタの安定動作及び過負荷時の破
壊に対する強化のためのエミッタ電極及び抵抗層を有す
るものである。
（従来技術）
従来、高周波高出力トランジスタに用いられるエミッタ
安定化（直列）抵抗（ＥＳＲ）は、第う国士面図及びそ
のＶｌ−Ｖｌ線に沿う断面図第６図に示すように、図示
されないトランジスタエミッタ領域と多結晶半導体を介
してエミッタ電極１を接続し、接続されるエミッタ電極
１の他端に薄膜あるいは不純物拡散による抵抗層２を形
成し、配線側引出し電極３に対して、エミッタ電極１が
ら１方向に、つまり抵抗Ｎ２の長さ方向に対し垂直に（
第５図で横方向に）電流が流れるものがあり、あるいは
第７因子面図並びにその■−■線に沿う断面図第８図及
びＩＸ −■線に沿う断面図第９図に示すように、配線
側引出し電極３，３′に対して、エミッタ電極１から２
方向に、つまり抵抗層２の長さ方向と平行に（第７図で
縦方向に）電流が流れるものがある。 なお、４，５は
それぞれ抵抗層２からエミッタ電極１、配線側引出し電
極３への取出し孔であり、６は絶縁膜、７は絶縁保護膜
である。
安定化（直列）抵抗（ＥＳＲ）は、第う国士面図及びそ
のＶｌ−Ｖｌ線に沿う断面図第６図に示すように、図示
されないトランジスタエミッタ領域と多結晶半導体を介
してエミッタ電極１を接続し、接続されるエミッタ電極
１の他端に薄膜あるいは不純物拡散による抵抗層２を形
成し、配線側引出し電極３に対して、エミッタ電極１が
ら１方向に、つまり抵抗Ｎ２の長さ方向に対し垂直に（
第５図で横方向に）電流が流れるものがあり、あるいは
第７因子面図並びにその■−■線に沿う断面図第８図及
びＩＸ −■線に沿う断面図第９図に示すように、配線
側引出し電極３，３′に対して、エミッタ電極１から２
方向に、つまり抵抗層２の長さ方向と平行に（第７図で
縦方向に）電流が流れるものがある。 なお、４，５は
それぞれ抵抗層２からエミッタ電極１、配線側引出し電
極３への取出し孔であり、６は絶縁膜、７は絶縁保護膜
である。
ところで、このＥＳＲが不純物拡散によって形成される
場合、その抵抗層２はトランジスタにおけるＰ”接合形
成時に同時に形成されることが多かった。 ＥＳＲは
前記トランジスタにおける大信号動作時における安定性
、破壊耐圧向上のために用いられるが、このための抵抗
値として数〜数十Ω／口の値が必要となる。 この値を
達成するためには、Ｐ＋接合と同時に形成されるＥＳＲ
部の表面抵抗率を下げる必要があるが、パターン及び不
純物拡散上の制約によりそれは困難である。
場合、その抵抗層２はトランジスタにおけるＰ”接合形
成時に同時に形成されることが多かった。 ＥＳＲは
前記トランジスタにおける大信号動作時における安定性
、破壊耐圧向上のために用いられるが、このための抵抗
値として数〜数十Ω／口の値が必要となる。 この値を
達成するためには、Ｐ＋接合と同時に形成されるＥＳＲ
部の表面抵抗率を下げる必要があるが、パターン及び不
純物拡散上の制約によりそれは困難である。
また拡散抵抗の代わりに金属薄膜抵抗等を用いる方法も
考えられるが、材料等の制約もあり１ＯＯＸ口以下とす
るのは好ましい方法ではない、 なおＥＳＲ部の抵抗率
を下げる方法として抵抗の取出し孔４，５を大きくする
ことも有効である。 しかし取出し孔を大きくするため
にはＥＳＲ部全体を大きくする必要があり、このためエ
ミッタに並列に挿入される容量が増加する。 この容量
は高周波動作における寄生容量となり動作周波数の低下
を招くこととなる。
考えられるが、材料等の制約もあり１ＯＯＸ口以下とす
るのは好ましい方法ではない、 なおＥＳＲ部の抵抗率
を下げる方法として抵抗の取出し孔４，５を大きくする
ことも有効である。 しかし取出し孔を大きくするため
にはＥＳＲ部全体を大きくする必要があり、このためエ
ミッタに並列に挿入される容量が増加する。 この容量
は高周波動作における寄生容量となり動作周波数の低下
を招くこととなる。
以上のように、従来技術においては良好な高周波動作を
保ちつつＥＳＲ部の抵抗率を下げることは工程の追加・
変更等が必要となる。
保ちつつＥＳＲ部の抵抗率を下げることは工程の追加・
変更等が必要となる。
（発明が解決しようとする課題）
本発明は、エミッタ安定化（直列）抵抗の表面抵抗率を
下げることな〈従来と同一程度とした場合であっても、
前記抵抗による寄生容量を増すことなしに、より低いエ
ミッタ抵抗値を得ることを目的としたものである。
下げることな〈従来と同一程度とした場合であっても、
前記抵抗による寄生容量を増すことなしに、より低いエ
ミッタ抵抗値を得ることを目的としたものである。
［発明の構成コ
（課題を解決するための手段と作用）
本発明によるエミッタ安定化（直列）抵抗（ＥＳＲ）は
、おもに高周波高出力トランジスタにおいて用いられる
。 例えばｎｐｎ型高層高周波高出力トランジスタいて
トランジスタ動作領域外に、金属薄膜、不純物拡散等の
方法により単一の抵抗層を設け、該抵抗層上に一端を少
なくとも２本以上に分割し、分割されたそれぞれの先端
に電極取出し孔を設けたくし形構造のエミッタ電極を設
ける。 このエミッタ電極は並列接続されるトランジス
タユニットに応じて単一抵抗層上に複数設けられる。
その結果、配線側引出し電極との間の抵抗層によって各
エミッタに直列に安定化抵抗が挿入される。
、おもに高周波高出力トランジスタにおいて用いられる
。 例えばｎｐｎ型高層高周波高出力トランジスタいて
トランジスタ動作領域外に、金属薄膜、不純物拡散等の
方法により単一の抵抗層を設け、該抵抗層上に一端を少
なくとも２本以上に分割し、分割されたそれぞれの先端
に電極取出し孔を設けたくし形構造のエミッタ電極を設
ける。 このエミッタ電極は並列接続されるトランジス
タユニットに応じて単一抵抗層上に複数設けられる。
その結果、配線側引出し電極との間の抵抗層によって各
エミッタに直列に安定化抵抗が挿入される。
以上のような構造で形成されたＥＳＲは、各エミッタ電
極の一端を２本以上に分割し、これに対応する配線側引
出し電極を設けることで、各抵抗に流れる電流が従来の
ものの半分以下となり抵抗層の抵抗率自体を下げること
なく、抵抗での電圧降下を半分以下とすることを可能に
した半導体装置が提供される。 そしてまた、くし形構
造における電極取出し孔をくし形にすることにより、さ
らに電圧降下を少なくすることが可能である。
極の一端を２本以上に分割し、これに対応する配線側引
出し電極を設けることで、各抵抗に流れる電流が従来の
ものの半分以下となり抵抗層の抵抗率自体を下げること
なく、抵抗での電圧降下を半分以下とすることを可能に
した半導体装置が提供される。 そしてまた、くし形構
造における電極取出し孔をくし形にすることにより、さ
らに電圧降下を少なくすることが可能である。
さらに、本発明のくし形構造電極はそれに対応する配線
側引出し電極によって隣り合うエミッタ電極との間の電
流干渉のない補遺となし得るとともに単一の抵抗層に複
数のＥＳＲが配置されているから、面積効率が向上し、
それによる動作周波数の低下などを招くことがない。
側引出し電極によって隣り合うエミッタ電極との間の電
流干渉のない補遺となし得るとともに単一の抵抗層に複
数のＥＳＲが配置されているから、面積効率が向上し、
それによる動作周波数の低下などを招くことがない。
（実施例）
次に実施例により本発明の詳細な説明を行う。
第一実施例の半導体装置におけるＥＳＲは、第１図のよ
うなパターンレイアウト構造であり、第２図のような断
面構造となっている。 先ず、Ｎ導電型の半導体基体１
０の一主面に熱酸化による二酸化ケイ素被膜（Ｓｉ０２
）１６を約１０，０ＯＯＸの厚さに形成し、写真蝕刻法
により５ｉｎ２被膜１６に広く拡散窓を設ける。 この
状態でふたたび熱酸化を行い約１ 、０００人のＳｉＯ
□被膜１７を形成する。 次に５ｉｎ２被膜１７を通し
てレジストをマスクにしたイオン打ち込みにより、Ｐ型
不純物を前記基体１０内の抵抗！１１１２に打ち込み、
熱拡散により必要な接合深さ、抵抗値を得る。
うなパターンレイアウト構造であり、第２図のような断
面構造となっている。 先ず、Ｎ導電型の半導体基体１
０の一主面に熱酸化による二酸化ケイ素被膜（Ｓｉ０２
）１６を約１０，０ＯＯＸの厚さに形成し、写真蝕刻法
により５ｉｎ２被膜１６に広く拡散窓を設ける。 この
状態でふたたび熱酸化を行い約１ 、０００人のＳｉＯ
□被膜１７を形成する。 次に５ｉｎ２被膜１７を通し
てレジストをマスクにしたイオン打ち込みにより、Ｐ型
不純物を前記基体１０内の抵抗！１１１２に打ち込み、
熱拡散により必要な接合深さ、抵抗値を得る。
通常その接合深さは０．６〜１．０μｍで、表面抵抗値
は１０〜６０Ω／ロ程度である。 図示されていないが
、この抵抗層１２と同時にトランジスタのべ−大領域が
形成される。 この後５ｉｎ２あるいはＳｉＮ系のＷＡ
１８の堆積と図示されないエミッタ拡散開口を行い、該
開口に堆積したＮ型不純物を含む多結晶半導体によるエ
ミッタ拡散工程を経て、抵抗層１２上の絶縁１１１７．
１８に、エミッタ電極用の２つの取出し孔３１．３２と
配線側引出しｔ ’ｆｆｚ用の３つの取出し孔４１，４
２．４３を開口し、先端が２分割されなくし形構造のエ
ミッタ電極１１と、これに対応するよう先端が３分割さ
れたくし形構造の配線側金属引き出し電極１３を形成す
る（図示されていないが、この際トランジスタのコレク
タ電極、ベースｔ ’ｆｌｌｉも形成される）。 ｆｉ
後に保護絶縁ｐＡ７をつけることで完成する。
は１０〜６０Ω／ロ程度である。 図示されていないが
、この抵抗層１２と同時にトランジスタのべ−大領域が
形成される。 この後５ｉｎ２あるいはＳｉＮ系のＷＡ
１８の堆積と図示されないエミッタ拡散開口を行い、該
開口に堆積したＮ型不純物を含む多結晶半導体によるエ
ミッタ拡散工程を経て、抵抗層１２上の絶縁１１１７．
１８に、エミッタ電極用の２つの取出し孔３１．３２と
配線側引出しｔ ’ｆｆｚ用の３つの取出し孔４１，４
２．４３を開口し、先端が２分割されなくし形構造のエ
ミッタ電極１１と、これに対応するよう先端が３分割さ
れたくし形構造の配線側金属引き出し電極１３を形成す
る（図示されていないが、この際トランジスタのコレク
タ電極、ベースｔ ’ｆｌｌｉも形成される）。 ｆｉ
後に保護絶縁ｐＡ７をつけることで完成する。
以上のようにして作成された本発明のＢＳＲ構造は、第
１図のような外観をしており第１図■−■線に沿う第２
図のような断面構造である。 このような電極構造を有
する場合、エミッタ電極１１から配線側引出し電［ｉ１
３へ流れる電流は、先端部でｌｌａ、ｌｌｂの２方向に
分かれ、エミッタｒｐＪ電極取出し孔３１．３２を通じ
て配線電極側取出し孔４１，４２．４３に向がい、２方
向１１ａ、ｌｌｂに分力）れな電流はまたそれぞれ２方
向に流れることになる。 すなわち、３１からは４１．
４２へ、３２からは４２．４３に向かって電流が流れる
。 従って１つの抵抗層に流れる電流は最高でも第５図
あるいは第７図のような従来構造の１／２以下となって
、ここでの電圧降下は従来技術の半分以下となる。 す
なわち同じ抵抗率で従来技術の半分以下の電圧降下が達
成でき、みかけ上紙抗層の抵抗率を下げたことと同じと
なる。 これが本発明の優位性となる。
１図のような外観をしており第１図■−■線に沿う第２
図のような断面構造である。 このような電極構造を有
する場合、エミッタ電極１１から配線側引出し電［ｉ１
３へ流れる電流は、先端部でｌｌａ、ｌｌｂの２方向に
分かれ、エミッタｒｐＪ電極取出し孔３１．３２を通じ
て配線電極側取出し孔４１，４２．４３に向がい、２方
向１１ａ、ｌｌｂに分力）れな電流はまたそれぞれ２方
向に流れることになる。 すなわち、３１からは４１．
４２へ、３２からは４２．４３に向かって電流が流れる
。 従って１つの抵抗層に流れる電流は最高でも第５図
あるいは第７図のような従来構造の１／２以下となって
、ここでの電圧降下は従来技術の半分以下となる。 す
なわち同じ抵抗率で従来技術の半分以下の電圧降下が達
成でき、みかけ上紙抗層の抵抗率を下げたことと同じと
なる。 これが本発明の優位性となる。
また第３図に示したように、隣接するエミッタ電Ｉｆ１
２１が極めて近く設けられるときにも相互に電流干渉が
生ずることがないので抵抗層の面積効率が極めて向上す
る。
２１が極めて近く設けられるときにも相互に電流干渉が
生ずることがないので抵抗層の面積効率が極めて向上す
る。
なお、第４図は、第１図の応用例として抵抗層のＳ極取
出し孔そのものをくし形３３．４４とした第二実施例の
構造であり、第一実施例よりさらに電圧降下分を下げる
ことが可能となる。
出し孔そのものをくし形３３．４４とした第二実施例の
構造であり、第一実施例よりさらに電圧降下分を下げる
ことが可能となる。
このような微細パターン及び高度な合せ精度が要求され
る形状は縮小投影露光装置等を用いることにより容易に
達成できる。 また、拡散抵抗の代わりに薄膜抵抗を用
いてよいことはいうまでもない。
る形状は縮小投影露光装置等を用いることにより容易に
達成できる。 また、拡散抵抗の代わりに薄膜抵抗を用
いてよいことはいうまでもない。
［発明の効果コ
従来技術においては、高周波高出力トランジスタにおい
ては、動作上での安定化、破壊耐圧強化のためエミッタ
安定化（直列）抵抗（ＥＳＲ）を挿入する。 一般にＥ
ＳＲ部はＰ”拡散により作られるが高周波高出力動作時
にはＥＳＲ部の値が数〜数十Ω／口と低い値を必要とす
る場合が多くパターン制約、プロセス制約からくる濃度
限界とＥＳＲ抵抗減少とは相反することとなる。 この
問題を解決するには、ＥＳＲ部をＰ”拡散抵抗から金属
薄膜等による抵抗とする方法が考えられるが、この方法
では材料等の制約もあり好ましい方法ではない。
ては、動作上での安定化、破壊耐圧強化のためエミッタ
安定化（直列）抵抗（ＥＳＲ）を挿入する。 一般にＥ
ＳＲ部はＰ”拡散により作られるが高周波高出力動作時
にはＥＳＲ部の値が数〜数十Ω／口と低い値を必要とす
る場合が多くパターン制約、プロセス制約からくる濃度
限界とＥＳＲ抵抗減少とは相反することとなる。 この
問題を解決するには、ＥＳＲ部をＰ”拡散抵抗から金属
薄膜等による抵抗とする方法が考えられるが、この方法
では材料等の制約もあり好ましい方法ではない。
本発明によれば、従来技術同様Ｐ４層とＥＳＲ部を同時
工程で作り、なおかっＥＳＲ部の抵抗は従来技術より低
い値とすることができるものであり、実際に従来技術で
の抵抗値の１／２以下とすることが可能である。
工程で作り、なおかっＥＳＲ部の抵抗は従来技術より低
い値とすることができるものであり、実際に従来技術で
の抵抗値の１／２以下とすることが可能である。
第１図は本８発明実施例におけるＥＳＲ部分の平面図、
第２図は第１図ＩＩ−ＩＩ線に沿う断面図、第３図及び
第４図は別の実施例におけるＥＳＲ部分の平面図、第５
図は従来技術におけるＥＳＲ部分の平面図、第６図は第
５図Ｖｌ−Ｖｌ線に沿う断面図、第７図は別の従来技術
におけるＥＳＲ部分の平面図、第８図及び第９図は第７
図のそれぞれ■−■線に沿う、ＩＸ−ＩＸ線に沿う断面
図である。 １．１１．２１・・・エミッタｔｆ！、 ２，１２・
・・抵抗層、 ３．１３・・・配線側引出し電極、 ３
゜３１．３２．３３・・−エミッタ電極取出し孔、
４゜４１ 、４２ 、４３ 、４４・ｎｇａ１ｍ引出り
、ｔ［ｉ）取出し孔、 ６．ｉ６，１７．１８・・・絶
縁被膜、７・・・絶縁保護膜、 １０・・・半導体基体
。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
第２図は第１図ＩＩ−ＩＩ線に沿う断面図、第３図及び
第４図は別の実施例におけるＥＳＲ部分の平面図、第５
図は従来技術におけるＥＳＲ部分の平面図、第６図は第
５図Ｖｌ−Ｖｌ線に沿う断面図、第７図は別の従来技術
におけるＥＳＲ部分の平面図、第８図及び第９図は第７
図のそれぞれ■−■線に沿う、ＩＸ−ＩＸ線に沿う断面
図である。 １．１１．２１・・・エミッタｔｆ！、 ２，１２・
・・抵抗層、 ３．１３・・・配線側引出し電極、 ３
゜３１．３２．３３・・−エミッタ電極取出し孔、
４゜４１ 、４２ 、４３ 、４４・ｎｇａ１ｍ引出り
、ｔ［ｉ）取出し孔、 ６．ｉ６，１７．１８・・・絶
縁被膜、７・・・絶縁保護膜、 １０・・・半導体基体
。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図
Claims (1)
- 【特許請求の範囲】 １ 半導体基体に形成されたトランジスタにおける、少
なくともエミッタ領域、ベース領域境界表面を覆う絶縁
被膜上に設けられるとともにエミッタ領域に接続される
多結晶半導体と、一端が前記多結晶半導体に接続される
とともに前記絶縁被膜上に延在し、他端が少なくとも２
本以上に分割されたくし形構造を有する複数のエミッタ
電極と、前記エミッタ電極のくし形構造下に電極取出し
孔を有する絶縁被膜を介し接続する単一の抵抗層とを有
することを特徴とする半導体装置。 ２ 請求項１における電極取出し孔の形状がくし形であ
る半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096904A JP2621918B2 (ja) | 1988-04-21 | 1988-04-21 | 半導体装置 |
| KR1019890004802A KR920007784B1 (ko) | 1988-04-21 | 1989-04-12 | 에미터안정화저항을구비한고주파반도체장치및그제조방법 |
| US07/698,341 US5204735A (en) | 1988-04-21 | 1991-05-07 | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096904A JP2621918B2 (ja) | 1988-04-21 | 1988-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01270268A true JPH01270268A (ja) | 1989-10-27 |
| JP2621918B2 JP2621918B2 (ja) | 1997-06-18 |
Family
ID=14177358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63096904A Expired - Fee Related JP2621918B2 (ja) | 1988-04-21 | 1988-04-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2621918B2 (ja) |
| KR (1) | KR920007784B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204735A (en) * | 1988-04-21 | 1993-04-20 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same |
| KR20200108695A (ko) * | 2019-03-11 | 2020-09-21 | 주식회사 원익아이피에스 | 가스 공급 장치 |
-
1988
- 1988-04-21 JP JP63096904A patent/JP2621918B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-12 KR KR1019890004802A patent/KR920007784B1/ko not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204735A (en) * | 1988-04-21 | 1993-04-20 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same |
| KR20200108695A (ko) * | 2019-03-11 | 2020-09-21 | 주식회사 원익아이피에스 | 가스 공급 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621918B2 (ja) | 1997-06-18 |
| KR920007784B1 (ko) | 1992-09-17 |
| KR890016650A (ko) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| JPH01270268A (ja) | 半導体装置 | |
| JPH07109831B2 (ja) | 半導体装置 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JPS5933985B2 (ja) | 半導体装置 | |
| JPS6337657A (ja) | 電力増幅トランジスタとその製造方法 | |
| JPH01238166A (ja) | 半導体装置 | |
| JPS6037159A (ja) | Ｍｏｓ型集積回路 | |
| JPH0127588B2 (ja) | ||
| JPH0131705B2 (ja) | ||
| JP3664907B2 (ja) | パワートランジスタ | |
| JPS6256666B2 (ja) | ||
| JPS60239062A (ja) | Ｉｎｐ半導体装置 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPH03165039A (ja) | 縦型バイポーラトランジスタ | |
| JPS61176147A (ja) | 半導体装置の製造方法 | |
| JPS5830150A (ja) | 薄膜集積回路 | |
| JPH01122161A (ja) | 縦形バイポーラトランジスタ | |
| JPS6148957A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| JPS6030175A (ja) | 半導体装置 | |
| JPS61242071A (ja) | 複合形トランジスタ | |
| JPS61156878A (ja) | メツシユエミツタ・トランジスタ | |
| JPS6097660A (ja) | 半導体装置 | |
| JPH0382041A (ja) | 半導体集積回路の製造方法 | |
| JPS61279168A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |