JPH01270293A - 厚膜積層配線基板 - Google Patents
厚膜積層配線基板Info
- Publication number
- JPH01270293A JPH01270293A JP9821288A JP9821288A JPH01270293A JP H01270293 A JPH01270293 A JP H01270293A JP 9821288 A JP9821288 A JP 9821288A JP 9821288 A JP9821288 A JP 9821288A JP H01270293 A JPH01270293 A JP H01270293A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- wiring board
- film wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003475 lamination Methods 0.000 title abstract description 3
- 239000000919 ceramic Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000009966 trimming Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005219 brazing Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 2
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、混成集積回路用厚膜配線基板に関し、特に多
層構造の厚膜配線基板に関する。
層構造の厚膜配線基板に関する。
［従来の技術］
従来、この種の厚膜積層配線基板は、厚膜印刷法で形成
した場合、セラミックス基板上に導体。
した場合、セラミックス基板上に導体。
抵抗体、誘電体の順で繰り返し形成した多層配線基板の
構造となっていた。
構造となっていた。
また、グリーンシート積層法で形成した場合、グリーン
シート上に導体、抵抗体を形成した後、積層−括焼成し
た多層配線基板の構造となっていた。
シート上に導体、抵抗体を形成した後、積層−括焼成し
た多層配線基板の構造となっていた。
［解決すべき問題点］
上述した従来の厚膜配線基板では、内層抵抗をレーザト
リミングすることができないため、高才青度の抵抗値調
整ができないという問題点を有していた。
リミングすることができないため、高才青度の抵抗値調
整ができないという問題点を有していた。
また、焼成後の抵抗値の製造バラツキが大きいため、製
造上抵抗値を制御することが難しいという問題点を有し
ていた。
造上抵抗値を制御することが難しいという問題点を有し
ていた。
本発明は上述した問題点にかんがみてなされたもので、
内層に高精度の抵抗体を内蔵し、高密度化、高集積化を
図ることのできる厚膜積層配線基板の提供を目的とする
。
内層に高精度の抵抗体を内蔵し、高密度化、高集積化を
図ることのできる厚膜積層配線基板の提供を目的とする
。
［問題点の解決手段］
上記目的を達成するため、本発明の厚膜積層配線基板は
、セラミックス基板の両面に導体、誘電体、抵抗体を形
成し、前記抵抗体はレーザトリミングにより高精度に抵
抗値を調整し、セラミックス基板の両面の配線はスルー
ホールを介して接続した厚膜配線基板を少なくとも二枚
重ね合せ、各々の厚膜配線基板の間を半田またはろう材
を用い・て接続した構成としである。
、セラミックス基板の両面に導体、誘電体、抵抗体を形
成し、前記抵抗体はレーザトリミングにより高精度に抵
抗値を調整し、セラミックス基板の両面の配線はスルー
ホールを介して接続した厚膜配線基板を少なくとも二枚
重ね合せ、各々の厚膜配線基板の間を半田またはろう材
を用い・て接続した構成としである。
し実施例］
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の厚膜積層配線基板の縦断面
図、第２図は両面にパターンのある厚膜配線基板の部分
平面図、第３図は第２図におけるＡ−Ａ ’線断面図で
ある。
図、第２図は両面にパターンのある厚膜配線基板の部分
平面図、第３図は第２図におけるＡ−Ａ ’線断面図で
ある。
本実施例の厚膜積層配線基板は、第１図に示すように、
両面にパターンのある厚膜配線基板１を四枚重ね合せ、
各々の厚膜配線基板１のｖｉ続は、８０Ａｕ／ ２０Ｓ
ｎのろう材２を用いて２８０℃で加熱することにより行
なっている。
両面にパターンのある厚膜配線基板１を四枚重ね合せ、
各々の厚膜配線基板１のｖｉ続は、８０Ａｕ／ ２０Ｓ
ｎのろう材２を用いて２８０℃で加熱することにより行
なっている。
前記厚膜配線基板ｌは、第２図に示すようにセラミック
ス基板１ａ、導体パターン３、スルーホールメタライズ
４．抵抗体５、抵抗体５のトリミング溝６．クロスオー
バーガラス７、保護ガラス８、および厚膜配線基板間の
接続を行なうろう付は用パット９からなっており、表面
の配線は。
ス基板１ａ、導体パターン３、スルーホールメタライズ
４．抵抗体５、抵抗体５のトリミング溝６．クロスオー
バーガラス７、保護ガラス８、および厚膜配線基板間の
接続を行なうろう付は用パット９からなっており、表面
の配線は。
第３図に示すようにスルーホールメタライズ４を介して
裏面の配線に接続されている。
裏面の配線に接続されている。
このような厚膜積層配線基板は、抵抗体５をレーザトリ
ミングより高精度に調整することができ、各々の厚膜配
線基板ｌの間はろう材２を用いて接続しであるので、内
層に高精度の抵抗体５を内蔵し、高密度化、高集積化を
図ることができる。
ミングより高精度に調整することができ、各々の厚膜配
線基板ｌの間はろう材２を用いて接続しであるので、内
層に高精度の抵抗体５を内蔵し、高密度化、高集積化を
図ることができる。
［発明の効果］
以上説明したように本発明は、セラミックス基板の両面
に導体、誘電体、抵抗体を形成し、抵抗体はレーザトリ
ミングより高精度に調整し、セラミックス基板の両面の
配線はスルーホールを介して接続する構造の厚膜配線基
板を少なくとも二枚有し、各々の厚膜配線基板の間は、
半日またはろう材を用いて接続することにより、内層に
高精度の抵抗体を内蔵し、高密度化、高集積化を図るこ
とができるという効果がある。
に導体、誘電体、抵抗体を形成し、抵抗体はレーザトリ
ミングより高精度に調整し、セラミックス基板の両面の
配線はスルーホールを介して接続する構造の厚膜配線基
板を少なくとも二枚有し、各々の厚膜配線基板の間は、
半日またはろう材を用いて接続することにより、内層に
高精度の抵抗体を内蔵し、高密度化、高集積化を図るこ
とができるという効果がある。
第１図は本発明の一実施例の厚膜積層配線基板の縦断面
図、第２図は両面にパターンのある厚膜配線基板の部分
平面図、第３図は第２図におけるＡ−Ａ ’線断面図で
ある。 １：厚膜配線基板 ｌａ：セラミックス基板 ２：ろう材 ３：導体パターン ４ニスルーホールメタライズ ５：抵抗体 ６ ： ト リ ミ ン グ 溝７：クロス
オーバーガラス ８：保護ガラス ９：ろう材用バット 代理人 弁理士 渡 辺 喜 平 第１図 ２う＞才λ 第２図 第３図
図、第２図は両面にパターンのある厚膜配線基板の部分
平面図、第３図は第２図におけるＡ−Ａ ’線断面図で
ある。 １：厚膜配線基板 ｌａ：セラミックス基板 ２：ろう材 ３：導体パターン ４ニスルーホールメタライズ ５：抵抗体 ６ ： ト リ ミ ン グ 溝７：クロス
オーバーガラス ８：保護ガラス ９：ろう材用バット 代理人 弁理士 渡 辺 喜 平 第１図 ２う＞才λ 第２図 第３図
Claims (1)
- セラミックス基板の両面に導体，誘電体，抵抗体を形成
し、前記抵抗体はレーザトリミングにより高精度に抵抗
値を調整し、セラミックス基板の両面の配線はスルーホ
ールを介して接続した厚膜配線基板を少なくとも二枚重
ね合せ、各々の厚膜配線基板の間を半田またはろう材を
用いて接続したことを特徴とする厚膜積層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9821288A JPH01270293A (ja) | 1988-04-22 | 1988-04-22 | 厚膜積層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9821288A JPH01270293A (ja) | 1988-04-22 | 1988-04-22 | 厚膜積層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270293A true JPH01270293A (ja) | 1989-10-27 |
Family
ID=14213671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9821288A Pending JPH01270293A (ja) | 1988-04-22 | 1988-04-22 | 厚膜積層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01270293A (ja) |
-
1988
- 1988-04-22 JP JP9821288A patent/JPH01270293A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JPH0348495A (ja) | 多層セラミツク基板 | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| JPH01270293A (ja) | 厚膜積層配線基板 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH0252497A (ja) | 多層セラミック基板 | |
| JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH06112091A (ja) | 積層電子部品及びその製造方法 | |
| JPS63220598A (ja) | セラミック多層配線基板の製法 | |
| JPS63261796A (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JPH0427155Y2 (ja) | ||
| JPS6153792A (ja) | 多層配線基板 | |
| JPH0563373A (ja) | 電力用ハイブリツドｉｃの構造 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPH0563369A (ja) | 多層基板を用いた混成集積回路及びその回路定数の調整方法 | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JPH01100996A (ja) | 多層プリント配線基板 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JP2860212B2 (ja) | 受動部品内蔵型多層回路基板及び受動部品調整方法 | |
| JPH0367357B2 (ja) | ||
| JPH0464212A (ja) | チップ型ｃｒ複合部品 | |
| JPH04254302A (ja) | 機能修正用角形チップ抵抗器およびそのトリミング方法 |