JPS6032094A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子楽器に関し、特に複数チャネルの同時発音
が可能な電子楽器において、各チャネル独立に周波数変
調をかけることを可能にするとともに、複数チャネルの
発生音を独立に出力することのできる電子楽器に関する
。゛ 従来例の構成とその問題点 従来ビブラート発生装置は、ポリフォニック電子楽器に
ついても共通の周波数変調がかかる構成になっており、
特に特願昭５３−１１８３４８号「電子楽器」に示され
るような２チヤネルと用いて発音する方式の電子楽器に
おいても２つの発生音に対して同じビブラートがかかる
ようになっている。そのためビブラート効果は、単調か
つ１人工的な響きをもったものであった。

発明の目的 本発明の目的は、ポリフォニック電子楽器、特に１鍵に
対して複数のチャネルを用いて発音できる電子楽器にお
いて、上記複数のチャネルに対応する複数の楽音に対し
て、波形、振幅２位相などの異なる独立の周波数変調を
かけるとともに上記・　複数のチャネルに対応する複数
の楽音を独立に出力することによって、空間的な広がり
を有する自然なアンサンプル効果を得ることができる電
子楽器を提供するものである。

発明の構成 本発明の電子楽器は周波数変調データを記憶する複数の
周波数変調データメモリと、上記周波数変調データメモ
リのアドレスを発生するアドレス発生部と、上記複数の
周波数変調データメモリの中から１つの周波数変調デー
タメモリを選択するセレクタと、複数のノートクロック
を発生することができる基準ノートクロック発生部と、
上記ノートクロック周波数に対応した楽音を発生し、複
数チャネルの出力経路をもつ楽音合成部を具え、上記複
数の周波数弯調データメモリの出力データ　。

を上記基準ノートクロック発生部に加え、上記複数のノ
ートクロックに対して独立した周波数変調をかけ、上記
楽音合成部より独立に出力できるように構成されており
、これにより自然なアンサンプル効果を得ることができ
る。

実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第１図は、本発明の電子楽器のブロック図である
ｏ（１ｏ１）は鍵盤部（ＫＢ）、（１０２）は音色タブ
レットスイッチやビブラート効果のオンオフスイッチや
グライド効果のオンオフスイッチなどにより構成される
操作部（ＴＡＢ）、（１ｏａ）は中央処理装軍（ＣＰＵ
）で、コンピュータなどに用いられているものと同様の
もの、（１０４）は読み書き可能な記憶装置（ランダム
アクセスメモリでＲＡＭと呼ぶ）％　（，１０５）はＣ
ＰＵ（１０３）の動作を決定するグログラムが格納され
た読み出し専用記憶装置（リードオンリーメモリでＲＯ
Ｍと呼ぶ）。

（１０６）は楽音の合成を行なうための波形サンプルデ
ータや波形内挿を行なうための制呻データなどを記憶し
ているＲＯＭである。（１０７）はＲＯＭ（１ｏ６）に
記憶している波形サンプルデータや制御データを用いて
楽音を発生する楽音発生部ｔ（１ｏ８）はサンプリング
ノイズを除去するフィルタ％　（１０９）は電気音響変
換器である。

鍵盤部（１０１）、操作部（１０２）、０ｎ（１０３）
。

ＲＡＭ（１０４）、ＲＯＭ（１０５）（１０６）、楽音
発生部（１ｏ７）はデータバス、アドレスノくスオヨヒ
コントロール線で結合されている。このようにデータバ
スとアドレスバスとコントロール線とで結合する方法そ
のもあは、ミ＝コンビ＝−夕や〜イク・コンピュータを
中心とした構成方法として公知のものである。データバ
スとしては８〜１６本位用いられ、このバス線上をデー
タが一方向でなく多方向に時分割的に送受信される。ア
ドレスノくスも複数本たとえば１６本用意され１通常は
ＣＰＵ（１ｏ８）がアドレスコードを出力し、他の部分
がアドレスコードを受け取る。コントロール線は通常メ
モリ・リクエスト線（ＭＲＫＯ）ｌ　Ｉｌｏ　リクエス
ト線（ＸＯＲＱ）、リード線（百■）、ライト線（ｉ百
）などが用いられる。

ＭＲＫＱはメモリを読み書きすることを示し。

１０ＲＱは入出力装置（Ｉｌｏ　）の内容を取９出しす
ることを示し、ＲＤはメモリやＩｌｏからデータを読み
出すタイミングを示し、ＷＲはメモリやＩｌｏにデータ
を書き込むタイミングを示す。このようなコントロール
線を用いたものとしては、ザイログ社のマイクロプロセ
ッサｚ８ｏがあげられる。

次に第１図の電子楽器の動作について述べる０鍵盤部（
１ｏ１）は、複数の鍵スィッチを複数の群に分けて、群
内の鍵スィッチのオン／オフ状態を一括してデータバス
に送ることができるように構成される。だとえば６１鍵
の鍵盤の場合％６鍵（半オクターブ）ずつの１０群と１
鍵の１群９１１群に分け％各群にアドレスコードを１つ
ずつ割りつける。アドレスラインに上記各群のうちの１
つを示すアドレスコードが到来し、信号ｌ０ＲＱと信号
１１が印加されると、鍵盤部（１ｏ１）はそのアドレス
コードを解読して、対応する群内のキースイッチのオン
／オフを示す６ビツトまたは１ビツトのデータをデータ
バスに出力する。これらは、デコーダ、バスドライバお
よび若干のゲート回路を用いて構成することができる。

操作部（１０２）のうち、タブレットスイッチについて
は、鍵盤部（ＩＱｌ）と同様の構成をとることができる
。

（３ＰＵ（１０３）はその内部にあるプログラムカウン
タのコードに対応するＲＯＭ（１０５）のアドレスから
命令コードを読み取シ、これを解読して算術演算、論理
演算、データの読み込みと書き込み、プログラムカウン
タの内容の変更による命令のジャンプなどの作業を行な
う。これらの作業の手順はＲＯＭ（１０５）に書き込ま
れている。まずＣＰＵ（１０３）はＲＯＭ（１０５）よ
り鍵盤部（１０１）のデータを取り込むだめの命令を読
み取り、鍵盤部（１０１）の６鍵のオン／オフを示すコ
ードを各群ごとに取り込んで行く。そして、押鍵されて
いる鍵コードを、楽音発生部（１０７）の有限のチャネ
ルに割り当て鍵コードに対応する楽音発生データを送出
する。

次ＫＣＰＵ（１０３）は操作部（１０２）よりデータを
取り込むための一群の命令を順次ＲＯＭ（１０５）から
読み取り、これらを解読して操作部（１０２）に対応す
るアドレスコードとコントロール（ＩＩＯＲＱとＲＤを
出力し、データバスに操作部（１ｏ２　）のスイッチの
状態を表現するコードを出力させ。

０ＰＵ（１０３）内に読み込む。、ＣＰＵ（１０３）内
に読み込んだデータに基づいて、音色の選択や所定の効
果制御データの生成を行ない％ＲＯＭ（１０６）に音色
選択データ、楽音発生部（１０７）に効果制（財）デー
タを送出する。なお、押鍵されている鍵コードを楽音発
生部（１０７）の有限のチャネルに割り当ててゆく方法
そのものは、ジェネレータアサイナ機能として公知のも
のである。

楽音発生部（１０７）ではＣＰＵ（１０３）から供給さ
れた楽音発生データに基づいて、楽音合成データＲＯＭ
（１０６）から所定の波形サンプルデータや制御データ
を取り込み波形内挿処理を行なって楽音波形を発生し、
フィルタ（１０８）を介して電気音響変換器（１０９）
から楽音を発生させる。

第２図にＣＰＵ（１ｏ３）から楽音発生部（１０７）に
データを供給する場合のタイムチャートを示す。

アドレスバスに工１０　ポートアドレスを、データバス
に楽音発生データや、効果制（財）データなどをそれぞ
れ供給する。そして、コントロール信号ｌ０ＲＱとＷＲ
が論理ロウレベル（以下”ｏ”と略す）か・ら論理ハイ
レベル（以下ｔｔ１”と略す）へ変化するタイミングで
、工１０　ポートアドレスで指定されているチャネルに
データバスの内容をラブチする。

次に、楽音発生部（１０７）に供給される各種のデータ
についての説明を行なう。

第　１　表 第　２　表 第　３　表 第１表にＩ１０ボートアドレスと各種データの内容を示
す。Ｉ１０ポートアドレスは１６進表示となっている。

Ｉ１０ポートアドレス（００）１６から（０７）＋６に
対応するデータは、楽音発生データで８チャネル分すな
わち、８音分の発生が可能となっている。Ｉ１０ボート
アドレス（０８）＋６はサスティンデータで、エンベロ
ープ信号の減衰特性を指定するものである。Ｉ１０ポー
トアドレス（０９）１６はエンベロープ特性がピアノ型
の時に有効となるダンパデータで、サスティンデータと
同様エンベロープ信号の減衰特性を指定するものである
。Ｉｌｏ　ポートアドレス（ＯＡ）＋６はビートデータ
で、２楽音発生時の周波数のずれを指定するものである
。Ｉ１０ポートアドレス（ＯＢ　）１６は効果制御デー
タで、ビブラートオン／オフ信号やグライドオン／オフ
信号などで構成している。Ｉ１０ポートアドレス（ＯＣ
）＜ｂは、ビブラートセレクトデータで、複数のビブラ
ートデータの中から、１つのビブラートデータを指定す
るためのデータである。

第２表に楽音発生データの構成内容を示す。ビット位置
ＤＱからＤ３は音階周波数を指定するノートクロック指
定データである。ビット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ビット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は°゛０”、オン時は−”となる。

第３表に波形サンプル数指定データ５Ｄｏ−８Ｄ２のコ
ード内容とそのコードで指定される波形１周期のサンプ
ル数を示す。波形サンプル数指定データＳＤは（ｏｏｏ
）ｚから（１１１）２までの８種類の波形サンプル数が
指定できるようになっており１本実施例では、５１２サ
ンプルから４サンプルまでを指定している。

第　４　表 第　６　表 第４表にノートクロック指定データＮＤｏ−ＮＤ３で表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す。

第５表に効果制御データの構成内容を示す。ピット位置
Ｄｏはビブラートオン／オフ信号ＶＩＢで。

操作部（１０２）内のビブラートオン／オフスイッチが
オフの時”０″、オンの時ゞ１１”になる。

ピット位置Ｄ１はディレィビブラートオン／オフ信号Ｄ
ＶＩＢで、ディレィビブラート効果制御信号であり、操
作部（１０２）内のディレィビブラートオン／オフスイ
ッチがオフの時９ＩＯ”、オンの時°゛１”となる。

ピット位置Ｄ２はグライドオン／オフ信号ＧＬで、操作
部（１０２）内のグライドスイッチがオフの時°′０”
、オンの時゛′１”となる。

ピット位置Ｄ３はオルガン型／ピアノ型指定信号ＯＰＳ
で、エンベロープ特性を指定するものであり、オルガン
型の時ｔ１０”、ピアノ型の時ｔｔ１”となる。

ピット位置Ｄ４はダンパオン／オフ信号ＤＭＰで。

エンベロープ特性がピアノ型の時のみ有効となるもので
、ダンパオフの時ｔｔ　ｏ　″、オンの時１１１１１と
なる。

ピット位置１１ｇはジェネレータアサイナ動作モード信
号ＧＡＭで、１鍵で楽音発生チャネルを２チヤネル使用
する場合の指定信号であり、ＧＡＭ信号が“０”の場合
、１鍵１チヤネル使用（８音発生）となり、°１１”の
場合、１鍵２−チャネル使用（４音発生）となり％斡）
チャネルと（Ｎ＋４）チャネルが１鍵に対応する楽音の
発生を行う。

（Ｎ　＝１　＋　２　＋　３　＊　’　）なおジェネレ
ータアサイナ動作モードについては特願昭５３−１１８
３４８「電子楽器」に詳しく説明されている。

ピット位置Ｄ６は、ノ・−フビブラートオン／オフ信号
ＨＶＩＢであり、操作部（１０２）のノーーフビブラー
トオン／オフスイッチがオフのときｔｔ　ｏｎ、オンの
とき”１”となる。

ピット位置Ｄ７は、チャネル独立ビブラートオン／オフ
信号工ｖＩＢで、操作部（１０２）のチャネル独立ビブ
ラートオン／オフスイッチがオフのとき１０”、オンの
とき°′１”となる。

第３図は楽音発生部（１０７）の構成図である。

第３図において、（３０１）は主発振器、（３０２）は
楽音発生部（１０ア）の動作内容を制御するシーケンサ
、（３０３）はＣＰｔ１（１０３）から供給される各種
のデータをラッチする入力レジスタ部、　（ａＯ４）は
タイマー、（３０５）は比較レジスタ部、（３０６）は
発音すべき周波数に対応する周波数データを発生する周
波数データプロセッサ（以下ＦＤＰと略す入（３０７）
は波形内挿処理を行なう波形データプロセッサ（以下Ｗ
ＤＰと略す）％　（３０８）は楽音合成データＲＯＭ（
１０６）から波形サンプルデータや制御データなどを読
み込むデータ・リード・プロセッサ（以下ＤＲＰと略す
）、（３ｏｓ）は所定のパルス幅のパルス信号を生成す
る読み出しパルス形成部％　（”ｏ）、はＷＤＰ（３０
７）、ＤＲＰ（３０Ｂ）などに演算処理要求を行なう計
算要求フラグ発生部。

（３１１）はディジタル信号をアナログ信号に変換する
ディジタル／アナログ変換器（以下ＤＡＣと略す）％　
（３１２）は１チャネル当リアナログスイッチ２つとコ
ンデンサ１つとで構成されており、アナログ信号を保持
するアナログバッファメモリ部、（３１３）、（３１４
）は積分器である。

ここで、ＷＤＰ（２０７）で実行する波形内挿方法につ
いて説明する。

波形内挿方法としては、工分割して選択抽出したサンプ
ル波位置ｉから１　＋　１　（１＝Ｏｒ　１　＋　２＋
・・・・・・、ｌ−１）の間を楽音波形１周期がＭ回く
り返して推移するものとし、波形サンプルｆ（Ｘｉ、ｎ
）とｆ　（Ｘｉ＋１．ｎ　）との間に存在する仮想サン
プル値ｆ　（Ｘｉ、ｍ、ｎ　）　’ｃ補間演算を用い仮
想的に仮想サンプル点の波形サンプル値を算出して近似
値をめようとするものである。補間式を下式に示す。

ｆ　（Ｘｉ、ｍ、ｎ）　＝（ｆ（Ｘｉ＋ｔ、ｎ）−ｆ（
Ｘｉ、ｎ））ｉは、工分割して抽出したサンプル位置で
、波形ナンバである。（１−０＋　１＋　２＋＝・ｙ　
工’　）ｍは、波形ナンバｉからｉ＋１の間をＭ回縁９
返し推移している途中の位置を表わすものである。（１
ｆｉ＝＝Ｑ、　１．２１　・・・ｒ　Ｍ　１　）ｎは、
楽音波形１周期をＮ分割したサンプル位置で波形サンプ
ルナンバである。（ｎ＝０・１．２．・・・、Ｎ−１） なお、ＷＤＰ（２０７）、ＤＲＰ（２０８）周辺の動作
については、特願昭６７−２３１４８２１楽音発生装置
」に詳細に述べである。

上記構成において、（３０４）、（３０５）、（ｓｏｅ
）。

（３１０）は発音音階を決定するノートクロック発生部
を構成する。

また上記構成において（３０７）、（３０Ｂ）、（３１
１）＋（３１２）は楽音合成部を構成し、上記ノートク
ロック発生部の出力信号に基づいて楽音の合成を行う。

また、入力レジスタ部（ｓｏｓ）ｔ　比較レジスタ部（
３０５）、　ＦＤＰ（３０６）、　ＷＤＰ（３０７）、
ＤＲＰ（ｓｏ８）、計算要求フラグ発生部（３１０）は
シーケンサ（３０２）によって処理を行なう手順が決め
られている。

ＣＰＵ（１０３）から所定のチャネルたとえばチャネル
１に楽音発生データが供給されるとシーケンサ（３０２
）で決められている所定のタイミングで入力レジスタ部
（３０３）からＦＤＰ（３０６）・ＷＤＰ（３０７）、
ＤＲＰ（３０８）に楽音発生データが供給される。そう
すると、ＤＲＰ（３０８）において、楽音合成データＲ
ＯＭ（１０６）から波形ザンプルデータと制御データを
読み取る。そして、（１）式に示したｆ（Ｘｉ、ｎ）を
データＷＤＩとし、ｆ　（Ｘｉ＋＋、ｎ）をデータＷＤ
ＩとしてＷＤＰ（ｓｏ７）に供給する。さらに、読み取
った制御データに基づいた（１）式に示した内挿係数の
分子項（ａｍ＋ｎ）をデータＭｌ、ＰとしてＷＤＰ（３
０７）に供給する。まだ、最終波形データになると最終
波形データを指示するＷＩＣＦ信号をＷＤＰ（３０７）
に供給する。

ＷＤＰ（３０７）では、ＤＲＰ（３０８）から供給され
たデータＷＤ１．　ＷＤＩ、ＭＬＰ　ｔ−用い、（１）
式の波形演算処理を行なってＤＡＣ（３１１）に供給す
る。そしてＤＡＣ（３１１）において、ＷＤＰ（ａｏ７
）から供給されたディジタル信号をアナログ信号に変換
し。

アナログバッファメモリ部（３１２）にアナログ信三し
「イノ拝仏１−１−１−÷＋＋−４ｌｒ凱置斗１１ソギ
ソサ電荷が蓄えられる。

一方、ＦＤＰ（３０６）では、入力レジスタ部（３Ｏ３
）から供給された楽音発生データに基づいた周波数デー
タが生成され、比較レジスタ部（ａＯＳ）のチャネル１
に対応するレジスタに供給される。そして、比較レジス
タ（３０５）に供給されたデータとタイマー（３０４）
から供給されている時間データとの比較処理を行ない、
一致が検出できると一致パルスを読み出しパルス形成部
（３０９）と計算要求フラグ発生部（３１０）に供給す
る。

そうすると、読み出しパルス形成部（３０９）で所定の
パルス幅の読み出し信号が生成され、アナログバッファ
メモリ部（３１２）に供給される。アナログバッファメ
モリ部（３１２）内のチャイル１に対応するコンデンサ
に蓄えられている電荷は読み出し信号によって積分器（
３１３）に流れ込む。

計算要求フラグ発生部（ａｌＯ）では、人波形サンプル
すなわち、仮想サンプル点ｆ　（Ｘｉ、　ｍ、ｎ＋＋　
）をめるだめの計算要求フラグを発生し保持する。

そして、その後再び処理タイミングがチャネル１となる
と、計算要求フラグが発生しているので前述と同様に波
形内挿処理が行なわれ、アナログバッファメモリ部（３
１２）内のコンデンサに電荷が蓄えられる。以後、計算
要求フラグに対Ｉｔ−，＋　して波形内挿処理が行なわ
れ、楽音波形を発生することになる。

なお、コンデンサに蓄える電荷は、　ｆ　（Ｘｉ、ｍ、
ｎ−＋）と今回求めた波形サンプル値ｆ　（Ｘｉ、ｍ、
ｎ）との差分に相当する。そして、積分器（３１３）、
（３１４）によって今回求めた波形サンプル値ｆ　（Ｘ
ｉ、ｍ、ｎ　）が復元されることになる。アナログバッ
フ１メモリ部（３１２’）と積分器（３１３）、（３１
４）周辺の動作については、特願昭５７−１２６４１３
１波形読み出し装置」に述べである。

第４図はシーケンサ（３０２）の−具体例のブロック図
である。図中、（４０１）は２相りロック信号φ１と信
号φ２とを発生する２相りロック発生部、←４ｏ２）は
１チヤネル当シの動作シーケンスを決める１１進カウン
タ、（４０３）は現在演算処理を行なっているチャネル
コードを発生するカウンタ、（’４０４）は動作手順が
記憶されているＲＯＭ。

（４０５）はデコーダである。第６図にシーケンサ（３
０２）のタイミングチャート図を示す。

主発振器（ａｏｌ）からマスタクロック（ＭＣＩ）信号
が２相りロック発生部（４０１）に供給される。

２相りロック発生部（４０１）では％第６図に示すよう
な２相りロック信号φ１．φ２を発生する０信号φ１は
１１進カウンタ（４０２）とカウンタ（４０３）に供給
されている。

１１進カウンタ（４０２）は４ピツト構成となっており
、信号φ１が”ｏ”から“霜″へ変化するタイミングで
カウントアツプ処理が行なわれ、出力信号が（１１１１
）２となり、次にカウントアンプを行なうと（０１０１
）２にセットされる。この結果、１１進カウンタ（４０
２）の出力信号は１１の状態、すなわち（０１０１）２
〜（１１１１）２となる。これを命令ステップ信号とし
て使用する。

カウンタ（４０３）は３ピツト構成となっており。

１１進カウンタ（４０２）の出力信号が（１１１１）２
から（ｏｌｏｌ）２へ変化するたびにカウントアツプ処
理が行なわれる。この呻果、カウンタ（４０３）の出力
信号は８の状態、すなわち（０００）２〜（１１１）２
となる。これをチャネルコードとして使用する。

第６表は、ＣＰＵ（１０３）から供給される楽音発生デ
ータと楽音発生部（１０７）のチャネルコードの関係を
示したものである。

第　６　表 ＲＯＭ（４０４）は１１進カウンタ（４０２）から供給
される命令ステップ信号に基づいた命令コードを読み出
し、デコーダ（４０５）に供給する。デコーダ（４０５
ンはＲＯＭ（４０４）から供給された命令コードを解読
して処理制御信号を各部に供給する。

この結果％１チャネル当りの計算時間は２．７６μｓ　
となり、１１の命令ステップで各演算処理を行なうこと
になる。そして、２２μｓごとに計算タイミングが繰り
返されることになる。

第６図にアナログバッファメモリ１（３１２）の−具体
例の構成図を示す。図中、（６００）は入力端％（６０
１）、（６０２）は出力端、　（ｅｏｓ　）〜（６１８
）はアナログスイッチ、０１〜Ｃ８はコンデンサである
０ アナログスイッチ（６０３）〜（６１０）のゲート入力
に供給されている信号ムＷ１〜ＡＷ８はＷＤＰ（３０７
）から供給されている。また、アナログスイッチ（６１
１）〜（６１８）のゲート入力に供給されている信号ム
Ｒ１〜ＡＲ８は読み出しパルス形成部（３０９）から供
給されている。

ＤＡＣ（３１１）で変換されたアナログ信号は入力端（
ｅｏｏ）に印加されアナログスイッチ（６０３）〜（６
１０）に供給される。そして、チャネル１に対応するデ
ータであれば、アナログスイッチ（８０３）のみオン状
態となり、入力端（６００）に印加されたアナログ信号
に相当する電荷がコンデンサＣ１に蓄えられる。

その後、チャネル１に対応する読み出しパルスムＲ１が
読み出しパルス発生部（３０９）からアナログスイッチ
（６１１）のゲート入力に供給されると。

コンデンサＣ１に蓄えられている電荷が出力端（６０１
）を介して積分器（３１３）に供給される。

アナログスイッチ（ｅｏｓ）〜（ｅｌｏ）はＷＤＰ（３
０７，）の動作タイミングに同期しているので。

同時に複数個オン状態にはならない。アナログスイッチ
（６１０）〜（６１８）は音階周波数に同期してオンす
るようになっているため、複数個同時にオン状態となり
うる。

なお、チャネル１〜チヤネル４に対応する読み出し用ア
ナログスイッチ（６１１）〜（６１４）の出力は、上述
のように出力端（６０２）を介して積分器（３１３）に
供給され、チャネル６〜チヤネル８に対応する読み出し
用アナログスイッチ（６１５）〜（６１Ｂ）の出力は、
出力端（ｅｏｓ）を介して積分器（３１４）に供給され
る。従って、チャネル１〜チヤネル４に対応する楽音と
チャネル５〜チヤネル８に対応する楽音とは、独立な信
号経路を通って出力される。

第７図は、楽音発生部（３０７）の内部動作タイミング
チャートである。第７図には４チャネル分のタイミング
を示した。

図中の略記号の説明 ＣＲＦは、各チャネルごとの計算要求信号である。

そして、要求開始時点が比較レジスタ 部（３０５）から供給される一致信号と同期している。

すなわち、音階周波数 に同期することになシ、たとえば、Ｃ 音階であれば５９・７４μｓごとに発生する０ ＣＬＣは、波形演算タイミングを示す。

ＤＡＣｊは％　ＤＡＣ（３１１）　ｋ介してアナログバ
ッファメモリ（３１２）内のコンデンサに電荷を蓄える
タイミングを示す。

ＯＴＣは、アナログバッファメモリ（３１２）内のコン
デンサに蓄えられている電荷を積 分器（３１３）、（３１４）に供給するタイミングであ
り、ＣＲＦと同様に、音階周波数に同期して発生してい
る。

チャネル１のタイムチャートについて説明する。

チャネル１に相当する演算タイミングはシーケンサ（３
０２）で発生しているチャネルコードによって決まって
おり、図にも示しであるように、２２μｓ　ごとに演算
タイミングが発生している。

■・・・信号ＣＲＦ１がチャネルコード１の途中で発生
する。発生したタイミングでは波形内挿処理と周波数デ
ータの更新を行なわない。

■・・・信号０ＲＦ１が発生すると同時に信号０ＴＣ１
が発生し、アナログバッファメモリ（３１２）内のコン
デンサＣ１の電荷が積分器（３１３）に供給される。信
号ＯＴＯのパルス幅は２μｓ程度である。

■・・・チャネルコードが再び１となると、波形サンプ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ータの更新処理などを行なう。

■・・・チャネル１の演算処理が終了すると、信号ＤＡ
Ｃ１が発生し、ＤＡ（３（３１１）を介してコンデンサ
Ｃ１に電荷が蓄えられる。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
１に蓄えられた電荷が積分器（３１３）に供給される。

以後、上述と同様に、信号ＣＲＦが発生するたびに、１
回の仮相波形サンプル値算出処理や周波数データの更新
処理が行なわれ、信号ＣｔＲＦの発生タイミング、すな
わち音階周期に同期して波形算出結果が積分器（３１３
）ｌ　（３１４）に供給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッフ１メモリ部（３１２）内のコンデンサに電荷を
蓄えることが出来ればよい。

すなわち、ビブラート、グライドなどを考慮した最小音
階周期内に１０チャネル分に相当する演算タイミングを
設ければよい。

音程の発生方法についての説明 ノート関係については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、楽音合成デ
ータＲＯＭ（１０６）に記憶している楽音波形１周期の
サンプル数をかえることによりオクターブ関係の音程を
発生している。

Ｃｏ音（３２，７０８Ｈ２）を６１２サンプルとすると
。

ノートクロツタ信号は、　３２．７０８１〜ＩｚＸ５１
２サンプル≠１６．７４ｋｌｂとなる。第７表にノート
クロック周波数を、第８表に波形サンプル数とオクター
ブ関係についで示す。

第　７　表 九ａｔ　＝８−０００９６融 第　８　表 音階周期の発生方法についての説明 第８図に％ＦＤＰ（ＳＯＳ）から比較レジスタ部（３０
５）に供給する周波数データの推移を示す。

タイマー（３０４）は１０ピツトの２進カウンタで構成
しており、出力状態を１６進表示で表わすと、（０００
）１６から（３ＦＦ）１６まで順次カウントアツプを行
ｆｘい、（３ＦＦ）＋６から再び（０００）＋６　とな
り、（０００）１６から（ａｙ　Ｆ　）１６が主発振器
（３０１）から供給される信号ＭＣＩに基づいてくシ返
される。すなフち、タイマー（３０４）のくシ返し周期
ＴＲは下くのようになる。

＝１２７．９８μＳ イマ−（３０４）の出力データ推移状態を第８図コのタ
イマー出力データとして記載しである。

音階周期の発生方法としては、タイマー（３０４）】出
力信号とＦＩ）ｐ　（ａｏｅ　）から供給された周波数
データとの比較を行ない、一致が検出できれば一致パル
スを比較レジスタ部（ＳＯＳ）から送出する。

その一致パルスの発生周期が発音すべき音階の音階周期
となる。

第８図に示したように１周波数データを更新することに
よりノートクロック信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ（３０６
）で行なう。

ＮＦＤ＝ＭＯＤ（ＯＦＤ＋ＦＤ、ＴＤｍａｘ）　−・−
・・・（３）ＮＦＤは、新しい周波数データである。

ＯＦＤは、更新前の周波数データである。

ＰＤは１発生音階によって決まっている音階データであ
る。

’ｒｌ）ｍａｘは、タイマー（ａｏ、ａ）の出力状態数
テある。本実施例の場合？’ｌ）ｗａｘは２１０すなわ
ち１ｏ２４である。

第９表に１２音階に対応する音階データＰＤを示す。

第　９　表 数字表現は１０進数である。

第９図は、ＦＤＰ（３０６）の−具体例の構成図である
。第９図において、（９０２）はジェネレータアサイナ
動作モード信号ＧＡＭが６１”で、チャネルコ−）”２
（ＣＨＯ２）がｔｔ　ｏ　′２のときビートデータを選
択するビブトデータゲー）　（ＯＢＤ）、（９０１）は
セント尺度で表わした音階データ（ＣＰＤとする）を発
生するセント音階データ発生部（以下ＯＰＤ発生部と略
す）でセント音階データを記憶しているＲＯＭで構成し
ており、ノートクロック指定データ（ＨＤ）と波形サン
プル数指定データ（ＳＤ）とオルガン型／ピアノ型指定
信号（ｏｐｓ）に基づいたＣＰＤを選択発生するように
なっている。（９０４）はグライド信号を発生するグラ
イド信号発生部。

（９０６）はセント尺１で表わされた周波数値を周波数
に正比例する周波数データに変換する指数変換器、（９
０６）は演算部、（９０７）はラッチ（ムＬとする）、
（９０８）はラッチ（ＢＬとする）、（９０９）は加算
器（ＦＡとする）、（９１０）はノくツファ、（９１１
）はゲートである。（９１２）＋　（９１３）ｙ（９１
４）はパスラインで、（９１２）がＦＡババス（９１３
）がＦＢバス％（９１４）がＦＣバスである。

なお、ビートデータＣＢＤ、ビブラートデータＣＶＤ、
グライドデータＣＧＤ　もセント尺度で表わしている。

各種データの構造 セントピッチデータ（ＯＰＤ） １１ビツト構成で、上位４ビツトで１２音階平均律を表
わし、下位７ピツトで半音階を１２８等分した各点を表
わしている。

ヒートデータ（ＣＢＤ）、ビブラートデータ（ｃｖｎ）
。

グライドデータ（ＣＧＤ） 各ビット構成は８ビツトで、２の補数表現を用い、半音
階を１２８等分した分解能を有する。そして、正負のビ
ート成分、ビブラート成分、グライド成分を表わしてい
る。

ビブラート信号発生部（９０３）の説明第１０図にビブ
ラート信号発生部（，９０３）の−具体例の構成図を示
す。図中、（１００１）はビブラートデータＣＶＤを複
数個記憶しておくビプラー）ＲＯＭ、（１００２）はビ
ブラートＲＯＭ（１００１）に記憶しであるビブラート
データを読み出すだめのアドレスデータを格納するビブ
ラートアドレスレジスタ、　（１００３）はディレィビ
ブラート効果や時に用いるシック、（１００４）は信号
ＲＤＣｔＶＤによりシフタ（１００３）の出力信号ビブ
ラートデータｃｖｎをＦＢババス供給するゲートｓ　（
１００５）は入カレジ′スタ部（ＳＯａ）から供給され
ている信号１ｃＤ　、信号ＶＩＢ、　［号ＤＶＩＢ、　
信号ＨＶＩＢトシーケンサ（３０２）から供給されてい
る信号０Ｈ（ｊに基づいてビブラート信号発生部（９０
３）の動作条件を設定する条件設定部ｓ　（１００６）
はセレクタ、（１ｏｏ７）はゲート％　（１ｏｏ８）は
ムＮＤゲート。

（１ｏｏ９）は、入力レジスタ部（３０３）から供給さ
れるチャネル独立ビブラート信号（ＩＶＩＢ）が１１”
のときビブラートセレクトデータ（ＹＢＤ）の下位１ビ
ツトのかわシにチャネルコード２（ＣｌＯ２）　を選択
し、“０”のときデータＶＢＤをそのまま出力するセレ
クタである。

第１１図は、ビプラー）ＲＯＭ（１００１）に格納され
ているビブラートデータメモリのデータマツプ図である
。ビブラートデータは、１ワード８ビツトで２０４８ワ
ードの構成になっており、レジスタ（１００２）に格納
される１４ピツト構成のビブラートアドレスデータの下
位１１ビツトをアドレスデータとして読み出しが行われ
る。ビブラートＲＯＭ（１００１）には、上記１１ビツ
トのアドレスデータと、入力レジスタ部（ＳＯａ）から
供給されるビブラートセレクトデータＶＢＤの下位４ピ
ツドがセレクトデータとして供給される。したがってビ
ブラートセレクトデータＶＢＤによって、ビブラートＲ
ＯＭ（１ｏｏ１）に格納されている１６個のビブラート
メモリのうち１個が選択される。レジスタ（１００２）
に格納するビブラートアドレスデータは１４ピツト構成
となっており、下位１１ビツトをビブラー）ＲＯＭ（１
００１）のアドレスデータとし、上位３ビツトをシフタ
（１ｏｏａ）のシフトデータとしている。シック（１０
０３）はシフトデータに基づいてビブラートＲＯＭ（１
ｏｏ１）から供給されているビブラートデータＣＶＤの
振幅を制御するものである。シフトデータＶＳＦＤとシ
フタ（１００３）の出力データ０８ＦＤとの関係は次の
とおりである。

ＶＳＦＤ＝（ｏｏｏ）２−・−０８ＦＤ＝（００）＋６
、Ｖ８ＦＤ＝（００１）２−０８ＦＤ＝（ＣＶＤ／６４
）ａ　ｖｓＦＤ＝（０１０）２．０８ＦＤ＝（ＣＶＤ／
３２）、−・曲、Ｖ８ＦＤ＝（１１０）２−００８ＦＤ
＝（（ＶＤ／２）、Ｖ８ＦＤ＝（１１１）２−０１３Ｆ
Ｄ＝（ｃｖｎ） 条件設定部（１００ｓ）は次のような動作条件設定を行
なう。

ビブラートオフ ビブラートオン／オフ信号ＶＩＢがＩｔ　ｏ　′１の場
合であり、ゲー）（１００６）の出力を強制的に常時（
００）、６とする。そうすると、シフタ（１００ａ　）
のシフトデータは常時（ｏｏｏ　）２となる。この結果
、シフタ（１００ｓ）の出力データは（００）１６とな
る。すなわち、ビブラートデータＣＶＤが常時（００）
１６となる。

ビブラートオン ビブラートオン／オフ信号ｖＩＢが龍１″で信号ＤＶＩ
Ｂが”　ｏ　”の場合、ビブラートオン状態となる。レ
ジスタ（１００２）に格納しているアドレスデータをゲ
ート（１００７）とシフタ（１００３）に供給する。な
お、アドレスデータの上位３ビツト、すなわちシフトデ
ータを強制的に（１１１）２とする。そうすると、ゲー
ト（１００４）の大刀にはビブラー）ＲＯＭ（１００１
）の出力（ビブラートデータｃｖｎ）がそのまま供給さ
れることになる。

ビブラートＯＮの状態で、入力レジスタ部（３０３）か
ら供給されるジェネレータアサイナ動作モード信号ＣＡ
ＭがｔＪ”になると１鍵の押鍵に対して２つのチャネル
が発音状態になり、２つのチャネルに同じビブラートが
かかっている。ただし２つのチャネルのビブラートの中
心周波数は、ピートデータ（ＯＢＤ）で指定される分の
差がある。

ハーフビブラートについて ハーフビブラートとは、ジェネレータアサイナ動作モー
ド、つまり１鍵に対して２つのチャネルを用いて発音す
るモードにおいて、一方のチャネルの音にビブラートを
付加し、もう一方のチャネルの音にはビブラートを付加
しないようにしたモードである。

本実施例では、チャネルコードによって前述のツタ（１
００３）を制御することによって、ビプラードデータの
出力を禁止する方式をとっている。

なお前述のようにシフタ（１００ａ）はシフトデータＶ
８ＦＤ、出力データ０８ＦＤとすると、以下のような関
係がある。

Ｖ８ＦＤ＝ＣＯＯＯ）２−・・・０８ＦＤ＝（ｏｏ）、
６Ｖ８ＦＤ＝（１１１）２　・・−・・・０８ＦＤ＝（
ＣＶＤ）つまりＶＳＦＤ＝（０００）２のときビブラー
トデータＣｖＤノ出力を禁止しＶ８ＦＤ＝＝（１１１）
ｚのときｃｖｎをそのまま出力する。

以下にハーフビブラートモードの動作を説明する。ビブ
ラートオンのときハーフビプラーＦオン／オフ信号ＨＶ
ＸＢがＩ′１”になると、チャネルコード２（ＣｌＯ２
）が１１０”のとき、ゲート（１００６）を介して、Ｆ
Ｃバスから供給されるビブラートアドレスデータの上位
３ビツト、すなわちシフトデータｖｓｙｎを強制的に（
１１１）２としてビブラートＲＯＭ（１００１）の出力
データが、そのままＦＢババス供給されるようにする。

チャネルコード２（０ＨＯ２）カ”　１　”　＋７）　
（！：　＠、上記’／　７　）　ｆ　−夕Ｖ８ＦＤ負強
制的Ｋ（０００）ｚとし”（、ＦＢババス５ｏｏ）１６
が供給されるようにする。したがってチャネルコードと
楽音発生チャネルの関係は第６表で示されるようになっ
ているのでチャネル１〜４に対応する音にはビブラート
がかかシ、チャネル６〜８に対応する音には、ビブラー
トがかからない。さらにジェネレータアサイナ動作モー
ドオンの状態では％　１鍵に対して発音される２音のう
ち、一方はビブラートがかかり、一方はかがらない。

チャネル独立ビブラートについて チャネル独立ビブラートとは、前述のジェネレータアサ
イナ動作モード、っまり１鍵に対して２つのチャネルを
用いて発音するモードにおいて、２つの発生音に対して
独立の振幅２位相、波形をもったビブラートを付加する
ようにしたモードである。

本実施例では、チャネルコードによって上記ビブラート
ＲＯＭ（１００１）上の異なるビブラートデータメモリ
を選択するようにして、チャネル独立ビブラートを実現
している。

以下に動作の説明を行う。

チャネル独立ビブラート信号Ｉｖよりが”０”のときビ
ブラートセレクトデータＶＢＤはセレクタ（１ｏｏｅ）
を介して、ビプラー）　ＲＯＭ（１００１）に加えられ
データＶＢＤの指定するビブラートデータメモリをビブ
ラートＲＯＭ（１ｏｏ１　）の中から選択する。

チャネル独立ビブラート信号ＩＶＩＢがｔ１”のとき、
ビブラートセレクトデータＶＢＤは、セレク、タ（１ｏ
ｏ９）によって、　ＬＳＢのみ、チャネルコード２（Ｃ
ｌＯ２）に置き換えられる。

なおチャネルコードと楽音発生チャネルの関係は第６表
に示されるとおりである。

したがって、０ＨＣ２の変化に対応して、ビブラー　ト
ＲＯＭ（１００１）上の２つのビブラートデータメモリ
が交互に選択される。ジェネレータアサイナ動作モード
オンのとき上述のチャネル独立ビブラートオンの状態に
すると、１鍵に対応する２つの発生音に異なるビブラー
トが付加される。

第１２図は、ビプラー）ＲＯＭ（１００１）に格納ハ１
−Ｊ−／　二　Ｉシ　＃　７１％　ｊｍ＋−ｋ　ｋ　□
　□　ＬＡ　−ｐドレス、縦軸はデータを表わしている
。ＶＢＤ　＝（００）１６　（ｉ’）とき（＆）ノブ−
タカ、ＶＢＤ＝（０１）１６　（７）とき（ｂ）のデー
タが選択されるものとする。

ビブラートＲＯＭ（１００１）が上述のようなビブラー
トデータをもつ場合、ジェネレータアサイナ動作モード
オン、チャネル独立ビブラートオンのとき、１鍵の押鍵
に対して、波形の形と、周波数振幅が等しく、位相の異
なるビブラートが２つの発生音に対して、別々にかかる
ことになる。

ディレィビブラート ビブラートオン／オフ信号ＹＸＢとディレィビブラート
オン／オフ信号ＤＶＩＢが”１”の場合、ディレィビブ
ラート状態となる。８チヤネルのキーオン／オフ信号Ｋ
Ｄがすべてオフ状態からいずれか１つのキーオン／オフ
信号ＫＤがオン状態となると、アドレスデータを（ｏｏ
ｏ）＋６に設定するように、ゲート（１００６）ｔ”制
御する。

そうすると、シック（１００３）において、ビブラート
信号１周期ごとに、ビブラートデータＣｖＤノ振幅制６
ｍ（ｏ、ＯｖＤ／ｅａｔ　ＯＶＤ／８２゜ＯＶＤ／１ｅ
、ｃｖＤ、／８．ＯｖＤ／４．ＯｖＤ／２．０ＶＤ）が
行なわれる。そして、シフトデータが（１１１）２とな
るとビブラートオン状態と同様にシフトデータを強制的
に（１１１）２とする。レジスタ（１００２）に格納し
ているアドレスデータは、シーケンサ（３０２）から供
給されている信号ＲＤＶＡＤによってゲー）（１００７
）を介してＦＢババス供給される。

演算部（９０６）で加算処理されたアドレスデータは、
信号ＷＲＶＡＤによって信号φ２の立上りエッチテ％Ｆ
Ｃバスからレジスタ（１００２）に格納される。また、
信号ＲＤＣＶＤによって、ビブラートＲＯＭ（１ｏｏ１
）に格納しであるビブラートデータＣｖＤが’／　７１
　（１００３）　＋ゲート（１００４）を介してＦＢバ
バス供給される。

第１０表に記載している記号の説明は次の通りである。

ムｂは％ＦＦＡスに供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＢＬは、ＦＢババス供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＣＲＡＬは、ラツチムＬを信号φ２のＪｌｌでクリヤす
る命令。

ムＤＤＩは、ＦＡ（９０９）のキャリー人力に＋ｔ１″
を加える命令。

ＴＯムは、ＦＡ（９０９）で演算処理した結果をＦＡバ
バス供給する命令。

ＲＤＯＰＤは％Ｃ１ＰＤ発生部（９０１）で発生するセ
ントピッチデータｅｐｎ２ｙ人ノ＜ス に供給する命令。

ＲＤＣＢＩ）は、ビートゲ−）（９０２）のゲートを開
いてＦＢババスビートＣＢＤを供 給する命令。

ＲＤＣＶ［は、ビブラート信号発生部（９０３）で発生
するビブラートデータｃｖｎを ＦＢババス供給する命令０ ＲＤＣＧＤは、グライド信号発生部（ｅｏ４）で発生す
るグライドデータＣＧＤｔ−ＦＢ バスに供給する命令。

ＲＤＩＣＩＰは、指数変換器（９０６）内で変換したＩ
ＣＩＰ（ＯＰＤ）　をＦＡ　バスに供給する命令。

ＲＤΔＩＥＩＰは、指数変換器（ｅｏ５）内で変換した
ΔＥＩＰ（ＣＰＤ）ｉＦＢノ（ｘ％Ｃ供給する命令。

ＲＤＦＤは、比較レジスタ部（ａｏ５）７５為ら１日周
波数データＯｖ′Ｄを読み出してＦＢ ババス供給する命令。

ＲＤＶＡＤは、ビブラート信号発生部（９０３）内にあ
るビブラートアドレスレジス タ（１００２）の内容をＦＢノくスに 供給する命令。

ＲＤＣＡＤは、グライド信号発生部（９０４）力）らグ
ライドアドレスデータｉＦＢノく スに供給する命令。

ＷＲＹムＤは、ＦＡ（９０９）で演算した結果をビブラ
ート信号発生部（９０３）内の ビブラートアドレスレジスタ （１００２）に信号φ２の立上りニ ー、イ苧愈鱈后Ｐ含全。

ＷＲＧＡＤは、ＦＡ（，９０９）で演算した結果をグラ
イド信号発生部（９０４）に信号 φ２の立上りエッヂで書き込む命 令。

ＷＲＩＣＸＰは、ＦＡ（９０９）で演算した結果を指数
変換部（９０５）に信号φ２の立 上りエッヂで書き込む命令。

ＷＲＦＩ）は、′Ｆム（９０９）で演算した結果を比較
レジスタ部（’３０６）に信号φ２ の立上シエッヂで書き込む命令。

なお、第４図に示したシーケンサ（３０２）内の１１進
カウンタ（４０２）で発生している１１の状態は、第９
表に示した命令ステップト１１に対応している。

ビブラートアドレスの歩進処理 命令ステップ１でビブラートアドレスレジスタ（１００
２）に格納しているアドレスデータをラッチＢＬ（９０
Ｂ）に書き込む。

そして、命令ステップ２において、ビブラートアドレス
データＶ五りに＋１加算処理？行ない加算結果を再びビ
ブラートアドレスレジスタ（１０２）に格納する。

なお、ビブラート周期１に６−３Ｈｚ（１５９ｍ！１　
）程度とするために、チャネルコード１の演算タイミン
グ、さらに、４回に１回の頻度で＋１歩進処理を行なう
。そしてビブラートアドレス長を１７９２とすることに
より６・３Ｈｚの周期が実現できる。

ｆｖＸＢ＝　１／（２２μ５ｘ４ｘ１７９２）≠６−３
１ 発明の効果 本発明の電子楽器は周波数変調データ全記憶する複数の
周波数変調データメモリと、上記周波数変調データメモ
リのアドレスを発生するアドレス発生部と、上記複数の
周波数変調データメモリの中から１つの周波数変調デー
タメモリを選択するセレクタと、複数のノートクロック
を発生することができる基準ノートクロック発生部と、
上記ノートクロック周波数に対応した楽音を発生し、複
数チャネルの出力経路をもつ楽音合成部を具え。

上記複数−周波数変調データメモリの出力データを上記
基準ノートクロック発生部に加え、上記複数のノートク
ロックに対して独立した周波数変調をかけ、上記楽音合
成部より独立に出力できるように構成したものであり、
特に１鍵に対して複数のチャネルを用いて発音ができる
電子楽器において、上記複数のチャネルに対応する複数
の楽音に、波形を振幅２位相などの異なる独立した周波
数変調をかけることができ、しかも上記複数の楽音を独
立に出力できるようになっているので、空間的な広がり
を有し、不自絆なビートの生じることのない、自然なア
ンサンプル効果を得ること力；できる０

【図面の簡単な説明】

第１図は本発明の電子楽器の゛−実施′９１１のブロッ
ク図、第２図はＣＰＵ（１ｏｓ）から楽音発生部（１０
７）にデータを供給する場合のタイムチャート図、第３
図は楽音発生部（１ｏ７）の構成図、第４図はシーケン
サ（３０２）の−具体例のフ゛ロック図、第５図はシー
ケンサ（３０２）の動作タイムチャート図、第６図はア
ナログノくラフアメモリ部（３１２）の−具体例の構成
図、第７図は楽音発生部（１０７）の内部動作タイムチ
ャート図、第８図はＦＤＰ　（３０６）から比較レジス
タ部（３０５）に供給する周波数データの推移図、第９
図はＦＤＰ（３０６）の−具体ｆｌｊの構成図、第１０
図はビブラート信号発生部（９０３）の−具体例を示す
構成図、ｉ１１図はピッブラーＦＲＯＭの内容を表わす
データマツプ図、第１２図はビブラートデータの具体例
を表わす図でおる。 （１０１）・・・・・・鍵盤部、（１０２）・・・・・
・操作部。 （１ＯＳ）・・・・・・中央処理装置％　（１０４）・
・・・・・ＲＡＭ。 （１Ｑ１５　）・・・・・・ＲＯＭ、（１０６）・・・
・・・楽音合成データＲＯＭ、（１０７）・・・・・・
楽音発生部、（３０１）・・・・・・主発振器％　（３
０２）・・・・・・シーケンサ、（３０３戸・・・・・
入力レジスタ部、（３０４）・・・・・・タイマー、（
３０６）・・・・・・比較レジスタ部、（３０６）・・
・・・・周波数データプロセッサ％　（３０７）・・・
・・・波形データプロセッサ。 （３０Ｂ）・・・・・・データリードプロセッサｓ　（
３０９）・・・・・・読み出しパルス形成部、（３１０
）・・・・・・計算要求フラグ発生部、（３１１）・・
・・・・ＤＡＣｌ（３１２）・・・・・・アナログバッ
フ１メモリ部、（３１３）・・・・・・積分器％　（９
０１）・・・・・・ＯＰＤ発生部、（９０２）・・・・
・・ビートデータゲート、（９０３）・・・・・・ビブ
ラート信号発生部、（９０４）・・・・・・グライド信
号発生部、（９０６）・・・・・・指数変換器、（９０
６）・・・・・・演算部％　（１００１）・・・・・・
ビブラートＲＯＭ、（１ｏｏ９）・・・・・・セレクタ
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 】 第１１図 ２図

Claims (1)

【特許請求の範囲】
1. （１）周波数変調データを記憶する複数の周波数変調デ
   ータメモリと、上記周波数変調データメモリのアドレス
   を発生するアドレス発生部と、上記複数の周波数変調デ
   ータメモリの中から１つの周波数変調データメモリを選
   択するセレクタと、複数のノートクロックを発生する基
   準ノートクロック発生部と、上記ノートクロック周波数
   に対応した楽音を発生し、複数チャネルの出力経路をも
   つ楽音合成部を具え、上記複数の周波数変調データメモ
   リの出力データを上記基準ノートクロック発生部に加え
   て上記複数のノートクロックに対して独立した周波数変
   調をかけ、上記楽音合成部より独立した楽音を出力でき
   るようにしたことを特徴とする電子楽器。 ＠）ノートクロック発生部は、１鍵の押鍵に対して複数
   チャネルのノートクロックを発生するととを特徴とする
   特許請求の範囲第１項記載の電子楽器。