JPS6032097A - ビブラ−ト付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のビブラート付加装置に関し、特に
簡単な構成で、ビブラート波形を保存したままビブラー
ト周波数を変化させることができ、また任意のビブラー
ト波形を選択することができるビブラート付加装置に関
する。

従来例の構成とその問題点 従来、ビブラート付加装置は、主発振器にアナログ的に
周波数変調を施す構成になっていただめビブラート周波
数を変化させるためには、変調信号の周波数を変化させ
ることが必要となり、変調信号発生回路の規模が大きく
なシ、かつ、その出力周波数が不安定になるという欠点
を有していた。

また、ビブラートデータメモリを具えるディジタル式の
ビブラート付加装置において、読み出しアドレス長を変
えることによって、ビブラート周波数を変化させる方式
も提案されている。この方式は、構成が簡単であるとい
う長所をもっている反面、ビブラート周波数の変化にと
もなって、ビプラード波形も変化するという欠点を有し
ていた。

また、１つのビブラートデータメモリの一部分を使用す
る方式をとっているので、ビブラート波形を任意に選択
することができなかった。

発明の目的 本発明の目的は、簡単な構成で、ビブラート波形を保存
したままビブラート周波数を変化させることができ、ま
た任意のビブラート波形を選択することができるビブラ
ート付加装置を提供することにある。

発明の構成 本発明のビブラート付加装置は、複数種類の周波数変調
データを記憶する複数のビブラートデータメモリと、上
記ビブラートデータメモリのアドレスを発生するアドレ
ス発生部と、上記複数のビブラートデータメモリの中か
ら１つのビブラートデータメモリを選択するだめのビブ
ラートデータセレクト部と、上記ビブラートデータメモ
リの出力データによって周波数変調をかけることができ
るノートクロック発生装置と、上記アドレス発生部のア
ドレス長を制御するアドレス長制御部を具え、上記アド
レス発生部の発生するアドレス長を制御するとともに上
記アドレス長に対応したビブラートデータメモリを上記
ビブラートデータセレクト部によって選択することによ
って、任意の周波数の、任意の形のビブラート波形を発
生するように構成したものであシ、簡単な構成で、しか
も任意の周波数の任意の形のビブラート波形を発生する
ことができる。

実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第１図は、本発明のビブラート発生装置を採用し
た電子楽器のブロック図である。

（１０１）はＳａ部（ＫＢ　）、（１０２）は音色タブ
レットスイッチやビブラート効果のオンオフスイッチや
グライド効果のオンオフスイッチなどにより構成される
操作部（ＴＡＢ　）、（１０３）は中央処理装置（ＣＰ
Ｕ　）で、コンビーータなどに用いられているものと同
様のもの、（１０４）は読み書き可能な記憶装置（ラン
ダムアクセスメモリでＲＡＭと呼ぶ）、（１０５）はＣ
Ｐ　Ｕ　（１０３）の動作を決定するプログラムが格納
された読み出し専用記憶装置（リードオンリーメモリで
ＲＯＭと呼ぶ）、（１０６）は楽音の合成を行なうだめ
の波形サンプルデータや波形内挿を行なうだめの制御デ
ータなどを記憶しているＲＯＭである。（１０７）はＲ
ＯＭ（１ｏｅ）に記憶している波形サンプルデータや制
御データーを用いて楽音を発生する楽音発生部、（１０
８）はサンプリングノイズを除去するフィルタ、（１０
９）は電気音響変換器である。

鍵盤部（１０１）、操作部（１０２）、ＣＰ　Ｕ　（１
０３）、ＲＡ　Ｍ　（１０４）、ＲＯＭ（１０６）（１
０６）、楽音発生部（１０７）はデータバス、アドレス
バスおよびコントロール線で結合されている。このよう
にデータバスとアドレスバスとコントロール線とで結合
する方法そのものは、ミニコンピユータやマイクロコン
ビーータを中心とした構成方法として公知のものである
。データバスとしては８〜１６本位用いられ、このバス
線上をデータが一方向でなく多方向に時分割的に送受信
される。アドレスバスも複数本たとえば１６本用意され
、通常はＣＰＵ（１０８）がアドレスコードを出力し、
他の部分がアドレスコードを受け取る。コントロール線
は通常メモリ・リクエスト線（’ＭＲＫＯ）、Ｉ１０リ
イト線（ＷＲ）などが用いられる。

ＭＲＫＱはメモリを読み書きすることを示し、ｌ０ＲＱ
は入出力装置（Ｉｌｏ）の内容を取り出しすることを示
し、ＲＤはメモリや工１０がらデータを読み出すタイミ
ングを示し、１１はメモリやＩｌｏにデータを書き込む
タイミングを示す。

このようなコントロール線を用いたものとしては、ザイ
ログ社のマイクロプロセッサ２８０があげられる。

次に第１図の電子楽器の動作について述べる。

鍵盤部（ＩＱｌ）は、複数の鍵スィッチを複数の群に分
けて、群内の鍵スィッチのオン／オフ状態を一括してデ
ータバスに送ることができるように構成される。たとえ
ば６１鍵の鍵盤の場合、６鍵（半オクターブ）ずつの１
０群と１鍵の１群の１１群に分け、各群にアドレスコー
ドを１つずつ割りつける。アドレスラインに上記各群の
うちの１つを示すアドレスコードが到来し、信号Ｘ　Ｏ
ＲＱと信号ＲＤが印加されると、鍵盤部（１ｏ１）はそ
のアドレスコードを解読して、対応する群内のキースイ
ッチのオン／オフを示す６ビツ）ｔたは１ビツトのデー
タをデータバスに出力する。これらは、デコーダ、バス
ドライバおよび若干のゲート回路を用いて構成すること
ができる。操作部（１ｏ２）のうち、タブレットスイッ
チについては、鍵盤部（１ｏ１）と同様の構成をとるこ
とができる。

ＯＰ　Ｕ　（１ｏａ）はその内部にあるプログラムカウ
ンタのコードに対応するＲ　ＯＭ　（１０５）のアドレ
スから命令コードを読み取り、これを解読して算術演算
、論理演算、データの読み込みと書き込み、プログラム
カウンタの内容の変更による命令のジャンプなどの作業
を行なう。これらの作業の手順はＲＯＭ　（１ｏｓ）に
書き込まれている。まずＣＰ　Ｕ　（１０３）はＲＯＭ
（１０５）より鍵盤部（１ｏ１）のデータを取り込むだ
めの命令を読み取り、鍵盤部（１ｏ１）の各錘のオン／
オフを示すコードを各群ごとに取り込んで行く。そして
、押鍵されている鍵コードを、楽音発生部（１０７）の
有限のチャネルに割り当て鍵コードに対応する楽音発生
データを送出する。

次にＣＰ　Ｕ　（１０３）は操作部（１０２）よりデー
タを取り込むだめの一群の命令を順次ＲＯＭ（１ｏ６）
から読み取り、これらを解読して操作部（１０２）に対
応するアドレスコードとコントロール化’ｊ）ＩＯＲＱ
とＦＩＤを出力し、データバスに操作部（１０２）のス
イッチの状態を表現するコードを出力させ、ＣＰ　Ｕ　
（１ｏ３）内に読み込む。ＣＰＵ（ｉ　０３　）内に読
み込んだデータに基づいて、音色の選択や所定の効果制
御データの生成を行ない、ＲＯＭ（１ｏｅ）に音色選択
データ、楽音発生部（１０７）に効果制御データを送出
する。なお、押鍵されている鍵コードを楽音発生部（１
０７）の有限のチャネルに割り当ててゆく方法そのもの
は、ジェネレータアサイナ機能として公知のものである
。

楽音発生部（１ｏ７）ではＣＰ　Ｕ　（１０３）７５に
ら供給された楽音発生データに基づいて、楽音合成デー
タＲＯＭ（１０６）から所定の波形サンプルデータや制
御データを取り込み波形内挿処理を行なって楽音波形を
発生し、フィルタ（１０８）を介して電気音響変換器（
１０９’）から楽音を発生させる。

第２図にＣＰＵ（１ｏｓ）から楽音発生部（１０７）に
データを供給する場合のタイムチャートを示す。

アドレスバスに′１１０ポートアドレスを、データバス
に楽音発生データや効果制御データなどをそれぞれ供給
する。そして、コントロール信号Ｉ　ＯＲＱとＷＲが論
理ロウレベル（以下“０”と略す）から論理ハイレベル
（以下“１”と略す）へ変化するタイミングで、工１０
ポートアドレスで指定されているチャネルにデータバス
の内容をラッチする。

次に、楽音発生部（１０７）に供給される各種のデータ
についての説明を行なう。

第１表にＩ１０ボートアドレスと各種データの内宮か云
ナー　Ｉ１０ポート了ドレスは１６准表示となっている
。Ｉ１０ボートアドレス（００）１６から（０７）１６
に対応するデータは、楽音発生データで８チャネル分す
なわち、８音分の発生が可能となっている。Ｉ１０ポー
トアドレス（０８）Ｈｅはサスティンデータで、エンベ
ロープ信号の減衰特性を指定するものである。Ｉ１０ポ
ートアドレス（０９）１６　はエンベロープ特性がピア
ノ型の時に有効となるダンパデータで、サスティンデー
タと同様エンベロープ信号の減衰特性を指定するもので
ある。工１０ポー１アドレス（０ム）１６はピッチコン
トロールデータで、ノートクロックを正規の値からずら
すだめのものである。Ｉ１０ポートアドレス（ＯＢ）１
６は効果制御データで、ヒ：ブラートオン／オフ信号や
グライドオン／オフ信号などで構成している。

Ｉ１０ポートアドレス（ＯＣ）１６は、ビフ゛ラードセ
レクトデータで、複数のビブラートデータの中から、１
つのビブラートデータを指定するだめのデータである。

Ｉ１０ポートアドレス（ＯＤ　）１６は、ビブラート第
　１　表 第　２　表 第　３　表 スピードデータで、ビブラート周波数を指定するデータ
である。

第２表に楽音発生データの構成内容を示す。ピット位置
ｎｏからＤ３は音階周波数を指定するノートクロック指
定データである。ピット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ピット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は“０”オン時は“１”となる。

第３表に波形サンプル数指定データＳ　ＤＯ−８Ｄ２の
コード内容とそのコードで指定される波形１周期のサン
プル数を示す。波形サンプル数指定データ５Ｄは（ｏｏ
ｏ）２から（１１１）２　ｉ　で（Ｄ８ｆ！［（Ｄ波形
サンプル数が指定できるようになっておシ、本実施例で
は、６１２サンプルから４サンプルまでを指定している
。

第４表にノートクロック指定データＮＤｏ−，−ＮＤ３
で表わされるコードの内容と、そのコードで指定される
指定音階の関係を示す。

筑ｄ表に効要湘制御デーｉの漕虐内宛を云十−ピ第　４
　表 、　ット位置Ｄｏはビブラートオン／オフ信号ＶＩＢで
、操作部（１０２）内のビプーラートオン／オフスイッ
チがオフの時“０”、オンの時“１”となる。

ビット位置Ｄｌはディレィビブラートオン／オフ信号Ｄ
ＶＩＢで、ディレィビブラート効果制御信号であり、操
作部（１ｏ２）内のディレィビブラートオン／オフスイ
ッチがオフの時“０”、オンの時“１”となる。

ビット位置Ｄ２はグライドオン／オフ信号ＧＬで、操作
部（１０２）内のグライドスイッチがオフの時“０”、
オンの時“１″となる。

ビット位置Ｄ３はオルガン型／ピアノ型指定信号ＯＰＳ
で、エンベロープ特性を指定するものであり、オルガン
型の時“０”、ピアノ型の時“１”となる。

ビット位置Ｄ４はダンパオン／オフ４１４号ＤＭＰで、
エンベロープ特性がピアノ型の時のみ有効となるもので
、−ダンパオフの時“０”、オンの時“１”となる。

第３図は楽音発生部（１，０７）の構成図である。。

第　６　表 第３図において、（３ｏ１）は主発振器、（３０２）は
楽音発生部（１０７）の動作内容を制御するシーケンサ
、（３０３）はＯＰ　Ｕ　（１ｏｓ）から供給される各
種のデータをラッチする入力レジスタ部、（３０４）は
タイマー、（３０５）は比較レジスタ部、（３ｏｅ）は
発音すべき周波数に対応する周波数データを発生する周
波数データプロセッサ（以下ＦＤＰと略す）、（３０７
）は波形内挿処理を行なう波形データプロセッサ（以下
ＷＤＰ、ｌｔ）、（３０８）は楽音合成データＲＯＭ　
（１ｏ６）から波形サンプルデータや制御データなどを
読み込むデータ・リード・プロセッサ（以下ＤＲＰと略
す）、（３０９）は所定のパルス幅のパルス信号を生成
する読み出しパルス形成部、（３１０）はＷ　Ｄ　Ｐ（
３０７）。

ｎ　ＲＰ　（３０８）などに演算処理要求を行なう計算
要求フラグ発生部、（３１１）はディジタル信号をアナ
ログｉ号に変換するディジタル／アナログ変換器（以下
ＤＡ（＋と略す）、（３１２）は１チャネル当りアナロ
グスイッチ２つとコンデンサ１つとで構成されており、
アナログ信号を保持するアナログバッファメモリ部、（
３１３）は積分器である。

ここで、ＷＤＰ（２０７）で実行する波形内挿方法につ
いて説明する。

波形内挿方法としては、Ｉ分割して選択抽出したサンプ
ル波位置土から１−４−１　（ｉ＝＝ｏ、１．２・・・
、ｌ−１）の間を楽音波形１周期がＭ回くり返して推移
するものとし、波形サンプルｆ（Ｘｉ、ｎ）とｆ　（Ｘ
ｉ、＋ｔ、ｎ）との間に存在する仮想サンプル値△ ｆ　（Ｘｉ、ｍ、ｎ）を補間演算を用い仮想的に仮想サ
ンプル点の波形サンプル値を算出して近似値をめようと
するものである。補間式を下式に示す。

ｆ（Ｘｉ、ｍ、ｎ）＝　（７（Ｘｉ＋ｔ、ｎ）−ｆ（Ｘ
ｉ、ｎ））ｉは、工分割して抽出したサンプル位置で、
波形ナンバである。（ｉ＝ｏ　、　１．２、−、　Ｉ　
−１）ｍは、波形ナンバｉから１＋１の間をＭ回繰り返
し推移している途中の位置を表わすものである。

（ｍ＝Ｑ、１．２．−−・、Ｍ−１） ｎは、楽音波形１周期をＮ分割したサンプル位置で波形
サンプルナンドである。

（ｎ＝０．１．２、−−−、Ｎ−１） なお、Ｗ　Ｄ　Ｐ　（２０７）　、Ｄ　ＲＰ　（２０Ｂ
）周辺の動作については、特願昭５７−２３１４８２　
ｒ楽音発生装置」に詳細に述べである。

上記構成において、（３０４）（３０５）（３０６）（
３１０）は発音音階を決定するノートクロック発生部を
構成し、その出力信号に基づいて、データ読み出し部で
あるＤ　ＲＰ　（３０８）が楽音合成データＲＯＭ　（
１０６）からデータを読み出す。

また、入力レジスタ部（３０８）、比較レジスタ部（３
０５）、Ｆ　Ｄ　Ｐ　（ｓｏｅ）、ｗ　ｎ　Ｐ　（３０
７）、ＤＲＰ（３０８）、計算要求フラグ発生部（３１
０）はシーケンサ（３０２）によって処理を行なう手順
が決められている。

ｃ　Ｐ　Ｕ　（１０３）から所定のチャネルたとえばチ
ャネル１に楽音発生データが供給されると、シーケンサ
（３０２）で決められている所定のタイミングで入力レ
ジスタ部（３０３）からＦ　Ｄ　Ｐ　（３０６）、Ｗ　
Ｄ　Ｐ　（３０７）、Ｄ　ＲＰ　（３０８）に楽音発生
データが供給される。そうすると、ＤＲＰ（３０８）に
おいて、楽音合成データＲＯＭ（１０６）から波形サン
プルデータと制御データを読み取る。そして、（１）式
に示したｔ　（ｘｉ、ｎ）をデータＷＤＩとし、ｆ　（
Ｘｉ＋ｘ　、ｎ）をデータとしてＷ　Ｄ　Ｐ　（３０７
）に供給する。さらに、読み取った制御データに基づい
た（１）式に示した内挿係数の分子項（Ｎｍ＋ｎ　）を
データＭＬＰとしてＷ　Ｄ　Ｐ　（３０７）に供給する
。また、最終波形データになると最終波形データを指示
するＷＥＦ信号をＷ　Ｄ　Ｐ　（３０７）に供給する。

ｗ　Ｄ　Ｐ　（３０７）では、Ｄ　ＲＰ　（３０８）か
ら供給されたデータＷＤＩ、ＷＤＩＩ、ＭＬＰを用い、
（１）式の波形演算処理を行なってＤＡＣ（３１１）に
供給する。そしてＤＡ（ｉ（３１１）において、ＷＤＰ
（３０７）から供給されたディジタル信号をアナログ信
号に変換し、アナログバッファメモリ部（３１２）にア
ナログ信号として供給し、チャネル１に対応するコンデ
ンサ電荷が蓄えられる。

一方、Ｆ　Ｄ　Ｐ　（３０６）では、入力レジスタ部（
３０３）から供給された楽音発生データに基づいた周波
数データが生成され、比較レジスタ部（３０５）のチャ
ネル１に対応するレジスタに供給される。そして、比較
レジスタ（３０５）に供給されだデータとタイマー（３
０４）から供給されている時間データとの比較処理を行
ない、一致が検出できると一致パルスを読み出しパルス
形成部（３０９）と計算要求フラグ発生部（３１０）に
供給する。

そうすると、読み出しパルス形成部（３０９）で所定の
パルス幅の読み出し信号力１生成され、アナログバッフ
ァメモリ部（３１２）に供給される。アナログバッファ
メモリ部（３１２）内のチャネル１に対応するコンデン
サに蓄えられている電荷は読み出し信号によって積分器
（３１３）に流れ込む。

計算要求フラグ発生部（３１０）では、次波形す八 ンプルすなわち、仮想サンプル点ｆ　（Ｘｉ、ｍ、ｎ＋
ｔ　）をめるだめの計算要求フラグを発生し保持する。

そして、その後再び処理タイミングがチャネル１となる
と、計算要求フラグが発生しているので前述と同様に波
形内挿処理が行なわれ、アナログバッファメモリ部（３
１２）内のコンデンサに電荷が蓄えられる。以後、計算
要求フラグに対応して波形内挿処理が行なわれ、楽音波
形を発生することになる。

なお、コンデンサに蓄える電荷は、ノヘＸｉ、ｍ、ｎ−
１）と今回求めた波形サンプル値ｆ　（Ｘｉ　、　ｉｎ
、ｎ）との差分に相当する。そして、積分器（３１３）
によって今回求めた波形サンプル値ｆＡＣＸｉ、　ｍ、
　ｎ）が復元されることになる。アナログバッファメモ
リ部（３１２）と積分器（３１３）周辺の動作について
は、特願昭５７−１２６４１３ｒ波形読み出し装置」に
述べである。

第４図はシーケンサ（３０２）の−具体例のブロック図
であ、る。図中、（４０１）は２相クロ一ツク信号φ１
と信号φ２とを発生する２相りロック発生部、（４０２
）は１チャネル当りの動作シーケンスを決める１１進カ
ウンタ、（４０３）は現在演算処理を行なっているチャ
ネルコードを発生するカウンタ、（４０４）は動作手順
が記憶されているＦＩＯＭ。

（４０５）はデコーダである。第５図にシーケンサ（３
０２）のタイミングチャート図を示す。

主発振器（３０１）からマスタクロック（ＭＣＩ）信号
が２相りロック発生部（４０１）に供給される。

２相りロック発生部（４０１）では、第６図に示すよう
な２相りロック信号φ１．φ２を発生する。

信号φ１は１１進カウンタ（４０２）とカウンタ（，４
０３）に供給されている。

１１進カウンタ（４０２）は４ビツト構成となっており
、信号φ１が“０″から“１”へ変化するタイミングで
カウントアンプ処理が行なわれ、出力信号が（１１１１
）２となり、次にカウントアツプを行なうと（ｏｌｏｌ
）２にセントされる。この結果、１１進カウンタ（４０
２）の出力信号は１１の状態、すなわち（ｏｌｏｌ）２
〜（１１１１）２となる。これを命令ステップ信号とし
て使用する。

カウンタ（４０３）は３ビツト構成となっており、１１
カウンタ（４０，２）の出力信号が（１１１１）２から
（ｏｌｏｌ）２へ変化するたびにカウントアンプ処理が
行なわれる。この結果、カウンタ（４０３）の出力信号
は８の状態、すなわち（ｏｏｏ）２〜（１１′り２°゛
となる。これをチャネルコードとして使用する。

ＲＯＭ　（４０４）は１１進カウンタ（４０２）から供
給される命令ステップ信号に基づいた命令コードを読み
出しデコーダ（４ＯＳ）に供給する。デコーダ（４ｏｓ
）はＲＯＭ　（４０４）から供給された命令コ、−ドを
解読して処理制御信号を各部に供給する。

、この結果、１チャネル当りの計算時間は２．７６μｓ
となり、１１の命令ステップで各演算処理を行なうこと
になる。そして、２２．）１Ｂごとに計算タイミングが
繰シ返されることになる。

第６図にアナｂグバソファメモリ部（３１２）の−具体
例の構成図を示す。図中、（ｅｏｌ）は入力端、（６０
２）は出力端、（６０３）〜（６０ｓ）はアナログスイ
ッチ、０１〜Ｃ３はコンデンサである。

アナログスイッチ（６０３）（６０６）（６０７）のゲ
ート入力に供給されている信号ＡＷ１〜ＡＷ８はＷＤＰ
３０７から供給されている。まだ、アナログスイッチ（
６０４）（６０６）（６０８）のゲート入力に供給され
ている信号ＡＲ１〜ムＲ８は読み出しパルス形成部（３
０９）から供給されている。

ＤＡＣ（３１１）で変′換されたアナログ信号は入力端
（６０１）に印加されアナログスイッチ（６０３）（ｅ
ｏｔｓ　）　（６０７）に供給される。そして、チャネ
ル１に対応するデータであれば、アナログスイッチ（６
０３）のみオン状態となり、入力端（６ｏ１）に印加さ
れたアナログ信号に相当する電荷がコンデンサａ、に蓄
えられる。

その後、チャネル１に対応する読み出しパルスムＲ１が
読み出しパルス発生部（３０９）からアナログスイッチ
（６０４）のゲート入力に供給されると、コンデンサＣ
１に蓄えられている電荷が出力端（６０２）を介して積
分器（３１３）に供給される。

アナログスイッチ（６０３）（６０５）（６０７）はＷ
　Ｄ　Ｐ　（３０７）の動作タイミングに同期している
ので、同時に複数個オン状態にはならない。アナログス
イッチ（６０４）（６０６）（６０８）は音階周波数に
同期してオンするようになっているため、複数個同時に
オン状態となりうる。

ングチャートである。第７図には４チャネル分のタイミ
ングを示した。

図中の略記号の説明 ＯＲＦは、各チャネルごとの計算要求信号である。そし
て、要求開始時点が比較レ ジスタ部（３０５）から供給される一 致信号と同期している。すなわち、 音階周波数に同期することとなり、 たとえば、Ｃ音階であれば５９．７４ μｓごとに発生する。

ｃＬｃは、波形演算タイミングを示す。

ＤＡＣは、ＤＡＣ（ｓｌｌ）を介してアナログバックア
メモリ（３１２）　内のコンデンサに電荷を蓄えるタイ
ミングを示す。

ＯＴＣは、アナログバックアメモリ（３１２）内のコン
デンサに蓄えられている電荷 を積分器（３１３）に供給するタイミ ングであシ、ＣＲＦと同様に、音階 周波数に同期して発生している。

チャネル１のタイムチャートについて説明する。

チャネル１に相当する演算タイミングはシーケンサ（３
０２）で発生しているチャネルコードによって決まって
おり、図にも示しであるように、２２μｓごとに演算タ
イミングが発生している。

■・・・信号ＣＲＦ１がチャネルコード１の途中で発生
する。発生したタイミングでは波形内挿処理と周波数デ
ータの更新を行なわない―■・・・信号０ＲＦ１が発生
すると同時に信号０ＴＯ１が発生し、アナログバッファ
メモリ（３１２）゛　内のコンデンサＣ１の電荷が積分
器（３１３）に供給される。信号ＯＴＣのパルス幅は２
メＳ程度である。

■・・チャネルコードが再び１となると、波形サンプル
データなどの読み込み処理や波形内挿処理や周波数デー
タの更新処理などを行なう。

■・・・チャネル１の演算処理が終了すると、信号ＤＡ
Ｃ１が発生し、ＤＡＣ（３１１）を介してコンデンサＣ
１に電荷が蓄えられる。

Ｏ・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
１に蓄えられた電荷が積分器（３１３）に供給される。

以後、上述と同様に、信号（３ＲＦが発生するたびに、
１回の仮相波形サンプル値算出処理と周波数データの更
新処理が行なわれ、信号ＣＲＦの発生タイミング、すな
わち音階周期に同期して波形算出結果が積分器（３１ｓ
）に供給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモリ部（３１２）内のコンデンサに電荷を
蓄えることが出来れば、よい。

すなわち、ビブラート、グライドなどを考慮した最小音
階周期内に１０チャネル分に相当する演算タイミングを
設ければよい。

音程の発生方法についての説明 ノート関係については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、楽音合成デ
ータＲＯＭ　（１０６）に記憶している楽音波形１周期
のサンプル数をかえることによりオクターブ関係の音程
を発生している。

ｃＯ’音（３２，７０８Ｈｚ）を６１２サンプルとする
と、ノートクロック信号は、３２．７０８Ｈ２Ｘ５１２
サンプル＃１６．７４　Ｋ　Ｈｚとなる。第６表にノー
トクロック周波数を、第７表に波形サンプル数とオクタ
ーブ関係について示す。

音階周期の発生方法についての説明 第８図に、Ｆ　Ｄ　Ｐ　（３０６）から比較レジスタ部
（３０５）に供給する周波数データの推移を示す。

タイマー（３０４）は１０ピントの２進カウンタで構成
しており、出力状態を１６進表示で表わすと、（ｏｏｏ
）１６から（３ＦＦ）１６まで順次カウントアンプを行
ない、（３ＦＦ）１６から再び（ｏｏｏ）１６となり、
（ｏｏｏ）　１６から（３”）１６が主発振器（３０１
）から供給される信号ＭＣＩに基づいてくり返される。

すなわち、タイマー（３０４）のくり返し周期ＴＲは下
式のようになる。

第　６　表 ｆＭＯＫ＝８．ＯＯ０９６ＭＨｚ 第　７　表 ＝２１０　ｘ　’−−− ８、ＯＯ０９６ＭＨ２ へ　＝１２７．９８，１ｉｌｌ タイマー（３０４）の出力データ推移状態を第８図中の
タイマー出力データとして記載しである。

音階周期の発生方法としては、タイマー（３０４）の出
力信号とＦ　Ｄ　Ｐ　（３０６）から供給された周波数
データとの比較を行ない、一致が検出できれば一致パル
スを比較レジスタ部（３０５）から送出する。その一致
パルスの発生周期が発音すべき音階の音階周期となる。

第８図に示すたよりに、周波数データを更新することに
よシノートクロソク信号が発生できる。

すなわち、下式に示すような演算処理をＦ、ＤＰ。

（ｓｏｅ）で行なう。

ＮＦＤ＝ＭＯＤ（ＯＦＤ−１−ＦＤ、ＴＤ、ａｘ）　”
””（３）ＮＦＤは、新しい周波数データである。

ＯＦＤは、更新前の周波数データである。

ＦＤ　は、発生音階によって決まっている音階データで
ある。　′ ＴＤｍａＸは、タイマー（３０４）の出力状態数である
。本実施例の場合ＴＤｍａｘは２１６すなわち１０２４
である。

第８表に１２音階に対応する音階データＰＤを示す。

第９図は、Ｆ　Ｄ　Ｐ　（３０６）の−具体例の構成図
である。第９図において、（ｓｏｌ）はセント尺度で表
わした音階データ（ＣｔＰＤとする）を発生するセント
音階データ発生部（以下ＣＰＤ発生発生路す）で、セン
ト音階データを記憶しているＲＯＭで構成しておシ、ノ
ートクロック指定データ（ＮＤ）と波形サンプル数指定
データ（ＳＤ）とオルガン型／ピアノ型指定信号（ＯＰ
Ｓ　）Ｋ基づいたＣＰＤを選択発生するようになってい
る。（９０２）はピッチコントロールデータを選択する
ピッチコントロールデータゲート、（９０３）はビブラ
ート信号を発生するビブラート信号発生部、（９０４）
はグライド信号を発生するグライド信号発生部（９０５
）はセント尺度で表わされた周波数値を周波数に正比例
する周波数データに変換する指数変換器、。

第　８　表 数字表現は１０進数である。

（９０６）は演算部、（９０７）　はランチ（ムＬとす
る）、（９０８）はラッチ（ＢＬとする）、（９０９）
は加算器（Ｆムとする）、（９１０）はバッファ、（９
１１）はゲートである。（９１２）（９１３）（９１４
）はパスラインで、（９１２）がＦＡババス（９１３）
がＦＢババス（９１４）がＦＣバスである。

なお、ピッチコントロールデータｃｐｃｎ、　ビブラー
トデータＣＶＤ、グライドデータＣＧＤもセント尺度で
表わしている。

各種データの構造 セントピッチデータ（ＣＰＤ） １１ピツト構成で、上位−４ビツトで１２音階平均律を
表わし、下位７ピントで半音階を１２８等分した各点を
表わしている。

ピンチコントロールデータ（ＣＰＣＤ）、ビブラートデ
ータ（ｃｖｎ）、クライトデーｐ　（ＣＨＤ）各ビット
構成は８ビツトで、２の補数表現を用い、半音階を１２
８等分した分解能を有する。そして、正負のピッチコン
トロール成分、ビブラート成分、グライド成分を表わし
ている。

ビブラート信号発生部（９０３）の説明第１０図にビブ
ラート信号発生部（９０３）の−具体例の構成図を示す
。図中、’　（１ｏｏ１）はビブラートデータｃｖｎを
複数個記憶しておくビブラートＲＯＭ、（１００２）は
ビブラートＲＯＭ（１ｏｏ１）に記憶しであるビブラー
トデータを読み出すだめのアドレスデータを格納するビ
ブラートアドレスレジスタ、（１００３）はディレィビ
ブラート幼果の時に用いるシック、（１００４）は信号
ＲＤＣＶＤによりシフタ（１００３）の出力信号（ビブ
ラートデータＣＶＤ　）をＦＢババス供給するゲート、
（１００６）は入力レジスタ部（３０３）から供給され
テイル゛信ｑＫＤ、４ｉ％ＶＩ　Ｂ、信号ＤＶＩＢとシ
ーケンサ（３０２）から供給されている信号ＣＨＣに基
づいてビブラート信号発生部（９０３）の動作条件を設
定する条件設定部、（１ｏｏ６）はレジスタ（１００２
）に格納するデータをセレクトするセレクタ、（１００
７）はゲート、（１ｏｏ８）はＡＮＤゲート、（１００
９）　は、ビブラートデーｐ　（ｃｖｎ）のキャリを検
出するキャリ検出部である。

ビブラート信号発生の原理 第１１図はビブラートＲＯＭ（１ｏ０１）の内容を示し
たデータマツプ図である。１つのビブラートデータメモ
リは、１ワード８ビツトで２０４８ワードの構成になっ
ており、ビブラート波形を表わすデータが格納されてい
る。このようなビブラートデータメモリ１６個によって
ビブラートＲＯＭ（１ｏ０１）は構成されており、入力
レジスタ部（３０３）から供給されるビブラートセレク
トデータＶＢＤの下位４ビツトの信号によって、１つの
ビブラートデータメモリが選択される。

通常ＦＣバスからは１４ビツト構成のビブラートアドレ
スデータが、セレクタ（１ｏｏｅ　）を介してレジスタ
（１００２）に供給される。なお、１４ビツト構成のビ
ブラートアドレスデータの下位１１ピツトはアドレスデ
ータとして、ビブラートＲＯＭ（１０ｏ１）に供給され
、上位３ビツトはシフ、トデータとして、シック（１０
０３）に供給される。

（−１００２）　から供給されるアドレスにしたがって
ビブラートデータをグー）（１００４）を介してＦＢバ
バス供給する。

一方１４ピント構成のビブラートアドレスデータはグー
）（１００７）を介してＦＢババス直接供給され、演算
部（９０６）で１加算されて、再びＦＣバスに供給され
る。この繰返しによってビブラートアドレスデータは１
づつ歩進していく。

したがってＦＣバスから供給されたビブラートアドレス
データは、ビブラートＲＯＭ　（１００１）に読み出し
アドレスとして加えられるとともにビブラートアドレス
自体の歩進処理を実行する目的で、ＦＣパスからＦＢバ
バス転送される。

セレクタ（１０ｏｅ）は、ビプラー）ＲＯＭ（１００１
）とシフタ（１００３）に加えられるビブラートアドレ
スデータの初期値を設定する役割をもっている。つまり
セレクタ（１０ｏ６）は通常ＦＣバスから供給されるビ
ブラートアドレスデータを選択しており、ビブラートア
ドレスデータは、上凍のアト３レス４Ｊｔ涌＃Ｉ′Ｉ稈
ｒＦ−ｑイ１バり集厖ｊイ１八る。ビブラートアドレス
データの下位１１ビツトにあたるアドレスデータがオー
バーフローするとキャリ検出部（１ｏｏ９）にフラグが
立ち、セレクタ（１０ｏ６）に初期値選択信号を送出し
、セレクタ（１００６）は、入力レジスタ部（３０３）
から供給される初期値ＴＢＳ（ビブラートスピードデー
タ）を選択する。その後セレクタ（１００６）は、ＦＣ
バスかう供給されるビブラートアドレスデータを選択し
、通常の歩進処理を行う。

しだがって、ビブラートアドレスデータの下位１１ピツ
トであるアドレスデータは、初期値ＴＢＳから最終値（
２０４８）１０の間を歩進していくことになる。

以下にビブラート周波数の設定法について説明する。

なおアドレスの初期値ＴＢＳからアドレスの最Ｒ値（２
０４８）１ｏまでのアドレスの数をアドレス長と呼ぶこ
とにする。

ここでビブラートアドレスデータの初期値をＶＢＳ（ビ
ブラートスピードデータ）と呼んで諭るのは、上記初崩
値がビブラートの周波数を決定するからである。つまり
ビブラートアドレスデータの１回の歩進処理に要する時
間は一定であるのでアドレス長の値によって、ビブラー
トの一周期に要する時間が決定される。言い換えれば、
アドレス長の値によってビブラートの周波数が決定され
る。

第１２図は、ビブラートＲＯＭ（１００１）の中に格納
されている１周期分のビブラートデータの一例である。

なお横軸は、アドレスを表わし縦軸はビブラートデータ
の大きさを表わす。

この場合、ビブラートスピードデータ（Ｔ　ＢＳ）を（
□ｏｏ　）１６＝　（ｏ　）　１０から（２Ａ　Ｏ）１
６＝　（６７２）１０の間で変化させることによってア
ドレス長は２０４８〜１３７６４で変化するので４８．
８％のビブラート周波数の変化が得られる。

ただし、ビブラート周波数の変化に従って、ビブラート
波形も変化する。またビブラートスピードデータ（ＶＢ
Ｓ　）つまシアドレスの初期値が（２ム０）１５＝６７
２を越えるとアドレスの初期値に対応するデータと最終
値に対応するデータが一致せず、ビブラート波形に不連
続が生じるのでビブラートスピードデータ（ＴＢＳ）の
最大値は、ビブラート波形の不連続が、＠路上問題にな
らない範囲にとどめておく必要がある。

以下にビブラートスピードデータＶＢＳに対応したビブ
ラートデータを選択する方式について説明する。

第１３図は、ビブラートＲＯＭ　（１ｏｏ１）に格納さ
れているビブラートデータの１例で、前述の第１１図に
示されるデータマツプ図のビブラートメモリ１０部分に
第１３図（ａ）のデータが、ビブラートメモリ２０部分
に第１３図（ｂ）のデータが格納されているとする。な
お横軸は、アドレス値を１０進数で表示した値であり、
縦軸は、ビブラートデータあ大きさを・表わす。第１３
図において（ａ）のデータはビブラートスピードデータ
ＶＢＳ＝（ｏｏＯ）１６でアドレス長＝２０４８に対応
するビブラートデータで、（ｂ）のデータは、ＶＨ５＝
（１ｏｏ）１６　＝（２５６）ｔｏでアドレス長＝＝１
７９２に対応するビブラートデータである。このときＣ
ＰＵ（１０３）はＶ　Ｂ　８　＝　（０００）１６のと
きビブラートセレクトデータＶＢＤ＝（ｏｏ）１６．Ｔ
ＢＳ＝（１ｏｏ）１６のときｖ　ｓ　Ｄ＝　（０１）ｔ
ｅとなるような制御を行う。そうするとｖ　Ｂ　Ｓ　＝
　（ｏｏｏ）１６のとｅもＶＢＳ＝（１ｏｏ）１６のと
きも正弦波のビブラートを付加できる。

この方式を用いると、ビブラート周波数にかかわらず、
一定のビブラート波形が得られ、またビブラート波形の
不連続も生じない。

以下にビブラートスピードデータｖＢｓと、ビブラート
周波数の関係を具体的に示す。

ビブラートデータの読み出しをチャネルコード１の演算
タイミングで、さらに４回に１回の幀度で行うとすると
読み出し周期は８８／Ｚ８になる。

Ｖ　Ｂ　＋９　＝　（０００）１６　ｏときアトＬ／ス
長は２ｏ４８であるから ｆｒ）＝１／（２２ｆｉ８Ｘ４Ｘ２０４８）＝５．５５
Ｈ２ＶＢ　５＝（１００）１６　＝（２５６）ｔｏのと
きアドレス長は１７９２であるから ｆ　１　＝　１／　（２２ｆｉ８　Ｘ４　Ｘ　１３７２
　）　＝＝５．３４　Ｈｚとなる。

なお本実施例では、ビブラートアドレスの初期値を変化
させることによって、ビブラート周波数を変化させるよ
うにしているが、アドレスの最終値あるいは、初期値、
最終値の両方を制御しても、同様の効果が得られる。

一方、シック（１０ｏ３）はシフトデータに基づいてビ
プラー）ＲＯＭ（１００３）から供給されているビブラ
ートデータＣｖＤの振幅を制御するものである。シフト
データＶ８ＦＤとシフタ（１００３）の出力データ０８
ＦＤとの関係は次のとおりである。

Ｖ　８　Ｆ　Ｄ　＝　（０００）２　＝−Ｏ８Ｆ　Ｄ＝
（ＯＯ）１６、ＶＳＦＤ＝（００１）２．、．０５ＦＤ
＝（ＣＶＤ／６４　）、ＶＳＦＤ＝（０１０）２−、．
０８ＦＤ＝（ＣＶＤ／１ｏ）、・・・・・・、Ｖ８ＦＤ
＝（１１０）２−Ｏ８ＦＤ＝（ＣＶＤ／２）、ｖｓＦＤ
＝＝（１１１）２−Ｏ８ＦＤ＝（ｃｖｎ　）条件設定部
（１００６）は次のような動作条件設定を行なう。

ビブラートオフ ビブラートオン／オフ信号ＶＺＢが“０”の場合であり
、セレクタ（１ｏｏ６）の出力を強制的に常時（ｏｏ）
１６とする。そうすると、シック（１００３）のシフト
データは常時（０００）２となる。この結果、シック（
１００３）の出力データは（００）１６となる。

すなわち、ビブラートデータＣＶＤが常時（ｏｏ）ｔｓ
となる。

ビブラートオ／ ビブラートオン／オフ信４９ＶＩＢが“１”で信号ＤＶ
ＩＢが“０”の場合、ビブラートオン状態となる。レジ
スタ（１００２）に格納しているアドレスデータをゲー
ト（１０ｏ６）を介してゲート（１ｏ０７）とシック（
１ｏｏ３）に供給゛する。なお、アドレスデータの上位
３ビツト、すなわちシフトデータを強制的に（１１１）
２とする。そうすると、ゲート（１００４）の入力には
ピプラー）　ＲＯＭ（１ｏｏ１）の出力（ビブラートデ
ータｃｖｎ　）がその′ｉま供給されることになる。

ｆイレイビブラート ビブラートオン／オフ信号ＶＩＢとディレィビブラート
オン／オフ信号、ＤＶＩＢが“１”の場合、ディレィビ
ブラート状態となる。８チヤネルのキーオン／オフ信号
ＫＤがすべてオフ状態からいずれか１つのキーオン／オ
フ信号ＫＤがオン状態となると、アドレスデータを（０
００）１６に設定するように、ゲート（１００ｅ）を制
御する。そうすると、シック（１００３）において、ビ
ブラート信号１周期ごとに、ビブラートデータＣｖＤの
振幅制御（ｏ、ＣＶＤ／１ｏ、ＣＶＤ／１ｏ、ＣＶＤ／
１ｏ。

ＯＶＤ／ｓ、ＯＶＤ／ａ、ＣＶＤ／２，０ＶＤ）　が行
なわれる。そして、シフトデータが（１１１）２　とな
るとビブラートオン状態と同様にシフトデータを強制的
に（１１１）２とする。

第９表に記載しである記号の説明は次の通りである。

ムＬは、Ｆムバスに供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＢＬは、ＦＢババス供給されたデータを信号０ＲＡＬは
、ランチムＬを信号φ２の′１”でクリヤする命令。

ムＤＤ１は、ＦＡ（９０９）のキャリー人力に“１”を
加える命令。

ＴＣＡは、ＦＡ（９０９）で演算処理した結果をＦＡバ
バス供給する命令。

ＲＤＣＰＤは、ＣＰＤ発生部（９０１）で発生するセン
トピンチデータＣＰ　ＤヲＦ人パス に供給する命令。

ＲＤＣＰ（３Ｄは、ピッチコントロールゲート（９０２
）のゲートを開いてＦＢババスピッチ コントロールデータｃｐｃｎを供給 する命令。

ＲＤＣＶＤは、ビブラート信号発生部（９０３）で発生
するビブラートデータＣＶＤを ＦＢババス供給する命令。

ＲＤＯＧＤは、グライド信号発生部（９０４）で発生す
るグライドデータＣＧＤをＦＢバ バス供給する命令。

Ｒ１）　ＲＸ　ＰＨＩＱ％磨ｋＢ　（ｃａｎｇ　）内−
７１”漁１−奔ＫＸＰ（ＯＰＤ）をＦＡババス供給 する命令。

ＲＤΔＫＩＰは、指数変換器（９０５）内で変換したΔ
Ｋ　Ｉ　Ｐ　（ＯＰ　Ｄ　）　ヲＦ　Ｊ３ハスｉＣ供給
する命令。

ＲＤＦＤは、比較レジスタ部（３０５）から囲周波数デ
ータＯＦＤを読み出してＦＢバ バス供給する命令。

ＲＤＶＡＤは、ビブラート信号発生部（９０３）内にあ
るビブラートアドレスレジスタ （１００２）の内容をＦＢババス供給 する命令。

ＲＤＣＡＤは、グライド信号発生部（９０４）からグラ
イドアドレスデータをＦＢババス 供給する命令。

ＷＲＶＡＤは、ＦＡ（９０９）で演算した結果をビブラ
ート信号発生部（９０３）内のビブ ラートアドレスレジスタ（１００２） に信号φ２の立上りエッヂで書き込 む命令。

ＷＲＣＡＤは、ＦＡ（ｅｏｅ）で演算した結果をグライ
ド信号発生部（９０４）に信号φ２ の立上りエッヂで書き込む命令。

ＷＲＫＩ　Ｐは、ＦＡ（９０９）で演算した結果を指数
変換部（９０Ｂ）に信号φ２の立上シ エツヂで書き込む命令。

ＷＲＦＤは、ＦＡ（９０９）で演算した結果を比較レジ
スタ部（３０５）に信用φ２の立 上りエッヂで書き込む命令。

なお、第４図に示しだシーケンサ（３０２）内の１１進
カウンタ（４０２）で発生している１１の状ａｔ、第９
表に示した命令ステップト１１に対応している。

ビブラートアドレスの歩道処理 命令ステップ１でビブラートアドレスレジスタ（１００
２）に格納しているアドレスデータをラッチＢＬ（９０
８）に書き込む。

そして、命令ステップ２において、ビブラートアドレス
データｖＡＤに＋１加算処理を行ない加尊結果を再びビ
ブラートアドレスレジスタ（１０２）に格納する。

発明の詳細 な説明したように、本発明のビブラート付加装置は、ヂ
ブラートデータメモリの読み出しアドレス長を変えると
ともに上記アドレス長に対応したビブラートデータメモ
リを選択することによって、ビブラート周波数を変化さ
せるようにしているので、簡単な構成で、任意の周波数
の任意の形のビブラート波形を選択することができる。

【図面の簡単な説明】

第１図は本発明のビブラート付加装置を採用した電子楽
器のブロック図、第２図はＣＰ　Ｕ（１０３）から楽音
発生部（１０７）にデータを供給する場合のタイムチャ
ート図、第３図は楽音発生部（１０７）の構成図、第４
図はシーケンサ（３０２）の−具体例のブロック図、第
６図はシーケンサ（３０２）の動作タイムチャート図、
第６図はアナログノ（ソファメモリ部（３１２）の−具
体例の構成図、第７図は楽音発生部（１０７）の内部動
作タイムチャート３副　＃ｏＭ１斗讐ｎｐ（つ＾＾１礒
、仁ψ帥し、ジスタ部（３０５）に併結する周波数デー
タの推移図、第９図はｙ　Ｄ　Ｐ　（３０６）の−具体
例の構成図、第１０図はビブラート信号発生部（９０３
）の−具体例を示す構成図、第１１図はビブラートＲＯ
Ｍのデー・タマソプ図、第１２図はビブラートデータの
一例を示す図、第１３図はビブラートスピードに対応し
たビブラートデータの一例を示す図である。 （１ｏ１）・・・・・・鍵盤部、（６０２）・・・・・
操作部、（１０３）・・・・・・中央処理装置、（１０
４）・・・・・・ＲＡＭ。 （１ｏ６）・・・・・・ＲＯＭ、（１０６）・・・・・
・楽音合成データＲＯＭ、（１０７）・・・・・楽音発
生部、（３０１）・・・・・・主発振器、（３０２）・
・・・・シーケンサ、（３０３）・・・・入力レジスタ
部、（３０４）・・・・・・タイマー、（３０５）・・
・・・・比較レジスタ部、（３０６）・・・・・・周波
数データプロセッサ、（３０７）・・・・・・波形デー
タプロセッサ、（３０８）・・・・・・データリードプ
ロセッサ、（３０９）・・・・読み出しパルス形成部、
（３１０）・・・・・・計算要求フラグ発生部、（３１
１）・・・・・・ＤＡＣｌ（３１２）・・・・・・アナ
ログバッファメモリ部、（３１３’）・・・・・・積分
器、（９０１）・・・・・・ＣＰＤ発生部、（９０２）
・・・・・・ピッチコントロールデータゲート、（９０
３）・・・・・ビブラート信号発生部、（ｅｏ４）・・
・・・・グライド信号発生部、（９０５）・・・・・・
指数変換器、（９０６）・・・・・・演算部、（１００
１）・・・・・・ビブラートＲＯＭ、（１００６）−・
−・・セレクタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 １ｓ　２　図 第９図 °第１．０図 ０３

Claims (1)

【特許請求の範囲】
1. 複数種類の周波数変調データを記憶する複数のビブラー
   トデータメモリと、上記ビブラートデータメモリのアド
   レスを発生するアドレス発生部と、上記複数のビブラー
   トデータメモリの中から１つのビブラートデータメモリ
   を選択するためのビブラートデータセレクト部と、上記
   ビブラートデータメモリの出力データによって楽音信号
   に周波数変調をかけるノートクロック発生装置と、上記
   アドレス発生部のアドレス長を制御するアドレス長制御
   部を具え、上記アドレス発生部の発生するアドレス長を
   制御するとともに上記アドレス長に対−応したビブラー
   トデータメモリを上記ビブラートデータセレクト部によ
   って選択することによって、任意の周波数の、任意の形
   のビブラート波形を発生するようにしたことを特徴とす
   るビブラート付加装置。