JPH01276918A - 波形制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの差動構成をとるＥＣ
Ｌ回路の波形制御回路に関する。

〔従来の技術〕

従来、この種の波形制御回路は第２図に示す構成となっ
ていた。すなわち、これは、電源１，２、入力端子３，
４．出力端子５，６、電流源７、バイポーラトランジス
タ９，１ｏ、抵抗１３．１６等からなるＥＣＬ回路の出
力端子５にコンデンサ１９を付加し、バイポーラトラン
ジスタ１０のコレクタに付加された抵抗１６とコンデン
サ１９との積で決まる時定数により、出力波形の立上り
、立下り時間を制御するものである。

〔発明が解決しようとする課題〕

上述した従来の波形制御回路はＥＣＬ回路の他に付加さ
れる素子で立上り、立下り時間が決定される動作をする
が、付加される素子偏差が直接立上り、立下り時間に関
し、その感度が高いという欠点を有していた。また、第
３図に従来回路を用いたパルス幅制御回路の応用例を示
す。第３図において、３１．３４は入力端子、３２．３
３は出力端子、３５は抵抗、３６はコンデンサ、３７は
第２図に示す従来回路、３８はＯＲ回路、３９は接地を
示す、しかしながら、第３図に示すように、制御もしく
は調整用素子として抵抗、容量の２素子を要すること及
び集積回路の場合、抵抗値の調整、容量値の調整は内蔵
素子では不可能となり、集積回路外部付加素子を必要と
することから、信号端子として２端子必要となる欠点を
有していた。

本発明の目的は前記課題を解決した波形制御回路を提供
することにある。

【課題を解決するための手段〕

上記目的を達成するため、本発明の波形制御回路におい
ては、第１の差動対トランジスタのそれぞれの負荷抵抗
の高電位側の共通接続点と高電位間にダイオードを接続
し、差動出力端子を入力端子とし、負荷抵抗と電流制御
端子を有する電流源とからなる第２の差動回路を接続し
たものである。

〔実施例〕

以下、本発明の一実施例を図により説明する。

第１図は本発明の一実施例を示す回路図である。

図において、本発明は入力端子３，４及び出力端子５，
６と、エミッタ共通のバイポーラトランジスタ９．ｌＯ
と、負荷抵抗１３．１６と、電流源７からなるＥＣＬ回
路において、抵抗１３と１６の高電位側と電源１との間
にダイオード１７を接続し、出力端子５，６をそれぞれ
ベースに接続したエミッタ共通のバイポーラトランジス
タ１１．１２と、負荷抵抗１４．１５と、電流制御端子
１８を有する電流源８とからなる構成としたものである
。

本回路の動作を説明する。出力端子５，６に表われてく
る出力波形の立上り、立下り時間の決定主要因は抵抗１
３．１４の抵抗値とトランジスタ１１．１２のベース・
コレクタの容量の積で決まる時定数となる。ここで、ト
ランジスタ１１．１２のベース・コレクタの容量は電流
値で決まるｇｍによりミラー効果をもってミラー容量と
なることから、容量値は電流の関数となる。

この関数を式で表わすと、ミラー容量Ｃ−よベース・コ
レクタの容量ＣａＣの６１倍、即ちｇｍ＝ｑＩ／ｋＴか
ら ＣＭ＝ＣＢｃ−ｑＩ／ｋＴ となり、電流によりＣ，が決定される訳である。また、
電流工はエミッタ電流であるが、電流源をカレントミラ
ー回路構成をとり、外部抵抗値で決定される電流値に設
定する。

次に本回路の応用例として第４図に波形の幅を制御する
回路実施例を示す０図において、４１は入力端子、４２
は出力端子、４３は制御端子、４５は制御抵抗、４８は
ゲート、４９は電源、４７は第１図に示す本発明回路、
４４１は本発明回路４７の出力点、４４２はゲート４８
の出力点を示す、第５図は各部の波形を示したものであ
る。波形５５１は第４図における入力端子の波形、波形
５５２は第４図における本発明回路４７の出力点４４１
での波形、波形５５３は第４図におけるゲート４８の出
力点４４２での波形、波形５５４は第４図における出力
端子４２の波形を示す、第５図において、波形５５２の
ａとｂの波形は電流値が異なる場合を示しており、ｂの
場合の方が電流値が多く、従ってミラー容量ＣＭが大き
いことにより立上り、立下り時間が長いことを示す、波
形５５４のうちａ′は波形５５２のａ、ｂ’はｂに対応
したＯＲ回路の出力波形を示したものである。ここで、
波形５５１に比べてパルス幅が広くなったことを示して
いるが、これは波形５５２の立下り時間の一定のレベル
、即ちゲートの入力しきい値を横切る時間の差がパルス
幅を広くする原因となっている。

〔発明の効果〕

以上説明したように本発明はバイポーラトランジスタの
差動構成をとるＥＣＬ回路において、高電位側にダイオ
ードを挿入し、出方端子を入力端子とし、電流制御端子
を有する電流源を有するＥＣＬ回路を付加することによ
り、制御端子に付加される抵抗によって任意の電流値が
設定でき、ミラー容量を任意に設定できることから１時
定数を１つの制御端子及び１つの制御素子で決定可能と
する効果がある。

【図面の簡単な説明】

第１図は本発明の一実°施例を示す回路図、第２図は従
来例を示す回路図、第３図は従来回路の応用例を示す回
路図、第４図は本発明の応用例を示す回路図、第５図は
第４図の動作波形図である。 １．２・・・電源　　　　　　３，４・・・入力端子５
．６・・・出力端子　　　　７・・・電流源８・・・カ
レントミラー電流源 ９．１０，１１．１２・・・バイポーラトランジスタ１
３．１４，１５．１６・・・抵抗　　１７・・・ダイオ
ード１８・・・制御端子 第１図 第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. （１）半導体集積回路のバイポーラトランジスタの差動
   構成をとるＥＣＬ回路において、第１の差動対トランジ
   スタのそれぞれの負荷抵抗の高電位側の共通接続点と高
   電位間にダイオードを接続し、差動出力端子を入力端子
   とし、負荷抵抗と電流制御端子を有する電流源とからな
   る第２の差動回路を接続したことを特徴とする波形制御
   回路。