JPH01277948A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH01277948A JPH01277948A JP63105512A JP10551288A JPH01277948A JP H01277948 A JPH01277948 A JP H01277948A JP 63105512 A JP63105512 A JP 63105512A JP 10551288 A JP10551288 A JP 10551288A JP H01277948 A JPH01277948 A JP H01277948A
- Authority
- JP
- Japan
- Prior art keywords
- read
- key data
- memory
- signal
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はメモリーカードに関し、特にキーデータによる
リードライトプロテクト機能を有するメモリーカードに
関する。
リードライトプロテクト機能を有するメモリーカードに
関する。
［従来の技術］
従来のメモリーカードは、第２図（Ａ）、ＣＢ）に示す
ようにカード２０の縦寸法ａ ＝ ８５．６ｍｍ 、
ｔａ寸法ｂ＝５４ｕｎ、厚さｃ＝３」で構成され、その
−端面には例えばピッチｄ ＝ １．２７ｏｕｏで配列
された６０本の外部接続用コネクタ１を有している。
ようにカード２０の縦寸法ａ ＝ ８５．６ｍｍ 、
ｔａ寸法ｂ＝５４ｕｎ、厚さｃ＝３」で構成され、その
−端面には例えばピッチｄ ＝ １．２７ｏｕｏで配列
された６０本の外部接続用コネクタ１を有している。
また、このメモリーカードは、そのカード２゜内部に第
３図に示すようなブロック構成を有している。すなわち
、カード２ｏの端面の前記コネクタ１．バッファ回路２
．２を介して、データバス信号５．アドレスバス信号６
がメモリーＩ Ｃ３ニ印加され、制御回８４よりの制御
信号７によりメモリーリード、ライトの動作がなされる
。
３図に示すようなブロック構成を有している。すなわち
、カード２ｏの端面の前記コネクタ１．バッファ回路２
．２を介して、データバス信号５．アドレスバス信号６
がメモリーＩ Ｃ３ニ印加され、制御回８４よりの制御
信号７によりメモリーリード、ライトの動作がなされる
。
［解決すべき問題点］
かかる従来のメモリーカードにおいて、メモリーＩＣ３
のリードライトは、上記データバス信号５及びアドレス
バス信号６を適正に入力することにより、このメモリー
カードの所有者以外であっても不特定人によっても自由
に行えるようになついた。
のリードライトは、上記データバス信号５及びアドレス
バス信号６を適正に入力することにより、このメモリー
カードの所有者以外であっても不特定人によっても自由
に行えるようになついた。
従って、重要なデータあるいは守秘データのリードライ
トが不正に実行され、これが犯罪に悪用されるという危
険性が極めて大きかった。
トが不正に実行され、これが犯罪に悪用されるという危
険性が極めて大きかった。
そこで、本発明の目的とするところは、上述した従来の
問題点を解決し、メモリカードに対する重要なデータ、
守秘データ等のデータのリードライトをプロテクトする
ことができるメモリーカードを提供することにある。
問題点を解決し、メモリカードに対する重要なデータ、
守秘データ等のデータのリードライトをプロテクトする
ことができるメモリーカードを提供することにある。
［問題点の解決手段］
本発明のメモリーカードは、メモリーデータの読出し時
および書込み時に入力されたキーデータの照合機能を有
することを特徴とし、このために、予め基準キーデータ
信号を記憶する記憶部と、メモリＩＣに対するリードラ
イト時に入力される入力キーデータ信号と上記基準キー
データ信号とを比較し、両信号が一致しない場合にリー
ドライト禁止信号を出力するプロテクタ回路とを設けて
メモリーカードを構成している。
および書込み時に入力されたキーデータの照合機能を有
することを特徴とし、このために、予め基準キーデータ
信号を記憶する記憶部と、メモリＩＣに対するリードラ
イト時に入力される入力キーデータ信号と上記基準キー
データ信号とを比較し、両信号が一致しない場合にリー
ドライト禁止信号を出力するプロテクタ回路とを設けて
メモリーカードを構成している。
［実施例］
以下、本発明を図示の一実施例に基づき具体的に説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。な
お、第１図において第３図に示した部材と同一機能を有
する部材１〜７については、同一符号を付してその詳細
な説明を省略する。
お、第１図において第３図に示した部材と同一機能を有
する部材１〜７については、同一符号を付してその詳細
な説明を省略する。
本実施例のメモリーカードは、第２図と同一の外観構成
を有するが、従来のメモリーカードと相違する点は、第
３図に示すように既存のブロック構成に付加して、リー
ドライトプロテクト回路１１と、基準キーデータメモリ
１２とを設けたことである。
を有するが、従来のメモリーカードと相違する点は、第
３図に示すように既存のブロック構成に付加して、リー
ドライトプロテクト回路１１と、基準キーデータメモリ
１２とを設けたことである。
前記基準キーデータメモリ１２には、あらかじめ基準キ
ーデータ信号１５が入力されている。また、前記リード
ライトプロテクト回路１１は、リードライト時に入力さ
れる入力キーデータ信号１３と、上記基準キーデータメ
モリ１２からの基準キーデータ信号１５とを比較し、両
者が一致した場合にのみメモリーＩＣ３に対するデータ
リードライトを許容し、それ以外の時にはこれを禁止す
るようなプロテクト信号１４を、前記制御回路４に出力
するようになっている。
ーデータ信号１５が入力されている。また、前記リード
ライトプロテクト回路１１は、リードライト時に入力さ
れる入力キーデータ信号１３と、上記基準キーデータメ
モリ１２からの基準キーデータ信号１５とを比較し、両
者が一致した場合にのみメモリーＩＣ３に対するデータ
リードライトを許容し、それ以外の時にはこれを禁止す
るようなプロテクト信号１４を、前記制御回路４に出力
するようになっている。
次に、上記のように構成されたメモリーカードの作用に
ついて説明する。
ついて説明する。
メモリーＩＣ３のリードライト時には、従来と同様に、
外部接続用コネクタ１．バッファ回路２．２を介してデ
ータバス信号５及びアドレスバス信号６がメモリーＩＣ
３に入力されることになる。 ここで、本実施例では、
上記信号と共に入力キーデータ信号１３がコネクタ１を
介して、リードライトプロテクト回路１１に入力される
ようになっている。一方、上記リードライトプロテクト
回路１１には、予め基準キーデータ信号１５を記憶して
いる基準キーデータメモリ１２より、該信号１５が入力
されることになる。
外部接続用コネクタ１．バッファ回路２．２を介してデ
ータバス信号５及びアドレスバス信号６がメモリーＩＣ
３に入力されることになる。 ここで、本実施例では、
上記信号と共に入力キーデータ信号１３がコネクタ１を
介して、リードライトプロテクト回路１１に入力される
ようになっている。一方、上記リードライトプロテクト
回路１１には、予め基準キーデータ信号１５を記憶して
いる基準キーデータメモリ１２より、該信号１５が入力
されることになる。
そして、制御回路４によるリード、ライト動作を実行す
る前に、上記リードライトプロテクト回路１１において
、前記入力キーデータ信号１３と基準キーデータ信号１
５とを比較することになる。
る前に、上記リードライトプロテクト回路１１において
、前記入力キーデータ信号１３と基準キーデータ信号１
５とを比較することになる。
そして、この比較結果に基づき、前記リードライトプロ
テクト回路１１は以下のように動作することになる。
テクト回路１１は以下のように動作することになる。
ずなわち、両信号が一致しない場合にはプロテクト信号
１４が前記制御回路４に出力されることになる。そして
、上記制御回路４は、このプロテクト信号１４を入力す
ることにより、メモリーＩＣ３に対するリード、ライト
動作を禁止するように作動し、このため入力されたデー
タバス信号５、アドレスバス信号６に基づくデータのリ
ードライトは禁止されることになる。
１４が前記制御回路４に出力されることになる。そして
、上記制御回路４は、このプロテクト信号１４を入力す
ることにより、メモリーＩＣ３に対するリード、ライト
動作を禁止するように作動し、このため入力されたデー
タバス信号５、アドレスバス信号６に基づくデータのリ
ードライトは禁止されることになる。
なお、リードライトプロテクト回路１１で２つの信号が
一致した場合には、従来と同様にメモリーＩＣ３に対す
るリードライトが正常に実行されることになる。
一致した場合には、従来と同様にメモリーＩＣ３に対す
るリードライトが正常に実行されることになる。
このように、予め記憶された基準キーデータ信号との照
合を取り、入力キーデータ信号１３が上記基準キーデー
タ信号１５と一致した場合にのみリードライトが許容さ
れるので、メモリーカードにプロテクト機能を持たせる
ことができる。
合を取り、入力キーデータ信号１３が上記基準キーデー
タ信号１５と一致した場合にのみリードライトが許容さ
れるので、メモリーカードにプロテクト機能を持たせる
ことができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。
本発明の要旨の範囲内で種々の変形実施が可能である。
［発明の効果コ
以上説明したように、本発明によればあらかじめ定めら
れたキーデータを入力しないと、メモリーのリードライ
トができないようにしておくことにより、メモリーのリ
ードライトのプロデクジョンができる効果がある。
れたキーデータを入力しないと、メモリーのリードライ
トができないようにしておくことにより、メモリーのリ
ードライトのプロデクジョンができる効果がある。
第１図は本発明の一実施例であるメモリーカードのブロ
ック図、 第２図（Ａ）、（Ｂ）は従来のメモリーカードの外観を
表し、同図（Ａ）は平面図、同図（Ｂ）はコネクタを有
する端面の正面図、 第３図は従来のメモリーカードのブロック図である。 １：コネクタ、 ２：バッファ回路 ３：メモリＩＣ１４：制御回路 ５：データパス信号 ６：アドレスバス信号７：制御信
号 １１：リードライトプロテクト回路 １２：基準キーデータメモリ １３二人カキーデータ信号 １４：プロテクト信号 １５：基準キーデータ信号 代理人 弁理士 渡 辺 喜 平 第ｔｖＡ 第２図 （Ａ） ２０−η−ド
ック図、 第２図（Ａ）、（Ｂ）は従来のメモリーカードの外観を
表し、同図（Ａ）は平面図、同図（Ｂ）はコネクタを有
する端面の正面図、 第３図は従来のメモリーカードのブロック図である。 １：コネクタ、 ２：バッファ回路 ３：メモリＩＣ１４：制御回路 ５：データパス信号 ６：アドレスバス信号７：制御信
号 １１：リードライトプロテクト回路 １２：基準キーデータメモリ １３二人カキーデータ信号 １４：プロテクト信号 １５：基準キーデータ信号 代理人 弁理士 渡 辺 喜 平 第ｔｖＡ 第２図 （Ａ） ２０−η−ド
Claims (1)
- 【特許請求の範囲】 カード内部にメモリＩＣとその周辺回路とを内蔵し、該
カードの一端面に外部接続用コネクタを有するメモリー
カードにおいて、 予め基準キーデータ信号を記憶する記憶部と、メモリＩ
Ｃに対するリードライト時に入力される入力キーデータ
信号と上記基準キーデータ信号とを比較し、両信号が一
致しない場合にリードライト禁止信号を出力するプロテ
クタ回路とを設けたことを特徴とするメモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105512A JPH01277948A (ja) | 1988-04-30 | 1988-04-30 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105512A JPH01277948A (ja) | 1988-04-30 | 1988-04-30 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01277948A true JPH01277948A (ja) | 1989-11-08 |
Family
ID=14409654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105512A Pending JPH01277948A (ja) | 1988-04-30 | 1988-04-30 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01277948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648075B2 (en) | 2005-06-03 | 2010-01-19 | Felica Networks, Inc. | Data transmission-reception system, contactless IC chip, mobile terminal, information processing method, and program |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273349A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体記憶装置 |
| JPS6275851A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 半導体記憶装置 |
| JPS62281041A (ja) * | 1986-05-30 | 1987-12-05 | Canon Inc | 電子機器 |
-
1988
- 1988-04-30 JP JP63105512A patent/JPH01277948A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273349A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体記憶装置 |
| JPS6275851A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 半導体記憶装置 |
| JPS62281041A (ja) * | 1986-05-30 | 1987-12-05 | Canon Inc | 電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648075B2 (en) | 2005-06-03 | 2010-01-19 | Felica Networks, Inc. | Data transmission-reception system, contactless IC chip, mobile terminal, information processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025502B2 (ja) | 半導体メモリ装置 | |
| US6453417B1 (en) | Microcontroller with secure signature extraction | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| US5313520A (en) | Method and device for protecting data of ROM | |
| JPS63293637A (ja) | デ−タ保護用マイコン | |
| JP4053245B2 (ja) | 不正利用を防止できる半導体記憶装置 | |
| JPH054056Y2 (ja) | ||
| JPH03278150A (ja) | マイクロコンピュータ | |
| JPH04160583A (ja) | シングルチップマイクロコンピュータ | |
| JP2944080B2 (ja) | メモリ内容保護回路 | |
| JPH02148152A (ja) | マイクロコンピュータ | |
| JPS60142452A (ja) | 記憶保護方式 | |
| JPS63279341A (ja) | メモリ集積回路 | |
| JPS63285661A (ja) | パスワ−ド切換方式 | |
| JPS62237549A (ja) | Ｉｃカ−ド | |
| JPH04367045A (ja) | 半導体記憶装置 | |
| JP2541287B2 (ja) | システム共用制御ブロック制御方式 | |
| JPS62159254A (ja) | 記憶保護方式 | |
| JPH03176728A (ja) | メモリカード | |
| JPH06309529A (ja) | Ｉｃカード記憶装置のセキュリティ方式 | |
| JPS63172348A (ja) | 秘密情報内蔵半導体集積回路 | |
| US20060021058A1 (en) | Double key protection method for computer peripheral and architecture for the same | |
| JPS6273349A (ja) | 半導体記憶装置 | |
| JPH0954725A (ja) | 記憶装置 | |
| JPS63181052A (ja) | メモリ書込み保護方式 |