JPH01279310A - ホールド装置 - Google Patents
ホールド装置Info
- Publication number
- JPH01279310A JPH01279310A JP63109440A JP10944088A JPH01279310A JP H01279310 A JPH01279310 A JP H01279310A JP 63109440 A JP63109440 A JP 63109440A JP 10944088 A JP10944088 A JP 10944088A JP H01279310 A JPH01279310 A JP H01279310A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- capacitor
- differential amplifier
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電圧レベルの保持に使用されるホールド装置に
関するものである。
関するものである。
従来の技術
第２図はテレビジョン受像機のキラー検波回路で使用さ
れている従来のホールド装置を示す。トランジスタＱｌ
、 Ｑ２のベースには色信号〔第３図（ａ）参照〕が
加えられ、トランジスタＱ８． Ｑ４． Ｑ５． Ｑ６
のベースには色信号のバースト信号Ｂに同期した色副搬
送波信号が加えられている。トランジスタＱ７と抵抗Ｒ
１はトランジスタＱ１〜Ｑ６で形成される差動増幅器１
の電流源で、トランジスタＱ７のベースにはバースト信
号期間だけ“Ｈ”レベルに反転する第８図（ｂ）に示す
ようなパーストゲートパルスＢＰが与えられて電流源を
導通させる。バースト信号期間にトランジスタＱ８〜Ｑ
６のベースに与えられた色副搬送波信号と、トランジス
タＱｌ 、 Ｑ２のベースに与えられた色信号のクロマ
バーストは検波されて、第８図（ｃ）に示すようなバー
スト検波電流が流れる。
れている従来のホールド装置を示す。トランジスタＱｌ
、 Ｑ２のベースには色信号〔第３図（ａ）参照〕が
加えられ、トランジスタＱ８． Ｑ４． Ｑ５． Ｑ６
のベースには色信号のバースト信号Ｂに同期した色副搬
送波信号が加えられている。トランジスタＱ７と抵抗Ｒ
１はトランジスタＱ１〜Ｑ６で形成される差動増幅器１
の電流源で、トランジスタＱ７のベースにはバースト信
号期間だけ“Ｈ”レベルに反転する第８図（ｂ）に示す
ようなパーストゲートパルスＢＰが与えられて電流源を
導通させる。バースト信号期間にトランジスタＱ８〜Ｑ
６のベースに与えられた色副搬送波信号と、トランジス
タＱｌ 、 Ｑ２のベースに与えられた色信号のクロマ
バーストは検波されて、第８図（ｃ）に示すようなバー
スト検波電流が流れる。
トランジスタＱＢ 、 Ｑ５のコレクタとトランジスタ
Ｑ４．Ｑ６のコレクタには逆相の検波信号が現われる。
Ｑ４．Ｑ６のコレクタには逆相の検波信号が現われる。
トランジスタＱ８ 、 Ｑ５のコレクタは、能動負荷回
路としてのカレントミラー回路２の入力に接続されてい
る。カレントミラー回路２はトランジスタＱ８．Ｑ９で
構成されており、トランジスタＱ４．Ｑ６のコレクタは
カレントミラー回路２の出力としての前記トランジスタ
Ｑ９のコレクタに接続されている。
路としてのカレントミラー回路２の入力に接続されてい
る。カレントミラー回路２はトランジスタＱ８．Ｑ９で
構成されており、トランジスタＱ４．Ｑ６のコレクタは
カレントミラー回路２の出力としての前記トランジスタ
Ｑ９のコレクタに接続されている。
カレントミラー回路２の作用によって、トランジスタＱ
９のコレクタにはトランジスタＱＢ 、 Ｑ５と同じ値
の電流が流れ、差動増幅器１の出力に接続されたコンデ
ンサＣを充電する。パーストゲート期間の外はトランジ
スタＱ７がオフ状態となるため、トランジスタＱ４ 、
Ｑ６・Ｑ９がオフしてコンデンサＣの充放電電流が無
くなり、ホールド状態となる。コンデンサＣでホールド
された電圧は、エミッタフォロワ接続されたトランジス
タＱＩＯを介して、そのエミッタから端子８を介して取
り出される。
９のコレクタにはトランジスタＱＢ 、 Ｑ５と同じ値
の電流が流れ、差動増幅器１の出力に接続されたコンデ
ンサＣを充電する。パーストゲート期間の外はトランジ
スタＱ７がオフ状態となるため、トランジスタＱ４ 、
Ｑ６・Ｑ９がオフしてコンデンサＣの充放電電流が無
くなり、ホールド状態となる。コンデンサＣでホールド
された電圧は、エミッタフォロワ接続されたトランジス
タＱＩＯを介して、そのエミッタから端子８を介して取
り出される。
従来、この回路は集積回路で構成されており、第２図で
は４が集積回路の内部を表わしている。
は４が集積回路の内部を表わしている。
従来、コンデンサＣは外部接続用の端子５を介して集積
回路の外部に大容量のものを外付けにして構成されてい
る。
回路の外部に大容量のものを外付けにして構成されてい
る。
発−が解決しようとする課題
近年の集積回路技術の発達は目ざましく、コンデンサＣ
を集積回路の内部４に取り込むことが行われるようにな
っている。外付の場合にはコンデンサＣとしては数μＦ
の大容量が用いられていたが、内蔵される場合にはせい
ぜい数＋ＰＦの小容量のものしか使えないものである。
を集積回路の内部４に取り込むことが行われるようにな
っている。外付の場合にはコンデンサＣとしては数μＦ
の大容量が用いられていたが、内蔵される場合にはせい
ぜい数＋ＰＦの小容量のものしか使えないものである。
そのため、従来では余り問題にならなかったトランジス
タＱＩＯのベース電流が問題になってくる。・ このトランジスタＱＩＯのベース電流によるコンデンサ
Ｃの保持電圧の低下の補償のために、従来ではカレント
ミラー回路２とは別に第４図に示すようなもう１つのカ
レントミラー回路６が設けられている。第４図において
は、トランジスタＱＩＯのベース電流を補償するために
トランジスタＱＩＯにトランジスタＱｌｌを縦続接続し
、トランジスタＱｌｌのベース電流をトランジスタＱ１
２のコレクタ、つまりカレントミラー回路６の入力に接
続し、トランジスタＱｌｌのベース電流と等しい電流を
カレントミラー回路６の出力からコンデンサＣに充電し
てトランジスタＱＩＯのベース電流を補償している。こ
のカレントミラー回路６ではトランジスタＱ１２ 、
Ｑ１８のアーリー効果による電流誤差をなくすためにト
ランジスタＱ１４を設けてトランジスタＱ１２のコレク
ターベース間の電圧を一定にしている。
タＱＩＯのベース電流が問題になってくる。・ このトランジスタＱＩＯのベース電流によるコンデンサ
Ｃの保持電圧の低下の補償のために、従来ではカレント
ミラー回路２とは別に第４図に示すようなもう１つのカ
レントミラー回路６が設けられている。第４図において
は、トランジスタＱＩＯのベース電流を補償するために
トランジスタＱＩＯにトランジスタＱｌｌを縦続接続し
、トランジスタＱｌｌのベース電流をトランジスタＱ１
２のコレクタ、つまりカレントミラー回路６の入力に接
続し、トランジスタＱｌｌのベース電流と等しい電流を
カレントミラー回路６の出力からコンデンサＣに充電し
てトランジスタＱＩＯのベース電流を補償している。こ
のカレントミラー回路６ではトランジスタＱ１２ 、
Ｑ１８のアーリー効果による電流誤差をなくすためにト
ランジスタＱ１４を設けてトランジスタＱ１２のコレク
ターベース間の電圧を一定にしている。
このように差動増幅器１の能動負荷として作用するカレ
ントミラー回路と、これとは別にトランジスタＱＩＯの
ベース電流補償用のカレントミラー回路６を設けること
は集積回路時に実装面積が大きくなって好ましくない。
ントミラー回路と、これとは別にトランジスタＱＩＯの
ベース電流補償用のカレントミラー回路６を設けること
は集積回路時に実装面積が大きくなって好ましくない。
特にカレントミラー回路２，６に使用されているＰＮＰ
トランジスタは実装面積が大きいため、ＰＮＰ ）ラン
ジスタを多く使うことはチップ面積の増大につながり、
コストの上昇につながるという問題がある。
トランジスタは実装面積が大きいため、ＰＮＰ ）ラン
ジスタを多く使うことはチップ面積の増大につながり、
コストの上昇につながるという問題がある。
本発明はコンデンサの電圧を検出するトランジスタのベ
ース電流を、従来よりも簡単な回路構成で補償すること
ができるホールド装置を提供することを目的とする。
ース電流を、従来よりも簡単な回路構成で補償すること
ができるホールド装置を提供することを目的とする。
課題を解決するための手段
本発明のホールド装置は、カレントミラー回路を能動負
荷回路に持つ差動増幅器と、その差動増幅器の電流源の
電流をオン・オフするスイッチ手段と、差動増幅器の出
力に接続され前記スイッチ手段がオフの期間に差動増幅
器の出力電圧を保持するコンデンサと、このコンデンサ
の電圧を取り出すためのエミッタフォロワとして働く第
１のトランジスタと、第１のトランジスタに縦続接続さ
れた第２のトランジスタとを設け、第２のトランジスタ
のベースを前記カレントミラー回路の入力に接続したこ
とを特徴とする。
荷回路に持つ差動増幅器と、その差動増幅器の電流源の
電流をオン・オフするスイッチ手段と、差動増幅器の出
力に接続され前記スイッチ手段がオフの期間に差動増幅
器の出力電圧を保持するコンデンサと、このコンデンサ
の電圧を取り出すためのエミッタフォロワとして働く第
１のトランジスタと、第１のトランジスタに縦続接続さ
れた第２のトランジスタとを設け、第２のトランジスタ
のベースを前記カレントミラー回路の入力に接続したこ
とを特徴とする。
作用
この構成によると、差動増幅器の能動負荷用のカレント
ミラー回路からコンデンサに、第１のトランジスタのベ
ース電流分の補償電流が流れる。
ミラー回路からコンデンサに、第１のトランジスタのベ
ース電流分の補償電流が流れる。
実施例
以下、本発明の一実施例を第１図に基づいて説明する。
なお、従来例を示す第２図および第４図と同様の作用を
なすものには同一の符号を付けて説明する。
なすものには同一の符号を付けて説明する。
第１図は本発明のホールド装置を示す。ここでは従来例
と同じテレビジョン受像機のキラー検波回路に採用した
場合を示している。差動増幅器１の能動負荷回路として
のカレントミラー回路２には、第２図で見られたトラン
ジスタＱ８．Ｑ９のベース−コレクタ間の電位差による
アーリー効果を減少させるために、トランジスタＱ１２
．Ｑ１１のバッファを入れた構成になっており、トラン
ジスタＱ１２のコレクターベース間電圧は常にトランジ
スタＱＬＩのコレクターベース電圧に等しくなるため、
アーリー効果の影響は無くなる。トランジスタＱ８のコ
レクタとベースがカレントミラー回路２の入カフとなり
、トランジスタＱ９のコレクタが出力８となる。第１図
ではコンデンサＣの出力電圧は、エミッタフォロワの第
１のトランジスタとしてのトランジスタＱＩＯのエミッ
タよりトランジスタＱ１４のベースにあたえられトラン
ジスタＱ１４のエミッタより電圧として取り出される。
と同じテレビジョン受像機のキラー検波回路に採用した
場合を示している。差動増幅器１の能動負荷回路として
のカレントミラー回路２には、第２図で見られたトラン
ジスタＱ８．Ｑ９のベース−コレクタ間の電位差による
アーリー効果を減少させるために、トランジスタＱ１２
．Ｑ１１のバッファを入れた構成になっており、トラン
ジスタＱ１２のコレクターベース間電圧は常にトランジ
スタＱＬＩのコレクターベース電圧に等しくなるため、
アーリー効果の影響は無くなる。トランジスタＱ８のコ
レクタとベースがカレントミラー回路２の入カフとなり
、トランジスタＱ９のコレクタが出力８となる。第１図
ではコンデンサＣの出力電圧は、エミッタフォロワの第
１のトランジスタとしてのトランジスタＱＩＯのエミッ
タよりトランジスタＱ１４のベースにあたえられトラン
ジスタＱ１４のエミッタより電圧として取り出される。
そしてトランジスタＱＩＯのコレクタに縦続接続された
第２のトランジスタとしてのトランジスタＱｌｌは、ベ
ース電流検出用のトランジスタであって、トランジスタ
Ｑｌｌのベースはカレントミラー回路２の入カフである
トランジスタＱ８のコレクタに接続されている。これに
よって、トランジスタＱＩＯのベース電流は、トランジ
スタＱ９のコレクタよりコンデンサＣに流れ込み、ベー
ス電流を補償することができ、コンデンサＣが数十ＰＦ
と小容量の場合であってもホールド電圧を安定に維持す
ることができる。
第２のトランジスタとしてのトランジスタＱｌｌは、ベ
ース電流検出用のトランジスタであって、トランジスタ
Ｑｌｌのベースはカレントミラー回路２の入カフである
トランジスタＱ８のコレクタに接続されている。これに
よって、トランジスタＱＩＯのベース電流は、トランジ
スタＱ９のコレクタよりコンデンサＣに流れ込み、ベー
ス電流を補償することができ、コンデンサＣが数十ＰＦ
と小容量の場合であってもホールド電圧を安定に維持す
ることができる。
しかもＰＮＰ型のトランジスタＱ８ 、 Ｑ９ 、 Ｑ
１２ 、 Ｑｓａだけで済むため、従来のようにＰＮＰ
型のトランジスタＱ８ 、 Ｑ９ 、 Ｑ１２ 、 Ｑ
ｌＢ 、 Ｑ１４を必要としていた回路に比べて必要な
ＰＮＰトランジスタの数を削減することができ、実装面
積も従来に比べて縮小することができる。
１２ 、 Ｑｓａだけで済むため、従来のようにＰＮＰ
型のトランジスタＱ８ 、 Ｑ９ 、 Ｑ１２ 、 Ｑ
ｌＢ 、 Ｑ１４を必要としていた回路に比べて必要な
ＰＮＰトランジスタの数を削減することができ、実装面
積も従来に比べて縮小することができる。
なお、請求の範囲におけるスイッチ手段は、第１図では
トランジスタＱ７によって構成されている。
トランジスタＱ７によって構成されている。
発明の効果
以上のように本発明によると、カレントミラー回路を能
動負荷回路に持つ差動増幅器と、その差動増幅器の電流
源の電流をオン・オフするスイッチ手段と、差動増幅器
の出力に接続され前記スイッチ手段がオフの期間に差動
増幅器の出力電圧を保持するコンデンサと、このコンデ
ンサの電圧を取り出すエミッタフォロワとして働く第１
のトランジスタと、第１のトランジスタに縦続接続され
た第２のトランジスタとを設け、第２のトランジスタの
ベースを前記カレントミラー回路の入力に接続したため
、第１のトランジスタに流れるベース電流を第２のトラ
ンジスタのベース電流として検出し、この検出した電流
分だけカレントミラー回路からコンデンサに多くの電流
が流れ、第１のトランジスタのベース電流による保持電
圧の低下を防止することができ、小容量のコンデンサし
か使用することができないコンデンサ内蔵形の集積回路
で構成する場合にも、従来のように実装面積を大きくせ
ずともホールド電圧を安定に保持することができ、特に
有効である。
動負荷回路に持つ差動増幅器と、その差動増幅器の電流
源の電流をオン・オフするスイッチ手段と、差動増幅器
の出力に接続され前記スイッチ手段がオフの期間に差動
増幅器の出力電圧を保持するコンデンサと、このコンデ
ンサの電圧を取り出すエミッタフォロワとして働く第１
のトランジスタと、第１のトランジスタに縦続接続され
た第２のトランジスタとを設け、第２のトランジスタの
ベースを前記カレントミラー回路の入力に接続したため
、第１のトランジスタに流れるベース電流を第２のトラ
ンジスタのベース電流として検出し、この検出した電流
分だけカレントミラー回路からコンデンサに多くの電流
が流れ、第１のトランジスタのベース電流による保持電
圧の低下を防止することができ、小容量のコンデンサし
か使用することができないコンデンサ内蔵形の集積回路
で構成する場合にも、従来のように実装面積を大きくせ
ずともホールド電圧を安定に保持することができ、特に
有効である。
第１図は本発明のホールド装置の構成図、第２図はコン
デンサを外付きとした従来のホールド装置の構成図、第
８図は第２図の要部波形図、第４図はコンデンサを内蔵
させた場合の従来のホールド装置の要部構成図である。 １・・・差動増幅器、２・・・カレントミラー回路、７
・・・カレントミラー回路２の入力、８・・・カレント
ミラー回路２の出力、Ｑ７・・・トランジスタ〔スイッ
チ手段） 、ＱＩＯ、Ｑｌｌ・・・トランジスタ〔第１
．第２のトランジスタ〕、ｑ・・・コンデンサ。
デンサを外付きとした従来のホールド装置の構成図、第
８図は第２図の要部波形図、第４図はコンデンサを内蔵
させた場合の従来のホールド装置の要部構成図である。 １・・・差動増幅器、２・・・カレントミラー回路、７
・・・カレントミラー回路２の入力、８・・・カレント
ミラー回路２の出力、Ｑ７・・・トランジスタ〔スイッ
チ手段） 、ＱＩＯ、Ｑｌｌ・・・トランジスタ〔第１
．第２のトランジスタ〕、ｑ・・・コンデンサ。
Claims (1)
- １、カレントミラー回路を能動負荷回路に持つ差動増幅
器と、その差動増幅器の電流源の電流をオン・オフする
スイッチ手段と、差動増幅器の出力に接続され前記スイ
ッチ手段がオフの期間に差動増幅器の出力電圧を保持す
るコンデンサと、このコンデンサの電圧を取り出すエミ
ッタフォロワとして働く第１のトランジスタと、第１の
トランジスタに縦続接続された第２のトランジスタとを
設け、第２のトランジスタのベースを前記カレントミラ
ー回路の入力に接続したホールド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109440A JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109440A JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01279310A true JPH01279310A (ja) | 1989-11-09 |
| JP2738431B2 JP2738431B2 (ja) | 1998-04-08 |
Family
ID=14510299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63109440A Expired - Lifetime JP2738431B2 (ja) | 1988-05-02 | 1988-05-02 | ホールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738431B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102064938B1 (ko) * | 2017-11-29 | 2020-01-10 | 연세대학교 산학협력단 | 트랙 및 홀드 장치 |
-
1988
- 1988-05-02 JP JP63109440A patent/JP2738431B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738431B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801555A (en) | Correlative double sampling (CDS) device | |
| US4724405A (en) | Modulator | |
| JP2738431B2 (ja) | ホールド装置 | |
| EP0469600A1 (en) | Semiconductor integrated circuit containing a circuit having an impedance circuit externally attached thereto | |
| JPS60160099A (ja) | ホ−ルド電圧補償回路 | |
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| US4627081A (en) | Shift register stage | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2543953B2 (ja) | サンプルホ―ルド回路 | |
| JPS6160520B2 (ja) | ||
| JPH0294806A (ja) | ハイレベルスライス回路 | |
| KR900004134B1 (ko) | 합성 동기신호 분리 및 합성 비디오신호의 디지탈 정보 분리 집적회로 | |
| JP3148453B2 (ja) | バッファ回路 | |
| JPS586435B2 (ja) | 信号処理回路 | |
| JPS63193377A (ja) | 振巾検出方式 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JPS63208374A (ja) | クランプ装置 | |
| GB2245793A (en) | Controlling or deriving direct current level of video signals | |
| JPS6276804A (ja) | 集積回路の入・出力回路 | |
| JPH0430229B2 (ja) | ||
| JPS63127498A (ja) | サンプリングホ−ルド回路 | |
| JPS626367B2 (ja) | ||
| JPH058623B2 (ja) | ||
| JPS58161424A (ja) | スイツチング回路 | |
| JPS6162280A (ja) | 固定パタ−ンノイズ除去回路 |