JPH01281735A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01281735A JPH01281735A JP63110895A JP11089588A JPH01281735A JP H01281735 A JPH01281735 A JP H01281735A JP 63110895 A JP63110895 A JP 63110895A JP 11089588 A JP11089588 A JP 11089588A JP H01281735 A JPH01281735 A JP H01281735A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- single crystal
- region
- gettering
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
- H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ゲッタリング源の製造方法に関し、
ゲッタリング源を容易に十分形成することができ、デバ
イス特性を向上させることができるゲッタリング源の製
造方法を提供することを目的とし、 絶縁膜上に非単結晶の半導体層を形成する工程と、前記
非単結晶の半導体層上に開口部を有する反射防止膜を形
成する工程と、エネルギービームを用いて前記非単結晶
の半導体層を再結晶化することにより、前記非単結晶の
半導体層の開口部内の領域を単結晶化して単結晶領域を
形成する工程と、前記単結晶領域内に不純物を選択的に
導入する工程とを含むように構成する。
イス特性を向上させることができるゲッタリング源の製
造方法を提供することを目的とし、 絶縁膜上に非単結晶の半導体層を形成する工程と、前記
非単結晶の半導体層上に開口部を有する反射防止膜を形
成する工程と、エネルギービームを用いて前記非単結晶
の半導体層を再結晶化することにより、前記非単結晶の
半導体層の開口部内の領域を単結晶化して単結晶領域を
形成する工程と、前記単結晶領域内に不純物を選択的に
導入する工程とを含むように構成する。
本発明は、ゲッタリング源の製造方法に係り、詳しくは
、特にＳｏｌ構遺体のゲッタリング源の製造方法に適用
することができ、デバイス特性を向上させることができ
るゲッタリング源の製造方法に関する。
、特にＳｏｌ構遺体のゲッタリング源の製造方法に適用
することができ、デバイス特性を向上させることができ
るゲッタリング源の製造方法に関する。
近年、半導体素子の微細化が進む中、集積度の向上と素
子特性の向上をより一層目指して、ＳＯＩ構造が考え出
されている。これは通常、絶縁膜上に単結晶のＳｔから
なる半導体層を形成する技術であり、このＳｏｌ技術の
一手段に、エネルギービーム（例えハ、電子ヒーム、レ
ーザビーム等）を用いた再結晶化法がある。この再結晶
化法は、絶縁膜上に形成された非単結晶（例えば、ポリ
Ｓｉ）の半導体層（通常、Ｓｉからなる半導体層）にエ
ネルギービームを照射することにより非単結晶の半導体
層を溶融再結晶化するものである。
子特性の向上をより一層目指して、ＳＯＩ構造が考え出
されている。これは通常、絶縁膜上に単結晶のＳｔから
なる半導体層を形成する技術であり、このＳｏｌ技術の
一手段に、エネルギービーム（例えハ、電子ヒーム、レ
ーザビーム等）を用いた再結晶化法がある。この再結晶
化法は、絶縁膜上に形成された非単結晶（例えば、ポリ
Ｓｉ）の半導体層（通常、Ｓｉからなる半導体層）にエ
ネルギービームを照射することにより非単結晶の半導体
層を溶融再結晶化するものである。
一方、単結晶のＳｉからなる半導体層内にデバイスを作
成する場合、素子形成プロセス中に混入し易い素子特性
に有害な不純物（例えば、Ｎａ、重金属等）を素子形成
領域（素子活性領域ともいわれる）以外に取り込むとい
うゲッタリング技術が開発されている。
成する場合、素子形成プロセス中に混入し易い素子特性
に有害な不純物（例えば、Ｎａ、重金属等）を素子形成
領域（素子活性領域ともいわれる）以外に取り込むとい
うゲッタリング技術が開発されている。
このため、ＳＯＩ構造体においても素子形成プロセス中
に混入し易い有害不純物を素子形成領域から除去、消滅
させ、良好な素子特性を得るというゲッタリング技術を
開発する必要がある。
に混入し易い有害不純物を素子形成領域から除去、消滅
させ、良好な素子特性を得るというゲッタリング技術を
開発する必要がある。
例えばバルクＳｉからなる半導体層内にデバイスを作成
する場合、バルクＳｉの結晶性の改善と、素子形成プロ
セス中に混入し易い有害不純物（例えば、Ｎａ、重金属
等）を取り除〈従来のゲッタリング技術としては、ＩＧ
（イントリンシック・ゲッタリング）技術がある。これ
は外部からの操作ではなく、ウェハ内部に微小欠陥をつ
くり、ウェハ自体にゲッタリング能力をもたせようとす
るものであり、インターナルゲッタリングとも呼ばれて
いる。このＩＧ技術としては各種あるが、基本的にはチ
ックラルスキ−（ＣＺ）法で育成したＳｉ結晶中に含ま
れる酸素を利用した酸素析出物を形成してこれを利用す
るものである。
する場合、バルクＳｉの結晶性の改善と、素子形成プロ
セス中に混入し易い有害不純物（例えば、Ｎａ、重金属
等）を取り除〈従来のゲッタリング技術としては、ＩＧ
（イントリンシック・ゲッタリング）技術がある。これ
は外部からの操作ではなく、ウェハ内部に微小欠陥をつ
くり、ウェハ自体にゲッタリング能力をもたせようとす
るものであり、インターナルゲッタリングとも呼ばれて
いる。このＩＧ技術としては各種あるが、基本的にはチ
ックラルスキ−（ＣＺ）法で育成したＳｉ結晶中に含ま
れる酸素を利用した酸素析出物を形成してこれを利用す
るものである。
第５図（ａ）、（ｂ）は従来のゲッタリング源の製造方
法の一例を説明するための図、第６図は従来例のウェハ
の表面から内部の酸素濃度を示す図である。図示例はＩ
Ｇ技術の一例の多段熱処理法を適用する場合である。
法の一例を説明するための図、第６図は従来例のウェハ
の表面から内部の酸素濃度を示す図である。図示例はＩ
Ｇ技術の一例の多段熱処理法を適用する場合である。
これらの図において、１は例えばＣＺ法で育成したＳｉ
からなるウェハ（ここでは、断面を示している）で、比
抵抗が例えば１００口、導電型が例えばＰ型、酸素濃度
が例えば１０１＠個／ｃ１ａ−コ以上である。２は前記
ウェハ１の無欠陥層で、層厚が例えば１０〜２０μｍで
ある。３はゲッタリング源で、酸素析出物によるもので
ある。
からなるウェハ（ここでは、断面を示している）で、比
抵抗が例えば１００口、導電型が例えばＰ型、酸素濃度
が例えば１０１＠個／ｃ１ａ−コ以上である。２は前記
ウェハ１の無欠陥層で、層厚が例えば１０〜２０μｍで
ある。３はゲッタリング源で、酸素析出物によるもので
ある。
次に、その製造工程について説明する。
まず、第５図（ａ）に示すように、ウェハ１を例えば１
２００°Ｃ−２時間、Ｎ２ガス中で熱処理を行い、第６
図に示すように、外方拡散（ＯｕｔＤｉｆｆｕｓｉｏｎ
）によりウェハ１表面付近の酸素濃度をＳｉ中の固溶度
（５Ｘ１０”個／ｄ）以下に下げる。
２００°Ｃ−２時間、Ｎ２ガス中で熱処理を行い、第６
図に示すように、外方拡散（ＯｕｔＤｉｆｆｕｓｉｏｎ
）によりウェハ１表面付近の酸素濃度をＳｉ中の固溶度
（５Ｘ１０”個／ｄ）以下に下げる。
次に、第５図（ｂ）に示すように、ウェハ１を例えば６
５０℃−３時間、Ｎ２ガス中で熱処理することにより酸
素による析出物の析出核を形成し、その後、１０００℃
、３時間、Ｎ２ガス中で熱処理することで、固溶度以上
に酸素が含まれているウェハ内部では、析出核を中心に
酸素による析出物が成長する。一方、酸素が固溶度以下
のウェハ１表面付近では、析出する酸素がなく一度形成
された析出核が消滅してウェハ１表面付近は析出物が形
成されない。このとき、ウェハ１表面付近に無欠陥層２
が形成される。
５０℃−３時間、Ｎ２ガス中で熱処理することにより酸
素による析出物の析出核を形成し、その後、１０００℃
、３時間、Ｎ２ガス中で熱処理することで、固溶度以上
に酸素が含まれているウェハ内部では、析出核を中心に
酸素による析出物が成長する。一方、酸素が固溶度以下
のウェハ１表面付近では、析出する酸素がなく一度形成
された析出核が消滅してウェハ１表面付近は析出物が形
成されない。このとき、ウェハ１表面付近に無欠陥層２
が形成される。
すなわち、従来法ではゲッタリング源３の製造に結晶中
に過飽和に含まれている酸素が必要である。
に過飽和に含まれている酸素が必要である。
しかしながら、従来のゲッタリング源の製造方法にあっ
ては、結晶中に含まれる酸素を利用する技術であるが、
特にＳＯＩ構造体のＳｏｌ基板（絶縁股上に形成された
５ｉｊｔｉｉ）には、結晶中に酸素が含まれてないため
、酸素析出物によるゲッタリング源が不十分になり易く
、また、Ｓｏｌ基板自体厚さが０．５〜１．０μｍとう
すいため、従来技術をそのまま適用しても目標とすべき
デバイス特性を得るという点で未だ問題点を残している
。
ては、結晶中に含まれる酸素を利用する技術であるが、
特にＳＯＩ構造体のＳｏｌ基板（絶縁股上に形成された
５ｉｊｔｉｉ）には、結晶中に酸素が含まれてないため
、酸素析出物によるゲッタリング源が不十分になり易く
、また、Ｓｏｌ基板自体厚さが０．５〜１．０μｍとう
すいため、従来技術をそのまま適用しても目標とすべき
デバイス特性を得るという点で未だ問題点を残している
。
そこで本発明は、過飽和（高濃度）な酸素原子を必要と
せずゲッタリング源を容易に十分形成することができ、
デバイス特性を向上させることができるゲッタリング源
の製造方法を提供することを目的としている。
せずゲッタリング源を容易に十分形成することができ、
デバイス特性を向上させることができるゲッタリング源
の製造方法を提供することを目的としている。
本発明によるゲッタリング源の製造方法は上記目的達成
のため、絶縁膜上に非単結晶の半導体層を形成する工程
と、前記非単結晶の半導体層上に開口部を有する反射防
止膜を形成する工程と、エネルギービームを用いて前記
非単結晶の半導体層を再結晶化することにより、前記非
単結晶の半導体層の開口部内の領域を単結晶化して単結
晶領域を形成する工程と、前記単結晶領域内に不純物を
選択的に導入する工程とを備えている。
のため、絶縁膜上に非単結晶の半導体層を形成する工程
と、前記非単結晶の半導体層上に開口部を有する反射防
止膜を形成する工程と、エネルギービームを用いて前記
非単結晶の半導体層を再結晶化することにより、前記非
単結晶の半導体層の開口部内の領域を単結晶化して単結
晶領域を形成する工程と、前記単結晶領域内に不純物を
選択的に導入する工程とを備えている。
本発明では、！！！縁膜上に非単結晶の半導体層が形成
され、非単結晶の半導体層上に開口部を有する反射防止
膜が形成された後、エネルギービームを用いて非単結晶
の半導体層が再結晶化されることにより、非単結晶の半
導体層の開口部内の領域が単結晶化されて単結晶領域が
形成され、単結晶領域内に不純物が選択的に導入される
ことにより、単結晶領域内の結晶性を改善するとともに
、開口部領域以外゛の欠陥領域に形成された欠陥をゲッ
タリング源として使用する。
され、非単結晶の半導体層上に開口部を有する反射防止
膜が形成された後、エネルギービームを用いて非単結晶
の半導体層が再結晶化されることにより、非単結晶の半
導体層の開口部内の領域が単結晶化されて単結晶領域が
形成され、単結晶領域内に不純物が選択的に導入される
ことにより、単結晶領域内の結晶性を改善するとともに
、開口部領域以外゛の欠陥領域に形成された欠陥をゲッ
タリング源として使用する。
したがって、従来法のような高濃度の酸素及び高温熱処
理を用いないで、再結晶の過程で形成される欠陥をゲッ
タリング源として用いるため、ゲッタリングを十分行う
ことができ、デバイス特性を向上させることができる。
理を用いないで、再結晶の過程で形成される欠陥をゲッ
タリング源として用いるため、ゲッタリングを十分行う
ことができ、デバイス特性を向上させることができる。
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｅ）は本発明に係るゲッタリング源の
製造方法の一実施例を説明するための図、第２図は一実
施例のＡ部のゲッタリング源（欠陥）を説明する図、第
３図は一実施例のＢ部の欠陥を説明する図である。
製造方法の一実施例を説明するための図、第２図は一実
施例のＡ部のゲッタリング源（欠陥）を説明する図、第
３図は一実施例のＢ部の欠陥を説明する図である。
これらの図において、１１は例えばＳｉからなる基板、
１２ａ、１２ｂは例えばＳｉＯ２からなる絶縁膜（絶縁
膜１２ａは本発明に係る絶縁膜に該当する）、１３は例
えばポリＳｉからなる非単結晶の半導体層（本発明に係
る非単結晶の半導体層に該当する）、１３ａは再結晶半
導体層で、非単結晶の半導体層１３が再結晶化されたも
のである。１３ｂは上部無欠陥層、１３ｃは下部欠陥層
である。１４は例えば５ｉｓＮ４からなる窒化膜、１５
は反射防止膜で（本発明に係る反射防止膜に該当する）
、絶縁膜１２ｂと窒化膜１４とから構成され、特に窒化
膜１４が反射防止膜としての機能を有し、絶縁膜１２ｂ
は後記する選択エツチングを効率よく行うために用いて
いるため、絶縁膜１２ｂがなくても本質的な差はない。
１２ａ、１２ｂは例えばＳｉＯ２からなる絶縁膜（絶縁
膜１２ａは本発明に係る絶縁膜に該当する）、１３は例
えばポリＳｉからなる非単結晶の半導体層（本発明に係
る非単結晶の半導体層に該当する）、１３ａは再結晶半
導体層で、非単結晶の半導体層１３が再結晶化されたも
のである。１３ｂは上部無欠陥層、１３ｃは下部欠陥層
である。１４は例えば５ｉｓＮ４からなる窒化膜、１５
は反射防止膜で（本発明に係る反射防止膜に該当する）
、絶縁膜１２ｂと窒化膜１４とから構成され、特に窒化
膜１４が反射防止膜としての機能を有し、絶縁膜１２ｂ
は後記する選択エツチングを効率よく行うために用いて
いるため、絶縁膜１２ｂがなくても本質的な差はない。
１６は開口部（本発明に係る開口部に該当する）、１７
は単結晶領域（本発明に係る単結晶領域に該当する）、
１７ａは無欠陥の単結晶領域、１８はイオン注入用のマ
スク、１９はアモルファス化されたＳＪＩ域、２０は欠
陥領域、２０ａはグレインバウンダリーといわれる欠陥
、２１ａ、２１ｂ、２’ｌｃは欠陥（２１ａ ５２１ｂ
をゲッタリング源として使用する。）、２２はゲート電
極、２３はソース領域、２４はドレイン領域、２５は例
えばＡ２からなる配線層、２６は例えばＳｉＯ□からな
る眉間絶縁膜である。
は単結晶領域（本発明に係る単結晶領域に該当する）、
１７ａは無欠陥の単結晶領域、１８はイオン注入用のマ
スク、１９はアモルファス化されたＳＪＩ域、２０は欠
陥領域、２０ａはグレインバウンダリーといわれる欠陥
、２１ａ、２１ｂ、２’ｌｃは欠陥（２１ａ ５２１ｂ
をゲッタリング源として使用する。）、２２はゲート電
極、２３はソース領域、２４はドレイン領域、２５は例
えばＡ２からなる配線層、２６は例えばＳｉＯ□からな
る眉間絶縁膜である。
次に、その製造工程について説明する。
まず、第１図（ａ）に示すように、例えば熱酸化により
基板１１上に例えば膜厚が１μｍの絶縁膜１２ａを形成
した後、例えばＣＶＤ法により絶縁膜１２ａ上にポリＳ
ｉを堆積して膜厚が例えば４０００人の半導体層１３を
形成する。これが本発明に係る絶縁膜上に多結晶の半導
体層を形成する工程に該当する。次いで、例えばＣＶＤ
法により半導体層１３上に、膜厚が例えば３００人の絶
縁膜１２ｂ、膜厚が例えば３００人の窒化膜１４を順次
形成し、反射防止膜１５を形成する。次いで、窒化膜１
４、絶縁膜１２ｂを選択的にエツチングして、例えば１
０μｍ角の開口部１６が形成される。
基板１１上に例えば膜厚が１μｍの絶縁膜１２ａを形成
した後、例えばＣＶＤ法により絶縁膜１２ａ上にポリＳ
ｉを堆積して膜厚が例えば４０００人の半導体層１３を
形成する。これが本発明に係る絶縁膜上に多結晶の半導
体層を形成する工程に該当する。次いで、例えばＣＶＤ
法により半導体層１３上に、膜厚が例えば３００人の絶
縁膜１２ｂ、膜厚が例えば３００人の窒化膜１４を順次
形成し、反射防止膜１５を形成する。次いで、窒化膜１
４、絶縁膜１２ｂを選択的にエツチングして、例えば１
０μｍ角の開口部１６が形成される。
これが本発明に係る非単結晶の半導体層上に開口部を有
する反射防止膜を形成する工程に該当する。
する反射防止膜を形成する工程に該当する。
次に、第１図（ｂ）に示すように、エネルギービーム、
例えばＣＷ−Ａｒレーザ（照射条件が例えば波長５１４
５人、４５０℃、１０ｃｎ／ｓｅｃ 、１０Ｗである）
を全面に照射することにより半導体層１３を再結晶化し
て再結晶半導体層１３ａを形成するとともに、半導体層
１３の開口部１６内の領域を単結晶化して単結晶領域１
７を形成する。これが本発明に係る非単結晶の半導体層
の開口部内の領域を単結晶化して単結晶領域を形成する
工程に８亥当する。
例えばＣＷ−Ａｒレーザ（照射条件が例えば波長５１４
５人、４５０℃、１０ｃｎ／ｓｅｃ 、１０Ｗである）
を全面に照射することにより半導体層１３を再結晶化し
て再結晶半導体層１３ａを形成するとともに、半導体層
１３の開口部１６内の領域を単結晶化して単結晶領域１
７を形成する。これが本発明に係る非単結晶の半導体層
の開口部内の領域を単結晶化して単結晶領域を形成する
工程に８亥当する。
ここで、再結晶半導体層１３ａのＡ部（反射防止膜１５
部分）とＢ部（単結晶領域１７の部分）をＴＥＭ観察す
ると、次のようなゲッタリング源（欠陥のこと）が形成
されていることが確認できる。
部分）とＢ部（単結晶領域１７の部分）をＴＥＭ観察す
ると、次のようなゲッタリング源（欠陥のこと）が形成
されていることが確認できる。
まず、再結晶半導体層１３ａのＡ部では第２図に示すよ
うに、再結晶半導体層１３ａと絶縁膜１２ａとの界面か
ら成長している欠陥２１ｂ（ここでは、グレインバウン
ダリー、ライニングタイプの結晶欠陥である）と、再結
晶半導体層１３ａと絶縁膜１２ｂとの界面から成長して
いるゲッタリング源２１ａ （ここでは、グレインバウ
ンダリー、ライニングタイプの結晶欠陥、歪場等である
）とがある。
うに、再結晶半導体層１３ａと絶縁膜１２ａとの界面か
ら成長している欠陥２１ｂ（ここでは、グレインバウン
ダリー、ライニングタイプの結晶欠陥である）と、再結
晶半導体層１３ａと絶縁膜１２ｂとの界面から成長して
いるゲッタリング源２１ａ （ここでは、グレインバウ
ンダリー、ライニングタイプの結晶欠陥、歪場等である
）とがある。
また、再結晶半導体層１３ａのＢ部では第３図に示すよ
うに、再結晶半導体１ｉ１３ａと絶縁膜１２ａとの界面
から成長している欠陥２１Ｃ（ここではライニングタイ
プ結晶欠陥である）がある。
うに、再結晶半導体１ｉ１３ａと絶縁膜１２ａとの界面
から成長している欠陥２１Ｃ（ここではライニングタイ
プ結晶欠陥である）がある。
次に、第１図（ｃ）に示すように、反射防止膜１５の絶
縁膜１２ｂ及び耐酸化膜１４を除去した後、レジストを
パターニングしてイオン注入用のマスク１８を形成する
。次いで、例えばＳｉ゛を単結晶領域１７内に選択的に
イオン注入する。具体的には、第３図に示すように、イ
オン注入が単結晶領域１７の下部欠陥層１３ｃ中にある
ゲッタリング源２１Ｃに選択的にイオン注入されること
により、単結晶領域１７の下部欠陥層１３ｃがアモルフ
ァス化されて第１図（Ｃ）に示すアモルファス化された
領域１９が形成される。これが本発明に係る単結晶領域
内に不純物を選択的に導入する工程に該当する。注入条
件は、例えば１×１０ＩｓＣａ１．−”、 ２８０Ｋｅ
Ｖ、 Ｒｐ＝４４４１人、ΔＲｐ−１２７５人であり、
ピーク位置は再結晶半導体層１３ａと絶縁膜１２ａの界
面になるように適宜設定している。
縁膜１２ｂ及び耐酸化膜１４を除去した後、レジストを
パターニングしてイオン注入用のマスク１８を形成する
。次いで、例えばＳｉ゛を単結晶領域１７内に選択的に
イオン注入する。具体的には、第３図に示すように、イ
オン注入が単結晶領域１７の下部欠陥層１３ｃ中にある
ゲッタリング源２１Ｃに選択的にイオン注入されること
により、単結晶領域１７の下部欠陥層１３ｃがアモルフ
ァス化されて第１図（Ｃ）に示すアモルファス化された
領域１９が形成される。これが本発明に係る単結晶領域
内に不純物を選択的に導入する工程に該当する。注入条
件は、例えば１×１０ＩｓＣａ１．−”、 ２８０Ｋｅ
Ｖ、 Ｒｐ＝４４４１人、ΔＲｐ−１２７５人であり、
ピーク位置は再結晶半導体層１３ａと絶縁膜１２ａの界
面になるように適宜設定している。
次に、第１図（ｄ）に示すように、例えば７００℃−３
０分、Ｎ２ガス中でアニール処理し固相成長させて無欠
陥の単結晶領域１７ａを形成する。
０分、Ｎ２ガス中でアニール処理し固相成長させて無欠
陥の単結晶領域１７ａを形成する。
そして、マスク１８を除去した後、通常行われている例
えばＭＯＳデバイスプロセスにより第１図（ｅ）に示す
ような半導体装置が完成する。
えばＭＯＳデバイスプロセスにより第１図（ｅ）に示す
ような半導体装置が完成する。
この第１図（ｅ）の例では、無欠陥領域をＭＯＳＦＥＴ
のチャネル領域として使用しているが、ＭＯＳＦＥＴに
限らずデバイス自体を単結晶領域１７ａ中に艙底しても
よい。
のチャネル領域として使用しているが、ＭＯＳＦＥＴに
限らずデバイス自体を単結晶領域１７ａ中に艙底しても
よい。
すなわち、上記実施例では、再結晶の過程で形成される
第２図に示すような欠陥２１ａ、２１ｂをゲッタリング
源として用いているため、従来例のような高濃度の酸素
及び高温熱処理（特に、高温熱処理を行わないのは、製
造プロセスの安定性が向上する）を用いないで、Ｓｏｌ
構遺体の再結晶半導体層１３ａ内（具体的には欠陥領域
２０）にゲッタリングを十分行うことができるゲッタリ
ング源を容易に形成することができ、デバイス特性を向
上させることができる。また、単結晶領域１３ａの半導
体層の結晶性を良好にすることができる。
第２図に示すような欠陥２１ａ、２１ｂをゲッタリング
源として用いているため、従来例のような高濃度の酸素
及び高温熱処理（特に、高温熱処理を行わないのは、製
造プロセスの安定性が向上する）を用いないで、Ｓｏｌ
構遺体の再結晶半導体層１３ａ内（具体的には欠陥領域
２０）にゲッタリングを十分行うことができるゲッタリ
ング源を容易に形成することができ、デバイス特性を向
上させることができる。また、単結晶領域１３ａの半導
体層の結晶性を良好にすることができる。
第４図（ａ）（ｂ）は本発明に係るゲッタリング源の製
造方法の他の実施例を説明するための図である。
造方法の他の実施例を説明するための図である。
これらの図において、第１図（ａ）〜（ｅ）と同一符号
は同一または相当部分を示し、１４ａは例えばＳｉｎｇ
からなる酸化膜で、反射防止膜として機能するものであ
り、自己整合イオン注入用マスクとしても使用される。
は同一または相当部分を示し、１４ａは例えばＳｉｎｇ
からなる酸化膜で、反射防止膜として機能するものであ
り、自己整合イオン注入用マスクとしても使用される。
次に、その製造工程について説明する。
まず、第４図（ａ）に示すように、第１図で説明した実
施例と同様に基板１１上に絶縁膜１２ａ、半導体層１３
を形成する０次いで、例えばＣＶＤ法により半導体Ｎ１
３上にＳｉｎｇを堆積して膜厚が例えば５６００人の酸
化膜１４ａ （反射率が例えば１０％となり、これが反
射防止膜１５の働きをする）を形成した後、酸化膜１４
ａを選択的にエツチングして開口部１６を形成する。
施例と同様に基板１１上に絶縁膜１２ａ、半導体層１３
を形成する０次いで、例えばＣＶＤ法により半導体Ｎ１
３上にＳｉｎｇを堆積して膜厚が例えば５６００人の酸
化膜１４ａ （反射率が例えば１０％となり、これが反
射防止膜１５の働きをする）を形成した後、酸化膜１４
ａを選択的にエツチングして開口部１６を形成する。
次に、第４図（ｂ）に示すように、エネルギービーム、
例えばＣＷ−Ａｒレーザを全面に照射することにより半
導体層１３を再結晶化して半導体層１３の開口部１６内
の領域に単結晶領域１７を形成する。次いで、酸化膜１
４ａをマスクとして、例えばＳｔ”を単結晶領域１７内
に選択的にイオン注入する。注入条件は、例えばｌ×１
０１Ｓａｌ−２，２８０にｅＶで、Ｓｉ中ではＲｐ ＝
４４４１人、ΔＲｐ＝１２７５人であり、Ｓｉｎ、中で
はＲｐ ＝３１００人、ΔＲｐ ＝ ７５０人である。
例えばＣＷ−Ａｒレーザを全面に照射することにより半
導体層１３を再結晶化して半導体層１３の開口部１６内
の領域に単結晶領域１７を形成する。次いで、酸化膜１
４ａをマスクとして、例えばＳｔ”を単結晶領域１７内
に選択的にイオン注入する。注入条件は、例えばｌ×１
０１Ｓａｌ−２，２８０にｅＶで、Ｓｉ中ではＲｐ ＝
４４４１人、ΔＲｐ＝１２７５人であり、Ｓｉｎ、中で
はＲｐ ＝３１００人、ΔＲｐ ＝ ７５０人である。
この後、第１図で説明した同様な工程を得ることにより
第１図（ｅ）に示すような半導体装置が完成する。
第１図（ｅ）に示すような半導体装置が完成する。
この実施例では、上記第１実施例と同様な効果を得るこ
とができるうえ、工程を簡略化させしかも、単結晶領域
１７に対してセルフアライメントで位置ずれなくイオン
注入することができる。
とができるうえ、工程を簡略化させしかも、単結晶領域
１７に対してセルフアライメントで位置ずれなくイオン
注入することができる。
本発明によれば、ゲッタリングを十分行うことが可能な
ゲッタリング源を容易に形成することができ、デバイス
特性を向上させることができるという効果がある。
ゲッタリング源を容易に形成することができ、デバイス
特性を向上させることができるという効果がある。
第１図は本発明に係るゲッタリング（欠陥）源の製造方
法の一実施例を説明する図、第２図及び第３図は一実施
例のゲッタリング源（欠陥）を説明する図、 第４図は本発明に係るゲッタリング源の製造方法の他の
実施例を説明する図、 第５図は従来例の製造工程を説明する図、第６図は従来
例のウェハの表面から内部の酸素濃度を示す図である。 １１・・・・・・基板、 １２ａ、１２ｂ・・・・・・絶縁膜、 １３・・・・・・半導体層、 １３ａ・・・・・・再結晶半導体層、 １４・・・・・・窒化膜、 １５・・・・・・反射防止膜、 １６・・・・・・開口部、 １７・・・・・・単結晶領域、 １７ａ・・・・・・無欠陥の単結晶領域、１８・・・・
・・マスク、 １９・・・・・・アモルファス化された領域、２０・・
・・・・欠陥領域、 ２０ａ・・・・・・欠陥、 ２２・・・・・・ゲート電極、 ２３・・・・・・ソース領域、 ２４・・・・・・ドレイン領域、 ２５・・・・・・配線層、 ２６・・・・・・層間絶縁膜。 ：：、 、 −、／ 第４図
法の一実施例を説明する図、第２図及び第３図は一実施
例のゲッタリング源（欠陥）を説明する図、 第４図は本発明に係るゲッタリング源の製造方法の他の
実施例を説明する図、 第５図は従来例の製造工程を説明する図、第６図は従来
例のウェハの表面から内部の酸素濃度を示す図である。 １１・・・・・・基板、 １２ａ、１２ｂ・・・・・・絶縁膜、 １３・・・・・・半導体層、 １３ａ・・・・・・再結晶半導体層、 １４・・・・・・窒化膜、 １５・・・・・・反射防止膜、 １６・・・・・・開口部、 １７・・・・・・単結晶領域、 １７ａ・・・・・・無欠陥の単結晶領域、１８・・・・
・・マスク、 １９・・・・・・アモルファス化された領域、２０・・
・・・・欠陥領域、 ２０ａ・・・・・・欠陥、 ２２・・・・・・ゲート電極、 ２３・・・・・・ソース領域、 ２４・・・・・・ドレイン領域、 ２５・・・・・・配線層、 ２６・・・・・・層間絶縁膜。 ：：、 、 −、／ 第４図
Claims (1)
- 【特許請求の範囲】 絶縁膜上に非単結晶の半導体層を形成する工程と、 前記非単結晶の半導体層上に開口部を有する反射防止膜
を形成する工程と、 エネルギービームを用いて前記非単結晶の半導体層を再
結晶化することにより、前記非単結晶の半導体層の開口
部内の領域を単結晶化して単結晶領域を形成する工程と
、 前記単結晶領域内に不純物を選択的に導入する工程とを
含むことを特徴とするゲッタリング源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110895A JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110895A JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01281735A true JPH01281735A (ja) | 1989-11-13 |
| JP2730905B2 JP2730905B2 (ja) | 1998-03-25 |
Family
ID=14547408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110895A Expired - Fee Related JP2730905B2 (ja) | 1988-05-07 | 1988-05-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730905B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121826A (ja) * | 1982-12-28 | 1984-07-14 | Agency Of Ind Science & Technol | 半導体単結晶膜の製造方法 |
| JPS61125169A (ja) * | 1984-11-22 | 1986-06-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
-
1988
- 1988-05-07 JP JP63110895A patent/JP2730905B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121826A (ja) * | 1982-12-28 | 1984-07-14 | Agency Of Ind Science & Technol | 半導体単結晶膜の製造方法 |
| JPS61125169A (ja) * | 1984-11-22 | 1986-06-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730905B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| CN100419135C (zh) | 低缺陷密度的改变取向的Si及其产品 | |
| JPS62247572A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3287524B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS6142855B2 (ja) | ||
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH01281735A (ja) | 半導体装置の製造方法 | |
| JPS6342417B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH01181473A (ja) | 半導体装置及びその製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPS62239520A (ja) | Ｓｏｉ膜の形成方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS62193128A (ja) | 半導体装置の製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JP2725000B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |