JPS62193128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62193128A JPS62193128A JP3472286A JP3472286A JPS62193128A JP S62193128 A JPS62193128 A JP S62193128A JP 3472286 A JP3472286 A JP 3472286A JP 3472286 A JP3472286 A JP 3472286A JP S62193128 A JPS62193128 A JP S62193128A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- opening
- substrate
- natural oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は自然酸化膜を低温で容易に除去する方法に関す
るもので、特に三次元回路素子を実現するための固相エ
ピタキシープロセスへの応用に好適である。
るもので、特に三次元回路素子を実現するための固相エ
ピタキシープロセスへの応用に好適である。
本発明は、半導体基板上に設けられた非結晶又は多結晶
シリコンを基板の一部を種にして単結晶化する固相エピ
タキシー法において、シリコンを堆積するに先立ち、還
元性の雰囲気中で半導体基板に短波長のエネルギー線を
照射することにより、低温で他の領域にダメージを与え
ることなく基板表面の自然酸化膜を除去し、引き続くエ
ピタキシーを可能にするものである。
シリコンを基板の一部を種にして単結晶化する固相エピ
タキシー法において、シリコンを堆積するに先立ち、還
元性の雰囲気中で半導体基板に短波長のエネルギー線を
照射することにより、低温で他の領域にダメージを与え
ることなく基板表面の自然酸化膜を除去し、引き続くエ
ピタキシーを可能にするものである。
三次元回路素子を実現するためには、半導体層を多層に
積層する過程でオートドーピングや固相拡散の影響を最
小限に抑える低温プロセスが必要になる。従来から提案
されている種々の方法の中に固相エピタキシー法がある
。これは、半導体基板の表面の一部を開口して下地結晶
表面を露出させておき、この上に非結晶又は多結晶シリ
コン膜を堆積した後に開口部の下地結晶を種として固相
エピタキシーを起こさせることにより、全体を単結晶化
する技術である。５５０°Ｃ〜６５０’Ｃの低温処理で
単結晶が得られるので、三次元回路素子の製造に有効な
手段といわれている。
積層する過程でオートドーピングや固相拡散の影響を最
小限に抑える低温プロセスが必要になる。従来から提案
されている種々の方法の中に固相エピタキシー法がある
。これは、半導体基板の表面の一部を開口して下地結晶
表面を露出させておき、この上に非結晶又は多結晶シリ
コン膜を堆積した後に開口部の下地結晶を種として固相
エピタキシーを起こさせることにより、全体を単結晶化
する技術である。５５０°Ｃ〜６５０’Ｃの低温処理で
単結晶が得られるので、三次元回路素子の製造に有効な
手段といわれている。
ところで固相エピタキシーを行う場合、通常、開口部を
設けたときに開口部の表面にできる薄い自然酸化膜を除
去することが必要になる。自然酸化膜が存在すると、多
結晶シリコンと基板開口部との接触状態が悪くなり、エ
ピタキシーの進行を阻害するからである。
設けたときに開口部の表面にできる薄い自然酸化膜を除
去することが必要になる。自然酸化膜が存在すると、多
結晶シリコンと基板開口部との接触状態が悪くなり、エ
ピタキシーの進行を阻害するからである。
従来、この自然酸化膜を除去するために、非結晶又は多
結晶シリコンを堆積した後、約１０００℃に昇温して１
１□雰囲気中でアニーリングを行うことや、シリコンの
堆積前に表面を計スパッタで洗浄すること（例えば日経
マイクロデバイセス １９８５年１０月号Ｐ７９〜８７
）、あるいは水素プラズマ中でエツチングすることなど
が行われれていた。またＭＢＥ装置を用いる場合は、シ
リコンの堆積前に１１□雰囲気中で６００°Ｃ程度のヘ
ーキングを行うことによって自然酸化膜を除去していた
。
結晶シリコンを堆積した後、約１０００℃に昇温して１
１□雰囲気中でアニーリングを行うことや、シリコンの
堆積前に表面を計スパッタで洗浄すること（例えば日経
マイクロデバイセス １９８５年１０月号Ｐ７９〜８７
）、あるいは水素プラズマ中でエツチングすることなど
が行われれていた。またＭＢＥ装置を用いる場合は、シ
リコンの堆積前に１１□雰囲気中で６００°Ｃ程度のヘ
ーキングを行うことによって自然酸化膜を除去していた
。
しかしながら、これらの方法は、高温処理時に不純物の
再拡散を引き起こしたり、スパッタあるいはプラズマエ
ツチング時のイオンによる衝撃で基板や素子領域がダメ
ージを受けるという問題があった。更にＭＢＥ装置の場
合には装置自体高価であって量産に向かないと言う問題
もあった。
再拡散を引き起こしたり、スパッタあるいはプラズマエ
ツチング時のイオンによる衝撃で基板や素子領域がダメ
ージを受けるという問題があった。更にＭＢＥ装置の場
合には装置自体高価であって量産に向かないと言う問題
もあった。
本発明は、非結晶シリコンや多結晶シリコンを堆積する
に先立って、還元性の雰囲気中でエキシマレーザ等によ
り半導体基板に短波長のエネルギー線のパルスを照射す
ることにより、低温で他の領域にダメージを与えること
なく、簡単に基板表面の自然酸化膜を取り除くようにし
たものである。
に先立って、還元性の雰囲気中でエキシマレーザ等によ
り半導体基板に短波長のエネルギー線のパルスを照射す
ることにより、低温で他の領域にダメージを与えること
なく、簡単に基板表面の自然酸化膜を取り除くようにし
たものである。
半導体基板に短波長のエネルギー線のパルスが照射され
ると、基板表面の自然酸化膜のみが瞬時に加熱され、他
の領域に熱的な影響を与えることなく自然酸化膜が除去
される。
ると、基板表面の自然酸化膜のみが瞬時に加熱され、他
の領域に熱的な影響を与えることなく自然酸化膜が除去
される。
以下、図面を参照して本発明の実施例について説明する
。
。
第１図は本発明の概念を示す。第１図Ａに示すように、
単結晶シリコン基板（１）上の絶縁膜（２）に開口部を
設けた試料を洗浄した後には、開口部表面に１０人程度
の薄い自然酸化膜（３）がついた状態になる。次に試料
をＣＶＯ装置等、これから非結晶又は多結晶シリコンを
堆積させようとする装置内に導入し、数百Ｔｏｒｒの水
素雰囲気にさらす。
単結晶シリコン基板（１）上の絶縁膜（２）に開口部を
設けた試料を洗浄した後には、開口部表面に１０人程度
の薄い自然酸化膜（３）がついた状態になる。次に試料
をＣＶＯ装置等、これから非結晶又は多結晶シリコンを
堆積させようとする装置内に導入し、数百Ｔｏｒｒの水
素雰囲気にさらす。
次に水素雰囲気中で基板（１）表面に、短波長（λ＜
３３０ｎｍ）かつ単時間（τ＜ １０−’５ｅｃ）の均
一なエネルギー分布をもつ光ビームパルス（４）を照射
する。このようにすると開口部のごく表面付近（〈１０
００人）の部分のみが加熱され、自然酸化膜（３）は下
地のシリコンを損傷することなく除去される。
３３０ｎｍ）かつ単時間（τ＜ １０−’５ｅｃ）の均
一なエネルギー分布をもつ光ビームパルス（４）を照射
する。このようにすると開口部のごく表面付近（〈１０
００人）の部分のみが加熱され、自然酸化膜（３）は下
地のシリコンを損傷することなく除去される。
続いて基板（１）上に非結晶又は多結晶シリコン膜（５
）を同装置内で堆積させる（ ＜ ６５０℃）。必要に
応じてＳｉ７オンを注入してアモルファス化処理を行う
（第１図Ｂ）。
）を同装置内で堆積させる（ ＜ ６５０℃）。必要に
応じてＳｉ７オンを注入してアモルファス化処理を行う
（第１図Ｂ）。
その後、炉加熱やレーザ光照射によりアニーリング（＜
６５０℃）すると開口部から固相エピタキシーが進行し
、非結晶又は多結晶シリコン膜（５）全体が単結晶化し
て単結晶層（６）が得られる（第１図Ｃ）。
６５０℃）すると開口部から固相エピタキシーが進行し
、非結晶又は多結晶シリコン膜（５）全体が単結晶化し
て単結晶層（６）が得られる（第１図Ｃ）。
第３図は本発明の方法を三次元回路素子の製造に応用し
た実施例である。この例ではＭＯＳトランジスタで回路
を構成したが、他にバイポーラトランジスタ等によるバ
リエイジョンも考えられる。
た実施例である。この例ではＭＯＳトランジスタで回路
を構成したが、他にバイポーラトランジスタ等によるバ
リエイジョンも考えられる。
まず、第３図Ａのように、シリコン基板（１）上に通常
の方法で第１のＭＯＳトランジスタ（７）を設けた後、
フィールド酸化膜（２）の適当な箇所に開口（８）を形
成する。続いて第３図Ｂのように、基板表面全面に層間
絶縁膜となる厚い絶縁膜（９）を設ける。この絶縁膜（
９）は表面の凹凸を補正し、表面を平坦化して上部層の
形成に備える機能も有している。
の方法で第１のＭＯＳトランジスタ（７）を設けた後、
フィールド酸化膜（２）の適当な箇所に開口（８）を形
成する。続いて第３図Ｂのように、基板表面全面に層間
絶縁膜となる厚い絶縁膜（９）を設ける。この絶縁膜（
９）は表面の凹凸を補正し、表面を平坦化して上部層の
形成に備える機能も有している。
次に先に設けた開口（８）上の絶縁膜を除去し、基板面
を露出させる。洗浄処理を施した後は、第１図Ｂと同様
、開口（８）の表面は自然酸化膜（３）で覆われた状態
となる（第２図Ｃ）。
を露出させる。洗浄処理を施した後は、第１図Ｂと同様
、開口（８）の表面は自然酸化膜（３）で覆われた状態
となる（第２図Ｃ）。
ここで先の例と同様の条件下で短波長の光ビームパルス
（４）を照射し、自然酸化膜（３）を除去する。
（４）を照射し、自然酸化膜（３）を除去する。
続いて非結晶又は多結晶シリコン層（５）を堆積させ、
低温アニーリングを施せば、固相エピタキシーが進行し
て単結晶の上層（６）が得られる。
低温アニーリングを施せば、固相エピタキシーが進行し
て単結晶の上層（６）が得られる。
この後通常の方法を用いて上層（６）に第２のＭＯＳト
ランジスタαΦを形成すると、二層構造の三次元回路素
子を構成することができる。
ランジスタαΦを形成すると、二層構造の三次元回路素
子を構成することができる。
上述のごとく、本発明によれば、還元性雰囲気中で短波
長のパルス光を照射することにより、下地層にダメージ
を与えることなく、低温（＜６００’ｃ ）で効果的に
開口部の自然酸化膜を除去することができる。この方法
を用いると、基板や下地層の素子領域への影響が最小限
に抑えられるため、素子の形成された半導体層を積層す
るプロセスが必要な三次元回路素子の製造に好適である
。更に装置自体も従来のＣＶＤ装置などの通常使われて
いる装置にエネルギー線を導入するための窓を設けるだ
けで良く、むずかしい作業を必要としないので、従来装
置とのインターフェースが容易であるという利点もある
。
長のパルス光を照射することにより、下地層にダメージ
を与えることなく、低温（＜６００’ｃ ）で効果的に
開口部の自然酸化膜を除去することができる。この方法
を用いると、基板や下地層の素子領域への影響が最小限
に抑えられるため、素子の形成された半導体層を積層す
るプロセスが必要な三次元回路素子の製造に好適である
。更に装置自体も従来のＣＶＤ装置などの通常使われて
いる装置にエネルギー線を導入するための窓を設けるだ
けで良く、むずかしい作業を必要としないので、従来装
置とのインターフェースが容易であるという利点もある
。
第１図Ａ−Ｃは本発明の方法の概念を示す断面図、第２
図Ａ〜下は本発明の方法による三次元回路素子の製造の
実施例を示す工程率の断面図である。 （１１はシリコン基板、（２）はフィールド酸化膜、（
３）は自然酸化膜、（４）はエネルギービーム、（５）
はポリシリコン層、（６）は単結晶層、（７）は第１
ＭＯＳ ｌ−ランジスタ、（８）は開口部、（９）は層
間絶縁膜、Ｏｏは第２のＭＯＳ ｌ−ランジスタ、αυ
はフィールド酸化膜。 未発・朗Ｑろン人のｉｔ公乞示す断面図第１図 １ シリコン４４ｋ ４−−エネルギー
と一ム２ フィールド鹸化＃ ５ ホ゛リ
シリコン１３ 自π１喫イ乙１’ｌＸ６ −
単Ｉ古晶漫１ シリコン差損−７一−１１／７Ｍ０
５ｈランジスタ２ フィールリド絢１び罠
８ 閉口部３ 自免最４乙頃 ９ 層間
絶縁膜４− ・・・エネルギーヒ一ム
図Ａ〜下は本発明の方法による三次元回路素子の製造の
実施例を示す工程率の断面図である。 （１１はシリコン基板、（２）はフィールド酸化膜、（
３）は自然酸化膜、（４）はエネルギービーム、（５）
はポリシリコン層、（６）は単結晶層、（７）は第１
ＭＯＳ ｌ−ランジスタ、（８）は開口部、（９）は層
間絶縁膜、Ｏｏは第２のＭＯＳ ｌ−ランジスタ、αυ
はフィールド酸化膜。 未発・朗Ｑろン人のｉｔ公乞示す断面図第１図 １ シリコン４４ｋ ４−−エネルギー
と一ム２ フィールド鹸化＃ ５ ホ゛リ
シリコン１３ 自π１喫イ乙１’ｌＸ６ −
単Ｉ古晶漫１ シリコン差損−７一−１１／７Ｍ０
５ｈランジスタ２ フィールリド絢１び罠
８ 閉口部３ 自免最４乙頃 ９ 層間
絶縁膜４− ・・・エネルギーヒ一ム
Claims (1)
- 半導体基板上に形成した半導体素子と上記半導体基板上
を覆って形成された絶縁層の、該半導体基板上に形成さ
れた開口部を介して、上記絶縁層上に半導体層を形成す
る半導体装置の製造方法において、上記開口部を形成し
た後、該開口部に露出した上記半導体基板表面に還元性
雰囲気中でエネルギー線を照射して該表面をエッチング
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034722A JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034722A JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193128A true JPS62193128A (ja) | 1987-08-25 |
| JPH0799742B2 JPH0799742B2 (ja) | 1995-10-25 |
Family
ID=12422217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034722A Expired - Lifetime JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799742B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| JPS63224233A (ja) * | 1987-03-13 | 1988-09-19 | Science & Tech Agency | 表面処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016416A (ja) * | 1983-07-08 | 1985-01-28 | Hitachi Ltd | 気相成長装置 |
| JPS6085515A (ja) * | 1983-10-17 | 1985-05-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-02-19 JP JP61034722A patent/JPH0799742B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016416A (ja) * | 1983-07-08 | 1985-01-28 | Hitachi Ltd | 気相成長装置 |
| JPS6085515A (ja) * | 1983-10-17 | 1985-05-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| JPS63224233A (ja) * | 1987-03-13 | 1988-09-19 | Science & Tech Agency | 表面処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799742B2 (ja) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| US20220223467A1 (en) | Method for direct hydrophilic bonding of substrates | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPS62193128A (ja) | 半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPS628007B2 (ja) | ||
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPS5853824A (ja) | 半導体装置の製造方法 | |
| JPS5825221A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPS63119270A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0396222A (ja) | 単結晶Ｓｉ膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |