JPS62247572A - 絶縁ゲ−ト電界効果トランジスタの製造方法 - Google Patents

絶縁ゲ−ト電界効果トランジスタの製造方法

Info

Publication number
JPS62247572A
JPS62247572A JP61305578A JP30557886A JPS62247572A JP S62247572 A JPS62247572 A JP S62247572A JP 61305578 A JP61305578 A JP 61305578A JP 30557886 A JP30557886 A JP 30557886A JP S62247572 A JPS62247572 A JP S62247572A
Authority
JP
Japan
Prior art keywords
layer
field effect
insulated gate
effect transistor
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61305578A
Other languages
English (en)
Other versions
JPH0640582B2 (ja
Inventor
ラウラ・メーダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS62247572A publication Critical patent/JPS62247572A/ja
Publication of JPH0640582B2 publication Critical patent/JPH0640582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲート電界効果トランジスタ（ＩＣＦＥＴ
）、特に高密度集積回路における応答速度の速い絶縁ゲ
ート電界効果トランジスタの製造方法に関するものであ
る。
集積密度を高くし、且つ応答速度を速くするためには絶
縁ゲート電界効果トランジスタの水平方向寸法及び垂直
方向寸法を減少する必要がある（“比例縮小側”）。特
に基板内における“ドレイン”及び“ソース”の接合深
さを減少する必要がある。市販されている通常の絶縁ゲ
ート電界効果トランジスタにおいては、極めて薄い接合
を用いると、一般に欠点が多（なり、特に能動領域の層
抵抗が増大し、且つこれら能動領域と関連の電極との間
の接触の信頼性が減少する。
かかる欠点を除去するために“ソース”及び“ドレイン
”の能動領域を基板内でなく、基板表面に形成するよう
にした絶縁ゲート電界効果トランジスタが提案された。
この型の構体は例えば本願人のイタリア国特許出願第２
１９６８Ａ／８４に記載されているように選択エピタキ
シャルにより得ることができるが、この選択エピタキシ
ャルを行うためには気相からエピタキシャル薄膜を再現
的に成長せしめ得る専用反応器を必要とすると共に成長
した単結晶領域を画成する選択エツチングを行う必要が
ある。
この反応器は極めて高価であると共にエピタキシャル成
長を行う温度も比較的高い（１１５０℃）。
又、製造方法の変形として、堆積した多結晶珪素層を、
エピタキシャル成長でなく、レーザによって再結晶化す
ることにより“ソース”及び“ドレイン”の能動領域を
得るようにすることも上記イタリア国特許出願に記載さ
れている。しかし、レーザによる再結晶化処理は多量生
産に対しては工業的に有利ではない。
本発明の目的は、既知の製造方法に比べ一層経済的で、
しかも一層信頼し得る製造を行い得るようにした最小深
さの接合を有する絶縁ゲート電界効果トランジスタの製
造方法を提供せんとするにある。
本発明は第１導電型の単結晶珪素基板の予定区域に絶縁
ゲート電界効果トランジスタを製造するに当り、前記基
板１の予定区域の第１予定領域に第１絶縁層と、この第
１絶縁層上に導電層、この導電層上に第２絶縁層を順次
形成し、第１絶縁層及び導電層はトランジスタのゲート
誘電体及びゲート電極を夫々形成し、前記導電層の端縁
部の少なくとも露出部分に絶縁壁を形成し、次いで多結
晶珪素層を形成するものにおいて、前記第１導電型とは
逆の第２導電型を呈する不純物をイオン注入し、この不
純物の原子種、その不純物濃度及び注入エネルギーを適
宜定めて、基板１の前記多結晶珪素層への直接接触を行
う予定区域の領域に不純物をイオン注入して前記予定区
域の少なくとも第２予定領域の多結晶珪素をアモルファ
ス珪素層に変換し、次いで低温度の加熱処理を施してト
ランジスタのドレイン及びソース領域を形成し得る予め
アモルファス珪素に変換された多結晶珪素の少なくとも
部分を前記基板から所定厚さに亘り単結晶珪素のエピタ
キシャル型再結晶化領域を形成し得るようにしたことを
特徴とする。
図面につき本発明の詳細な説明する。
第１図に示す本発明方法による出発構体は、当業者に既
知の処理で得られると共にドーピング不純物濃度が低い
（約１０１５原子／ｃｍ’）Ｐ型の単結晶珪素基板１を
具え、その予定領域３上に絶縁ゲート電界効果トランジ
スタを形成し得るようにする。
基板１の領域３の外側には二酸化珪素（ＳｉＯ□）の層
２を被覆し、この二酸化珪素Ｎ２によってこの能動領域
を他の領域から分離し得る“電界”誘電体を構成する。
この構体に施す順次の処理を第２〜５図につき以下に示
す。
Ｏ基板１の露出表面をほぼ１０００℃の温度で加熱酸化
して厚さが約３０ｎｍの二酸化珪素層４（第２図）を形
成し、これにより最終トランジスタのゲート誘電体を構
成し得るようにする。
Ｏ厚さが約５００ｎｍの多結晶珪素層５　（第２図）を
シラン（Ｓ　ｉ　Ｈｔ）から堆積する。この堆積はＬＰ
ＧＶＤ技術（低圧化学気相成長）により約６００℃の温
度で行う。
Ｏ多結晶珪素層５に予備堆積によりオキシ塩化燐（ＰＯ
Ｃｌ　３）を約９２０℃の温度でドープする。この際の
ドーピング不純物濃度（Ｎ型）を１０２６原子／ｃｌＩ
１３　とする。
Ｏ第２図に示すように約１０００℃の温度で酸化雰囲気
中でドーピング不純物を多結晶珪素層５内に拡散すると
共に数１０ｎｍの厚さの二酸化珪素薄膜６を成長させる
。
○既知の写真食刻技術によりフォトレジストマスク７を
被着して二酸化珪素Ｎ６の予定区域８を保護する。第３
図に示すようにこのマスク７によってトランジスタのチ
ャンネルの機能を呈する基板工の領域上に位置する絶縁
ゲート電界効果トランジスタのゲート区域を画成する。
○これらｒｒＪ６，５．４の保護されてない部分を選択
的または物理的エツチング（ウェットエツチング、特に
“イン−プラズマ”）により除去してこの予定区域に互
いに積み重ねられた二酸化珪素層６の１部分８、多結晶
珪素層５の１部分９及び“ゲート酸化物層４の１部分１
０（これら部分により“ゲートを画成する）を残存させ
るようにする。
Ｏかようにして露出した珪素の表面をほぼ８００℃の比
較的低い温度で加熱酸化して厚さが珪素内のドーピング
不純物の濃度に依存する酸化物層を成長させる。従って
二酸化珪素層１１は、ドーピング不純物濃度がほぼ１０
２０原子／ｃｍ３の多結晶珪素部分の両端及び表面にほ
ぼ１５０ｎｍの厚さに亘り成長するが、ドーピング不純
物濃度が約ｉｏ”原子／ｃｍ３の基板１の露出区域には
厚さがほぼ３５ｎｍの二酸化珪素ｊｉＪ１２が成長する
（第４図）。
○これら二酸化珪素層に、二酸化珪素層１２が完全に除
去されるまで（希釈弗化水素酸による）化学エンチング
を施して酸化物層が薄い区域の基板１の表面を露出する
。しかし、このエツチングによるも多結晶珪素層の部分
９は露出しない。その理由は、この多結晶珪素層部分９
が極めて肉厚の層部分８で被覆されているからである。
これがため、第５図から明らかなように絶縁ゲート電界
効果トランジスタのゲート電極を構成するために用いる
多結晶珪素層部分９は二酸化珪素Ｊｉ１３により完全に
囲まれるようになる。フィールド酸化物２の厚さは充分
に減少されない。このエツチングによって単結晶珪素基
板の表面を次の多結晶珪素の堆積を行うために準備する
。
本発明製造方法の主要部は次に示す処理にある。
Ｏ第６図に示すように低圧炉（ＬＰＧＶＤ）内で予定厚
さく約５００ｎｍ）の多結晶珪素層を堆積する。
○多結晶珪素層をアモルファス状態とし得る原子種を第
６図に垂直方向の矢印で示すようにイオジ注入し、この
イオン注入は第６図に斜線で示すように単結晶と多結晶
との界面を僅かに横切るようなエネルギーで実施する必
要があり、この際イオン注入のドーズ量は多結晶珪素層
を完全にアモルファス状態とし得る程度の量とする。
Ｏ次いで固相エピタキシャルにより注入相の単結晶珪素
として全体を再結晶化するに好適な４５０℃〜６００℃
の温度で再結晶化の加熱処理を施す。
しかし、第７図に示すように固相エピタキシャルはアモ
ルファス相（ＳｉＯ□）上の区域では行われず、従って
この区域には多結晶珪素１４が残存する。
○“フォトレジスト”マスクの被着及びこれに次ぐ化学
エツチング（又はイン−プラズマエツチング）による過
剰多結晶珪素層部分の除去の処理を施して第８図に示す
ように最終トランジスタの“ソース”及び“ドレイン”
領域を分離し、これによりこの同一の処理で相互接続細
条をも画成し得るようにする。最後に、金属化層１８を
堆積し、エツチングにより、第８図に示すように“ソー
ス”及び“ドレイン”１６及び１７の接点区域の上側の
金属化層部分を残存させてソース及びドレイン接点１８
を形成する。
本発明製造方法では、ドーピング材を多結晶珪素の領域
１６．１７内に最小深さにイオン注入し、次いで高温の
加熱処理を施すも基板Ｉ内にこのドーピング材を拡散せ
ず、従ってソース及びドレインの接合がゲート酸化物一
基板の界面の下側まで延在しないようにする。
かかる状態のもとでは接合の横方向容量は存在しない。
かように横方向容量が存在しないことによりトランジス
タの応答速度を速くすることができる。又、空乏領域は
、従来の絶縁ゲート電界効果トランジスタの場合のよう
に横方向に延在しないで能動領域の下側に垂直（縦）方
向に延在するため、トランジスタの有効長さが増大する
と共につきぬけ現象の危険性が減少する。
本発明の利点は、通常使用される型であり、しかも珪素
のエピタキシャル成長を特定の反応器内で１１５０℃の
温度で行う代わりに低温で珪素の堆積を行って電界効果
トランジスタのソース及びドレイン接点を形成し得るよ
うにした型の多結晶珪素を用いることができる。
上述したように最初に堆積した層を、多結晶珪素の単結
晶珪素への変換により比較的容易にエピタキシャル再生
長させることができる。即ち多結晶珪素層全体をイオン
注入によりアモルファス状態にした後、比較的低い温度
（５００〜６００℃）での加熱処理を施すだけで基板の
結晶系に整列して堆積層の再成長を行うことができる。
この処理によっても多結晶珪素に得られた層の抵抗値を
改善することができる。
また、本発明による製造方法では基板の外部の区域に多
結晶の珪素の相互接続部を形成することができるが、こ
れは上述した従来の製造方法では得ることができない。
その理由はエピタキシャル反応器では基板の外部の区域
に多結晶珪素を気相成長させることができないからであ
る。
上述した例では記載しなかったが、当業者にとって既知
のように標準トランジスタ（Ｎ−ＭＯＳ及びＣ−ＭＯＳ
）に対しても次に示す利点が得られる。即ち一層平坦な
構体がえられるため金属化に対する急激なステップ状部
分を回避することができ、従って金属化層と薄い接合と
の間の接触の問題を除去することができる。その理由は
、本発明により得られた接合が厚く、はぼ零の深さであ
るからである。又、最小の“ゲート”即ち接点距離を画
成する設計規則も考慮しないでよい。その理由はこれが
すでに臨界的でないからである。
本発明は上述した例にのみ限定されるものではなく、要
旨を変更しない範囲内で種々の変更を加えることができ
る。
【図面の簡単な説明】
第１図乃至第８図は本発明絶縁ゲート電界効果トランジ
スタの製造方法の諸工程を示す拡大断面図である。 １・・・基板　　　　　　　２・・・二酸化珪素層３・
・・予定領域　　　　　４・・・二酸化珪素層５・・・
多結晶珪素層　　　６・・・二酸化珪素薄膜７・・・フ
ォトレジストマスク ８・・・１部分（６）９・・・１部分（５）１０・・・
１部分（４） １１、１２．１３・・・二酸化珪素層 １４・・・多結晶珪素層 １５・・・再結晶化単結晶層 １６・・・ソース領域 １７・・・ドレイン領域 １８・・・金属化接点 手　　続　　補　　正　　書（方式） 昭和６２年　５月１１日 特許庁長官　　黒　　１）　　明　　雄　　殿１、事件
の表示 昭和６１年特許願第３０５５７８号 ２、発明の名称 絶縁ゲート電界効果トランジスタの製造方法３、補正を
する者 事件との関係　　特許出願人 名称　　　ニスジーニス・マイクロエレット口二カ・ニ
ス・ピー・ニー ４、代理人

Claims (1)

  1. 【特許請求の範囲】 １、第１導電型の単結晶珪素基板１の予定区域に絶縁ゲ
    ート電界効果トランジスタ９を製造するに当り、前記基
    板１の予定区域の第１予定領域に第１絶縁層１０と、こ
    の第１絶縁層１０上に導電層９、この導電層９上に第２
    絶縁層８を順次形成し、第１絶縁層１０及び導電層９は
    トランジスタのゲート誘電体及びゲート電極を夫々形成
    し、前記導電層９の端縁部の少なくとも露出部分に絶縁
    壁１１を形成し、次いで多結晶珪素層１４を形成するも
    のにおいて、前記第１導電型とは逆の第２導電型を呈す
    る不純物をイオン注入し、この不純物の原子種、その不
    純物濃度及び注入エネルギーを適宜定めて、基板１の前
    記多結晶珪素層１４への直接接触を行う予定区域の領域
    に不純物をイオン注入して前記予定区域の少なくとも第
    ２予定領域の多結晶珪素をアモルファス珪素層に変換し
    、次いで低温度の加熱処理を施してトランジスタのドレ
    イン及びソース領域１６、１７を形成し得る予めアモル
    ファス珪素に変換された多結晶珪素１４の少なくとも部
    分を前記基板から所定厚さに亘り単結晶珪素のエピタキ
    シャル型再結晶化領域１５を形成し得るようにしたこと
    を特徴とする絶縁ゲート電界効果トランジスタの製造方
    法。 ２、イオン注入に使用する不純物の原子種を砒素とした
    ことを特徴とする特許請求の範囲第１項に記載の絶縁ゲ
    ート電界効果トランジスタの製造方法。 ３、多結晶非再結晶化層１４の部分に単結晶珪素層への
    相互接続素子を画成することを特徴とする特許請求の範
    囲第１項に記載の絶縁ゲート電界効果トランジスタの製
    造方法。
JP61305578A 1985-12-23 1986-12-23 絶縁ゲ−ト電界効果トランジスタの製造方法 Expired - Fee Related JPH0640582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8523356A IT1209682B (it) 1985-12-23 1985-12-23 Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima.
IT23356A/85 1985-12-23

Publications (2)

Publication Number Publication Date
JPS62247572A true JPS62247572A (ja) 1987-10-28
JPH0640582B2 JPH0640582B2 (ja) 1994-05-25

Family

ID=11206358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61305578A Expired - Fee Related JPH0640582B2 (ja) 1985-12-23 1986-12-23 絶縁ゲ−ト電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4789644A (ja)
EP (1) EP0227085B1 (ja)
JP (1) JPH0640582B2 (ja)
DE (1) DE3688929T2 (ja)
IT (1) IT1209682B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824144B2 (ja) * 1987-06-10 1996-03-06 三菱電機株式会社 半導体装置の製造方法
US4923824A (en) * 1988-04-27 1990-05-08 Vtc Incorporated Simplified method of fabricating lightly doped drain insulated gate field effect transistors
JPH0828427B2 (ja) * 1988-09-14 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH0291932A (ja) * 1988-09-28 1990-03-30 Fujitsu Ltd 半導体装置の製造方法
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
EP0417457A3 (en) * 1989-08-11 1991-07-03 Seiko Instruments Inc. Method of producing field effect transistor
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US5250454A (en) * 1992-12-10 1993-10-05 Allied Signal Inc. Method for forming thickened source/drain contact regions for field effect transistors
US5738731A (en) 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
TW328650B (en) * 1996-08-27 1998-03-21 United Microelectronics Corp The MOS device and its manufacturing method
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US5827768A (en) * 1997-07-07 1998-10-27 National Science Council Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure
US6160299A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US5970352A (en) * 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US6403433B1 (en) * 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6214680B1 (en) * 1999-12-13 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate a sub-quarter-micron MOSFET with lightly doped source/drain regions
US6573160B2 (en) * 2000-05-26 2003-06-03 Motorola, Inc. Method of recrystallizing an amorphous region of a semiconductor
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
US6787424B1 (en) * 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
KR100521383B1 (ko) * 2003-11-17 2005-10-12 삼성전자주식회사 소자분리막 상에 형성된 소오스/드레인을 갖는 반도체소자 및 그 제조방법
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4542580A (en) * 1983-02-14 1985-09-24 Prime Computer, Inc. Method of fabricating n-type silicon regions and associated contacts
US4588447A (en) * 1984-06-25 1986-05-13 Rockwell International Corporation Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films

Also Published As

Publication number Publication date
EP0227085A2 (en) 1987-07-01
EP0227085A3 (en) 1988-07-06
DE3688929D1 (de) 1993-09-30
IT1209682B (it) 1989-08-30
DE3688929T2 (de) 1993-12-23
JPH0640582B2 (ja) 1994-05-25
EP0227085B1 (en) 1993-08-25
IT8523356A0 (it) 1985-12-23
US4789644A (en) 1988-12-06

Similar Documents

Publication Publication Date Title
US4789644A (en) Process for fabrication, by means of epitaxial recrystallization, of insulated-gate field-effect transistors with junctions of minimum depth
US4629520A (en) Method of forming shallow n-type region with arsenic or antimony and phosphorus
JPS62203380A (ja) 半導体素子の製造方法
JP2982383B2 (ja) Ｃｍｏｓトランジスタの製造方法
JPH055372B2 (ja)
JPH03154383A (ja) 半導体装置
EP0233791A2 (en) Insulated gate field effect transistor and method of manufacture thereof
JPH0482180B2 (ja)
JPH06101540B2 (ja) 半導体集積回路の製造方法
JPH0239091B2 (ja)
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH0249019B2 (ja)
JP2807296B2 (ja) 半導体単結晶層の製造方法
JPH0362015B2 (ja)
JPS62194617A (ja) 半導体装置の製造方法
JPH02295130A (ja) 半導体装置の製造方法
JPH0810696B2 (ja) 半導体装置の製造方法
JPH01205467A (ja) バイポーラトランジスタ構造の製造方法
JPH0750416A (ja) 半導体装置の製造方法
JPH069212B2 (ja) 半導体装置の製造方法
JPH0697276A (ja) 半導体装置の製造方法
JPH06101543B2 (ja) 半導体集積回路の製造方法
JPS61248461A (ja) スタツクドｃｍｏｓ　ｆｅｔの製造方法
JPH01161868A (ja) 半導体装置の製造方法
JPH03232238A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees