JPH01282835A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 半導体装置の製造方法に関し、 ＭＯ３Ｉ−ランジスタの特性を損うことがないよう、強
い応力場を発生させないような、深いトレンチ分離構造
の製造方法を提供することを目的とし、 半導体基板の一主面に溝を形成し、該溝の側壁に少なく
とも一層の絶縁膜を形成し、該溝内部を多結晶シリコン
で埋め込み、該多結晶シリコンの上部を酸化してなる構
造と、選択酸化法によるフィールド酸化膜とによって素
子分離する半導体装置の製造方法において、上記多結晶
シリコン上部を１０００℃以上の温度で、フィールド酸
化膜厚の１／２以上の厚みに選択的に酸化し、その後、
チャンネルストップ用の不純物を導入し、９００°程度
の通常の温度でフィールド酸化膜を形成する工程を有す
るように構成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特に微細幅のＣ
ＭＯＳウェル間分離構造を形成する方法に関する。

近年、半導体集積回路の規模は急速に増大しており、集
積度の向上が強く望まれている。そのためトランジスタ
に代表される能動素子のみならず、素子分離領域の微細
化が是非とも必要となってい？ る。従来から用いられている素子分離法は、シリコンＬ
ＳＩの場合、シリコンの選択酸化によって形成するＳｉ
Ｏ２を用いる誘電体分離法である。第３図（ａ）にこれ
を示す。１０はＰ型シリコン基板、１１は該基板に形成
したＮ型ウェル、１２は上記誘電体分離を行なうフィー
ルド酸化膜である。しかしこの方法では、いわゆるバー
ズビークによる能動領域幅の減少があり、またＣＭＯＳ
構造ではサイリスクが構成されることによるランチアッ
プ現象の発生などの問題があって、分離領域の幅を小さ
くすることに限界があった。

そこで現在開発されつつあり、また一部実用化されてい
る技術として、トレンチ分離技術がある。

この方法は、シリコン基板に適当な深さの溝を形成し、
この内部に誘電体ないし誘電体と半導体の積層膜からな
る充愼材を埋め込んで素子間を分離するものである。第
３図（ｂ）にこの例を示す。１３が素子間分離を行なう
充填材で、一般には酸化膜で囲んだノンドープの多結晶
シリコンである。このような絶縁障壁があると、ＰＮＰ
Ｎのサイリスク構造が形成されることになっても電流経
路の長さが長くなって利得が小になり、ランチアップに
至らないことを期待できる。

〔従来の技術〕

従来、トレンチ分離のうちＣＭＯＳのウェル間分離にお
いては、５μｍ程度の深いトレンチを用いる分離構造と
なるため、製造の容易さから、トレンチ内を酸化した後
多結晶シリコンを埋め込み、その表面を厚（酸化して分
離する構造及び製造方法が検討されてきた。この場合、
素子間分離は通常の選択酸化法による。

Ｒ，Ｄ、Ｒｕｎｇ力（”　ＴＲＥＮＣＨｌ５ＯＬＡＴＩ
ＯＮ　　ＰＩ？０５ＰＥＣＴＳ　　ＦＯＲＡＰＰＬＩＣ
ＡＴＩＯＮ　ＩＮ　ＣＭＯＳ　ＶＬＳＩ″Ｉ　Ｅ　Ｄ　
Ｍ　　Ｔｅｃｈ、Ｄｉｇ。

ｐａｐｅｒ　２６．１．１９８４において述べているよ
うな従来の製造方法を、第４図（ａ）〜（Ｃ）を用いて
説明する。

ここではＰ型基板にＮウェルを形成するＣＭＯＳ構造で
示す。

Ｐ型シリコン基ｆＮ１０に二酸化シリコン（ＳｉＯ２）
膜１４と窒化シリコン（Ｓｉ３Ｎａ）膜１５を形成し、
適当なマスクを用いてこれらをエツチングし、続いて基
板上０をエツチングしてトレンチ１６を形成した後、ト
レンチの内部を酸化して酸化膜１７を作る（同図（ａ）
）。この上に多結晶シリコンを厚く成長し、エッチバン
クしてトレンチ内に多結晶シリコン１日を埋め込む。こ
の表面を酸化した後、Ｓｉ３Ｎｍ膜１５を除去し、不純
物拡散してＮウェル１１を形成し、再びＳｉ：＋Ｎａを
成長して、フィールド領域を選択酸化するためのパター
ンをエツチングする（同図（ｂ））。Ｐ型側のフィール
ド領域にチャンネルストップＰ＋用の不純物を打ち込ん
だ後、フィールド酸化し、５ｉ３Ｎ４１５を除去して素
子分離が完了する（同図（Ｃ））。

ところがこの方法によると、誘電体分離のために設けた
ＳｉＯ２膜１４．１７が存在するために、フィールド酸
化時にこのＳｉＯ２５中をオキシダントが拡散して、縦
、横方向のバーズビーク１２ａ。

１２ｂが発生する。

通常のフィールド酸化におけるバーズビークは第４図（
ｄ）に示す如くで、基板上下（厚み）方向に拡がる形状
をとる横バーズビーク１２ａである。

第４図山）のフィールド酸化では、酸化が横方向だけで
なく、トレンチに沿って縦方向へも進行するので、縦バ
ーズビーク１２ｂが発生する。この樅バーズビーク１２
ｂは、その成長に伴う体積膨張分が、横バーズビーク１
２ａのようにフリーな表面方向へ延びてしまうという逃
げ場がなく、左。

右のシリコンを押すだけなので非常に強い応力場を発生
させる。シリコン基板に強い応力が加わると転位欠陥が
発生し易く、そして転位が多発するとＰＮ接合のリーク
電流増大、素子特性の悪化などの問題が住しる。

〔発明が解決しようとする課題〕

このように従来の方法では転位欠陥が発生しやすく、大
規模な集積回路を製造することができないという問題を
生じていた。

この問題の原因である強い応力場を発生させない一つの
方法として、フィールド酸化の温度を酸化膜が粘性流動
する１０００℃以上にし、かつ、酸化速度を抑えて、体
積膨張分を十分に緩和できるようにする方法が考えられ
る。しかしＭＯＳデバイスにおいてフィールド酸化温度
を上げると、チャンネルストップ不純物が広く拡散して
、ＭＯ３ｔ−ランジスタのＧｍが低下する狭チャンネル
効果がひどくなってしまう。即ち第４図（ｅｌに示すよ
うにトランジスタが形成されることがあるが、チャンネ
ル幅）７プＰ＋がフィールド酸化で点線で示すように拡
がるとトランジスタのチャンネル幅が狭くなり、Ｇｍが
小さくなってしまう。なおこの図で１９は上記トランジ
スタのゲートで、ソース、ドレイン領域は紙面前後方向
にある。チャンネルストップは、特にＰ型基板ではＮ反
転を防ぐため、不可欠のものである。

本発明はこの点に鑑みてなされたもので、ＭＯＳトラン
ジスタの特性を損うことがないよう、強い応力場を発生
させないような、深いトレンチ分離構造の製造方法を提
供することを目的とする。

〔課題を解決するための手段〕

第１図に示すように本発明では、埋め込んだ多結晶シリ
コン１８の上部を、１０００℃以上の高温で厚く、具体
的にはフィールド酸化膜厚の１／２以上、選択的に酸化
２１してから、チャンネルストップ不純物の導入２０及
びフィールド酸化を行う。

不純物の導入２０は例えばイオン注入で行ない、フィー
ルド酸化は通常の９００℃程度の低温で行なう。

〔作　用〕

本発明の方法によると、次のようにして従来の問題が解
決できる。

まず、チャンネルストップ不純物を導入した後に高温の
酸化をしないから、不純物の再分布が必要以上に大きく
なることはなく、従って、狭チャンネル効果によるトラ
ンジスタの特性劣化は起こらない。

一方縦バーズビーク部の応力であるが、第１の（最初の
）多結晶シリコン酸化においては温度を十分に上げ、必
要なら酸化速度を落とすので、粘性流動によって体積膨
張を処理し、応力発生を緩和することができる。この多
結晶シリコンの酸化のあとに素子分離のためのフィール
ド酸化を比較的低温で行うが、このときには第１図に示
すように、縦バーズビーク１２ｂの成長する部分は薄く
はない第１の酸化膜によって表面から隔てられており、
酸化剤の拡散律則によって酸化量従って体積膨張が他の
フィールド部分に比べて少ない。

こうして、第１の酸化時には粘性流動により応力が緩和
され、第２の酸化時には縦バーズビーク部の酸化量が少
な（て応力がクリティカル・ストレスに達しない程度に
することができるので、転位発生の問題を解決すること
ができる。

〔実施例〕

第２図に本発明の実施例を示す。本発明は工程説明図で
見るかぎり、前記従来技術と変わるところが無いかに見
えるが、高温で第１の酸化を行なって、歪みを発生する
ことなく、多結晶シリコンの厚いキャップ酸化膜を作り
、第２の酸化時の縦バーズビーク部の酸化阻止に供する
点が従来技術とは異なる。

第２図（ａｌでは、シリコン基板１０にＳｉ０２膜１４
と５ｉｘＮａ膜１５を形成し、トレンチ用のマスクを用
いてこれらをエツチングし、続いてシリコン基板をエツ
チングしてトレンチ１６を作り、熱酸化してトレンチ周
面を酸化膜１７にする。

第２図（ｂ）では、多結晶シリコンを成長させ、エッチ
バックして多結晶シリコン１８がトレンチを埋めた状態
にする。次に１０００℃以上の高温で熱酸化（第１の酸
化）し、多結晶シリコン１８の上部に厚い酸化１１！ｉ
！１２を作る。この熱酸化処理で縦、横バーズビークが
発生するが、高温酸化のためＳｉＯ２が粘性流動状態と
なり、基板内に歪みが蓄積することはない。次は窒化膜
１５を除いて不純物拡散してＮウェル１１を作る。

第２図（Ｃ）では、再び窒化膜を付け、チャンネルスト
ップ及びフィールド酸化用のマスクでパターニングし、
Ｐ領域側にチャンネルストップＰ　用の不純物イオン打
込みを行なったのち、低温で熱酸化して（第２の酸化）
フィールド酸化膜厚（同じ１２で示す）を作り、窒化膜
は除いて、素子分離を完了する。

フィールド酸化（第２の酸化）が９００℃ウェット酸化
で６０００人の場合、キャップ酸化（第１の酸化）は１
１００℃のウェット酸化で、５０００人酸化するのが好
適である。このとき、後のフィールド酸化による多結晶
シリコン上の酸化膜厚の増加は約２５００人であった。

すなわちキャンプ酸化膜の存在で、低温下の酸化がこの
程度に押さえられたのである。結果として転位の発生は
、キャップ酸化を全く行わない場合に比べて約１７２に
減少した。

フィールド酸化膜厚がもっと薄い場合には、高温のキャ
ンプ酸化膜厚も薄くて良く、相対的であるので、キャン
プ酸化膜厚はフィールド酸化膜厚の１／２以上とするの
がよい。

実施例では、ＣＭＯＳデバイスのウェル分離に通用した
が、バイポーラとＣＭＯ５が混在するいわゆるＢｉＣＭ
Ｏ５素子でも、同様に通用可能である。

〔発明の効果〕

以上のように本発明によれば、ＭＯＳトランジスタの特
性を損うことなく、トレンチ分離構造において強い応力
場の発生を抑制することができる。

従って、本発明の製造方法を用いれば、転位欠陥による
不良を減少させることができ、半導体装置の製造歩留ま
りおよび信頼性が向上する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の詳細な説明図、 第３図は素子分離法の説明図、 第４図は従来技術の説明図である。 第１図で１０はシリコン基板、１８はトレンチを埋める
多結晶シリコン、１２はキャップ又はフィールド酸化膜
、１２ｂは縦バーズビーク、２０はチャンネルストップ
用の不純物導入である。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の一主面に溝（１６）を形成し、該溝の
   側壁に少なくとも一層の絶縁膜（１７）を形成し、該溝
   内部を多結晶シリコン（１８）で埋め込み、該多結晶シ
   リコンの上部を酸化してなる構造と、選択酸化法による
   フィールド酸化膜（１２）とによって素子分離する半導
   体装置の製造方法において、 上記多結晶シリコン上部を１０００℃以上の温度で、フ
   ィールド酸化膜厚の１／２以上の厚みに選択的に酸化し
   、 その後、チャンネルストップ用の不純物を導入し、９０
   ０゜程度の通常の温度でフィールド酸化膜（１２）を形
   成する工程を有することを特徴とする半導体装置の製造
   方法。