JPH0196945A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0196945A JPH0196945A JP25380587A JP25380587A JPH0196945A JP H0196945 A JPH0196945 A JP H0196945A JP 25380587 A JP25380587 A JP 25380587A JP 25380587 A JP25380587 A JP 25380587A JP H0196945 A JPH0196945 A JP H0196945A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- oxidation
- trench
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、より詳しくは、分Ｍ ｅｌｆ域
（アイソレーション領域）の形成方法に関し、溝内の多
結晶シリコンの酸化を促進しかつ耐酸化膜であるＳｉ、
Ｎ、膜の不都合なエツチング除去を回避して絶縁物アイ
ソレーション領域を形成する方法を提供することを目的
として、 シリコン基板に溝を形成し、該溝内に窒化珪素膜を形成
し、該溝を多結晶シリコンで埋め、該多結晶シリコンを
酸化することによって絶縁物アイソレーション領域を形
成する工程を含んでなる半導体装置の製造方法において
、多結晶シリコンを埋める前に、窒化珪素膜の上に絶縁
性であって酸素の拡散を容易ならしめる物質膜を形成し
て、多結晶シリコンを酸化する際に該物質膜を通して酸
化促進を行なうように構成する。
（アイソレーション領域）の形成方法に関し、溝内の多
結晶シリコンの酸化を促進しかつ耐酸化膜であるＳｉ、
Ｎ、膜の不都合なエツチング除去を回避して絶縁物アイ
ソレーション領域を形成する方法を提供することを目的
として、 シリコン基板に溝を形成し、該溝内に窒化珪素膜を形成
し、該溝を多結晶シリコンで埋め、該多結晶シリコンを
酸化することによって絶縁物アイソレーション領域を形
成する工程を含んでなる半導体装置の製造方法において
、多結晶シリコンを埋める前に、窒化珪素膜の上に絶縁
性であって酸素の拡散を容易ならしめる物質膜を形成し
て、多結晶シリコンを酸化する際に該物質膜を通して酸
化促進を行なうように構成する。
本発明は、半導体装置の製造方法、より詳しくは、分離
領域（アイソレーション領域）の形成方法に関するもの
である。
領域（アイソレーション領域）の形成方法に関するもの
である。
ＬＳＩなどの半導体装置を高密度化、高集積化するため
に、アイソレーション領域をも小さくすることも重要な
要素である、特に、バイポーラＩＣにおいては、接合分
離よりも酸化物などを用いた絶縁物分離を採用したほう
が素子（バイポーラトランジスタ）形成領域をも小さく
でき、浮遊容量をも小さくでき、半導体装置（デバイス
）を高速に作動させることができる。
に、アイソレーション領域をも小さくすることも重要な
要素である、特に、バイポーラＩＣにおいては、接合分
離よりも酸化物などを用いた絶縁物分離を採用したほう
が素子（バイポーラトランジスタ）形成領域をも小さく
でき、浮遊容量をも小さくでき、半導体装置（デバイス
）を高速に作動させることができる。
従来よりシリコン基板を選択酸化して二酸化珪素（Ｓｉ
Ｏ□）のアイソレーション領域とすること（例えば、Ｌ
ＯＣＯ３法）が行なわれていた。この場合には、バーズ
ビークと呼ばれるＳｉＯ□部分が生じてしまい、これが
微細化の妨げとなっていた。そこで、シリコン基板をリ
アクティブイオンエッチーング（ＲＴ Ｅ）などの異方
性エツチング法でエツチングして溝を形成し、該溝内に
窒化珪素（Ｓｔ 、Ｎ、）膜を形成し、多結晶シリコン
でこの溝を埋めてからこの多結晶シリコンの一部又は全
部を熱酸化することによってバーズビークのない絶縁物
アイソレーション領域を形成する方法がある。このよう
な形成方法を第２Ａ図〜第２Ｆ図を参照して説明する。
Ｏ□）のアイソレーション領域とすること（例えば、Ｌ
ＯＣＯ３法）が行なわれていた。この場合には、バーズ
ビークと呼ばれるＳｉＯ□部分が生じてしまい、これが
微細化の妨げとなっていた。そこで、シリコン基板をリ
アクティブイオンエッチーング（ＲＴ Ｅ）などの異方
性エツチング法でエツチングして溝を形成し、該溝内に
窒化珪素（Ｓｔ 、Ｎ、）膜を形成し、多結晶シリコン
でこの溝を埋めてからこの多結晶シリコンの一部又は全
部を熱酸化することによってバーズビークのない絶縁物
アイソレーション領域を形成する方法がある。このよう
な形成方法を第２Ａ図〜第２Ｆ図を参照して説明する。
まず、第２Ａ図に示すように、シリコン基板（シリコン
ウェハ）１の表面上にＳｉＯ□膜２を熱酸化法又は化学
的気相成長法（ＣＶＤ法）によって形成し、その上にレ
ジスト層３を塗布する。レジスト層３を所定パターンに
露光・現像して窓４を開ける。このレジストＮ３をマス
クとして、５ｉＯｚ膜２を選択エツチングし、さらに、
シリコン基板１をＲＩＥ法のドライエツチングによって
断面で細長い溝５を形成する。レジスト層３およびＳｉ
Ｏ□膜２を除去した後で、第２Ｂ図に示すように、シリ
コン基板１を熱酸化してａ５を含む全表面にＳｉｎ、膜
６を形成する。この５ｉＯｚ膜６の上にＣＶＤ法又は反
応性スパッタリング法によって５ｉＪ４膜７を形成する
。次に、第２Ｃ図に示すように、溝５を完全に埋める多
結晶シリコン層８をＣＶＤ法によって全面に形成する。
ウェハ）１の表面上にＳｉＯ□膜２を熱酸化法又は化学
的気相成長法（ＣＶＤ法）によって形成し、その上にレ
ジスト層３を塗布する。レジスト層３を所定パターンに
露光・現像して窓４を開ける。このレジストＮ３をマス
クとして、５ｉＯｚ膜２を選択エツチングし、さらに、
シリコン基板１をＲＩＥ法のドライエツチングによって
断面で細長い溝５を形成する。レジスト層３およびＳｉ
Ｏ□膜２を除去した後で、第２Ｂ図に示すように、シリ
コン基板１を熱酸化してａ５を含む全表面にＳｉｎ、膜
６を形成する。この５ｉＯｚ膜６の上にＣＶＤ法又は反
応性スパッタリング法によって５ｉＪ４膜７を形成する
。次に、第２Ｃ図に示すように、溝５を完全に埋める多
結晶シリコン層８をＣＶＤ法によって全面に形成する。
ドライエツチング法によって多結晶シリコン層８をエツ
チングして、第２Ｄ図に示すように溝５内にその一部を
残す。第２Ｄ図において、溝５内の多結晶シリコン８の
表面がシリコン基板１の表面レベルよりも低くして浅い
溝を形成しているのは、シリコンの酸化によって生じる
５ｔ（ｈはその体積が約２倍に増加するので、酸化後の
表面平坦化を考慮しているからである。そして、熱酸化
処理によって、第２Ｅ図に示すように、溝５内多結晶シ
リコン８をその表面から酸化して、ＳｉＯ□層９を形成
する。多結晶シリコンを全て酸化した状態を第２Ｆ図に
示す。第２Ｅ図又は第２Ｆ図に示す状態で必要絶縁性に
応じてアイソレーション領域として使用できる。
チングして、第２Ｄ図に示すように溝５内にその一部を
残す。第２Ｄ図において、溝５内の多結晶シリコン８の
表面がシリコン基板１の表面レベルよりも低くして浅い
溝を形成しているのは、シリコンの酸化によって生じる
５ｔ（ｈはその体積が約２倍に増加するので、酸化後の
表面平坦化を考慮しているからである。そして、熱酸化
処理によって、第２Ｅ図に示すように、溝５内多結晶シ
リコン８をその表面から酸化して、ＳｉＯ□層９を形成
する。多結晶シリコンを全て酸化した状態を第２Ｆ図に
示す。第２Ｅ図又は第２Ｆ図に示す状態で必要絶縁性に
応じてアイソレーション領域として使用できる。
なお、本明細書でのシリコン基板は単結晶シリコン基板
のみの場合と、この基板上にシリコンエピタキシャル層
を形成したものの場合とを含む。
のみの場合と、この基板上にシリコンエピタキシャル層
を形成したものの場合とを含む。
上述したような溝形成工程を経る絶縁物アイソレーショ
ン領域形成方法においては、溝内多結晶シリコンの熱酸
化が表面よりほぼ均一平面的に進行し、例えば、溝内す
べての酸化を行なおうとすれば、酸化時間が長くかかっ
てしまう。
ン領域形成方法においては、溝内多結晶シリコンの熱酸
化が表面よりほぼ均一平面的に進行し、例えば、溝内す
べての酸化を行なおうとすれば、酸化時間が長くかかっ
てしまう。
また、多結晶シリコンをエツチングする際に、多結晶シ
リコンと窒化珪素とのエツチング選択比が良くない場合
には、溝側面上を含めて窒化珪素膜がエツチングされて
しまうことがある（第３Ａ図）。この場合には、多結晶
シリコンの熱酸化時にシリコン基板１も熱酸化して、第
３Ｂ図に示すように、生じるＳｉＯ□膜１０はシリコン
基板１上で厚くなりかつアイソレーション領域幅が拡大
してしまう。
リコンと窒化珪素とのエツチング選択比が良くない場合
には、溝側面上を含めて窒化珪素膜がエツチングされて
しまうことがある（第３Ａ図）。この場合には、多結晶
シリコンの熱酸化時にシリコン基板１も熱酸化して、第
３Ｂ図に示すように、生じるＳｉＯ□膜１０はシリコン
基板１上で厚くなりかつアイソレーション領域幅が拡大
してしまう。
本発明は、溝内の多結晶シリコンの酸化を促進しかつ耐
酸化膜であるＳｉ＋Ｎａ膜の不都合なエツチング除去を
回避して絶縁物アイソレーション領域を形成する方法を
提供することを目的とする。
酸化膜であるＳｉ＋Ｎａ膜の不都合なエツチング除去を
回避して絶縁物アイソレーション領域を形成する方法を
提供することを目的とする。
Ｃ問題点を解決するための手段〕
上述の目的は、シリコン基板に溝を形成し、該構内に窒
化珪素膜を形成し、該溝を多結晶シリコンで埋め、該多
結晶シリコンを酸化することによって絶縁物アイソレー
ション領域を形成する工程を含んでなる半導体装置の製
造方法において、多結晶シリコンを埋める前に、窒化珪
素膜の上に絶縁性であって酸素の拡散を容易ならしめる
物質膜を形成して、多結晶シリコンを酸化する際に、該
物質膜を通して酸化促進を行なうことを特徴とする半導
体装置の製造方法によって達成される。
化珪素膜を形成し、該溝を多結晶シリコンで埋め、該多
結晶シリコンを酸化することによって絶縁物アイソレー
ション領域を形成する工程を含んでなる半導体装置の製
造方法において、多結晶シリコンを埋める前に、窒化珪
素膜の上に絶縁性であって酸素の拡散を容易ならしめる
物質膜を形成して、多結晶シリコンを酸化する際に、該
物質膜を通して酸化促進を行なうことを特徴とする半導
体装置の製造方法によって達成される。
酸素の拡散を容易ならしめる絶縁性物質膜が５ｉＯｚ膜
であることは好ましい。
であることは好ましい。
溝内でＳ ｉ ３ Ｎ、４膜と多結晶シリコンとの間に
酸素拡散容易膜のＳｉ０ｇ膜が存在するので、多結晶シ
リコンを熱酸化する際に、多結晶シリコンの露出表面か
らのみでなく ＳｉＯ□膜を通しても酸素の拡散がなさ
れて多結晶シリコンの酸化が進行し、いわゆる縦型のバ
ーズビークが生じるように側面的方向からの酸化効果に
より多結晶シリ′コンの酸化時間が従来よりも短縮でき
る。また、溝内多結晶シリコンを全て酸化しないで、途
中段階であっても側面側の酸化膜部分を厚くすることが
できて絶縁性の向上と半導体装置信幀性の向上とが図れ
る。そして、多結晶シリコンとＳｉＯ□とのエツチング
選択比が大きくできて、Ｓｉ ３Ｎ４膜が多結晶シリコ
ンエツチング時に露出するのを防ぎ、したがって５ｉ３
Ｎｎ膜はエツチング除去されず、シリコン基板の酸化は
起きない。
酸素拡散容易膜のＳｉ０ｇ膜が存在するので、多結晶シ
リコンを熱酸化する際に、多結晶シリコンの露出表面か
らのみでなく ＳｉＯ□膜を通しても酸素の拡散がなさ
れて多結晶シリコンの酸化が進行し、いわゆる縦型のバ
ーズビークが生じるように側面的方向からの酸化効果に
より多結晶シリ′コンの酸化時間が従来よりも短縮でき
る。また、溝内多結晶シリコンを全て酸化しないで、途
中段階であっても側面側の酸化膜部分を厚くすることが
できて絶縁性の向上と半導体装置信幀性の向上とが図れ
る。そして、多結晶シリコンとＳｉＯ□とのエツチング
選択比が大きくできて、Ｓｉ ３Ｎ４膜が多結晶シリコ
ンエツチング時に露出するのを防ぎ、したがって５ｉ３
Ｎｎ膜はエツチング除去されず、シリコン基板の酸化は
起きない。
以下、添付図面を参照して本発明の実施態様例によって
本発明の詳細な説明する。
本発明の詳細な説明する。
第１Ａ図ないし第１Ｆ図は本発明にしたがって半導体装
置アイソレーション領域を形成する工程を説明する半導
体装置の部分断面図である。
置アイソレーション領域を形成する工程を説明する半導
体装置の部分断面図である。
第１Ａ図は従来の場合の第２Ａ図と同じ状態を示し、先
に説明したように、シリコン基板１１をＳｉｎｇ膜１２
とレジスト層１３とを利用してＲＩＥ法による選択エツ
チングで溝（トレンチ）１５を形成する。形成する溝１
５は、例えば、開口部幅が０．９−で深さが２μである
。レジスト層１３おおよびＳｉｎ、膜１２を除去した後
で、第１Ｂ図に示すように、シリコン基板１１を熱酸化
炉で酸化してＳｉ０ｇ膜（厚さ：５０ｎｍ程度）１６を
形成する。
に説明したように、シリコン基板１１をＳｉｎｇ膜１２
とレジスト層１３とを利用してＲＩＥ法による選択エツ
チングで溝（トレンチ）１５を形成する。形成する溝１
５は、例えば、開口部幅が０．９−で深さが２μである
。レジスト層１３おおよびＳｉｎ、膜１２を除去した後
で、第１Ｂ図に示すように、シリコン基板１１を熱酸化
炉で酸化してＳｉ０ｇ膜（厚さ：５０ｎｍ程度）１６を
形成する。
そして、ＣＶＤ膜成長装置にて５ｉＪＬ膜（厚さ：５０
ｎｍ程度）１７を形成し、その上にＳｉ０ｇ膜（厚さ：
５０ｎｍ程度）１４を形成する０本発明にしたがって、
Ｓｉ０ｇ膜−５ｉＪ４膜−Ｓｉ０ｇ膜と三重膜構成とな
っている。
ｎｍ程度）１７を形成し、その上にＳｉ０ｇ膜（厚さ：
５０ｎｍ程度）１４を形成する０本発明にしたがって、
Ｓｉ０ｇ膜−５ｉＪ４膜−Ｓｉ０ｇ膜と三重膜構成とな
っている。
次に、ＣＶＤ膜成長装置ニテＣｖＤ−３ｉＯ□膜１４上
に多結晶ポリシリコン膜（厚さ：２〜２．５趨、）１８
を、第１Ｃ図に示すように、溝を完全に埋め込んで形成
する。この多結晶シリコン膜をエツチャー（ドライエツ
チング装置）で、第１Ｄ図に示すように、シリコン基板
１１表面より０．５ ｔｎａぐらい下がるまでエツチン
グする。このとき、ＣｖＤ・５ｉＯｚ膜１４がエツチン
グに対するストッパーの働きをしている。
に多結晶ポリシリコン膜（厚さ：２〜２．５趨、）１８
を、第１Ｃ図に示すように、溝を完全に埋め込んで形成
する。この多結晶シリコン膜をエツチャー（ドライエツ
チング装置）で、第１Ｄ図に示すように、シリコン基板
１１表面より０．５ ｔｎａぐらい下がるまでエツチン
グする。このとき、ＣｖＤ・５ｉＯｚ膜１４がエツチン
グに対するストッパーの働きをしている。
熱酸化炉で１０００℃前後の反応温度にてウェット０、
（酸素）雰囲気中で溝内多結晶シリコン１８を、第１Ｅ
図のように、（０，６μ厚さ程度）酸化して５ｉＯｚ膜
１９を形成する。この熱酸化では多結晶シリコン１８と
５ｉｓＮａ膜１７との間のＣＣＶＤ−５ｉｎ膜１４を通
しても酸素は拡散して多結晶シリコン１８の酸化が進行
するので、“多結晶シリコン１８の上面で平面的でなく
楕円的になっている。この楕円的なところは逆に５ｉｆ
ｔ部分が厚くなっているところである。必要に応じて、
熱酸化をさらに行なって多結晶シリコン全てを酸化すれ
ば、第１Ｆ図に示すようになる。このようにして絶縁物
アイソレーション領域が形成できる。
（酸素）雰囲気中で溝内多結晶シリコン１８を、第１Ｅ
図のように、（０，６μ厚さ程度）酸化して５ｉＯｚ膜
１９を形成する。この熱酸化では多結晶シリコン１８と
５ｉｓＮａ膜１７との間のＣＣＶＤ−５ｉｎ膜１４を通
しても酸素は拡散して多結晶シリコン１８の酸化が進行
するので、“多結晶シリコン１８の上面で平面的でなく
楕円的になっている。この楕円的なところは逆に５ｉｆ
ｔ部分が厚くなっているところである。必要に応じて、
熱酸化をさらに行なって多結晶シリコン全てを酸化すれ
ば、第１Ｆ図に示すようになる。このようにして絶縁物
アイソレーション領域が形成できる。
本発明のよれば、溝内に埋め込んだ多結晶シリコンをそ
の上面からに加えて側面からも酸化することができるの
で、所望の絶縁性を得るために必要な酸化時間を従来よ
りも短くできる。このことは、同一酸化時間で処理する
場合に、多結晶シリコンの側面から促進酸化だけ酸化膜
（ＳｉＯ□膜）が厚くなり、絶縁性向上に寄与し、半導
体装置の信頼性向上に寄与し、半導体装置の信頼性向上
にもなる。
の上面からに加えて側面からも酸化することができるの
で、所望の絶縁性を得るために必要な酸化時間を従来よ
りも短くできる。このことは、同一酸化時間で処理する
場合に、多結晶シリコンの側面から促進酸化だけ酸化膜
（ＳｉＯ□膜）が厚くなり、絶縁性向上に寄与し、半導
体装置の信頼性向上に寄与し、半導体装置の信頼性向上
にもなる。
第１Ａ図〜第１Ｆ図は本発明に係る製造方法にしたがっ
て絶縁物アイソレーション領域を形成する工程を説明す
る半導体装置の概略部分断面図であり、 第２Ａ図〜第２Ｆ図は、従来方法にしたがって絶縁物ア
イソレーション領域を形成する工程を説明する半導体装
置の概略部分断面図であり、第３Ａ図および第３Ｂ図は
、Ｓｉ３Ｎ４膜がエツチングされた場合の問題点を説明
する半導体装置の概略部分断面図である。 １１・・・シリコン基板、 １４・・・５ｉＯｚ膜、１
５・・・溝、 １６・・・５ｉ０２膜、１
７・・・５ｉ３Ｎａ膜、 １８・・・多結晶シリ
コン、１９・・・５ｉ０２膜。 第１Ａ図 第１Ｂ図 第１Ｃ図 第１Ｄ図 １１・・・シリコン基板 １４・・・Ｓ １０２１模 １５・・・溝 １６・・・５１０２膜 第２Ｅ図 第３Ａ図 第２Ｆ図 第３８図
て絶縁物アイソレーション領域を形成する工程を説明す
る半導体装置の概略部分断面図であり、 第２Ａ図〜第２Ｆ図は、従来方法にしたがって絶縁物ア
イソレーション領域を形成する工程を説明する半導体装
置の概略部分断面図であり、第３Ａ図および第３Ｂ図は
、Ｓｉ３Ｎ４膜がエツチングされた場合の問題点を説明
する半導体装置の概略部分断面図である。 １１・・・シリコン基板、 １４・・・５ｉＯｚ膜、１
５・・・溝、 １６・・・５ｉ０２膜、１
７・・・５ｉ３Ｎａ膜、 １８・・・多結晶シリ
コン、１９・・・５ｉ０２膜。 第１Ａ図 第１Ｂ図 第１Ｃ図 第１Ｄ図 １１・・・シリコン基板 １４・・・Ｓ １０２１模 １５・・・溝 １６・・・５１０２膜 第２Ｅ図 第３Ａ図 第２Ｆ図 第３８図
Claims (1)
- 【特許請求の範囲】 １、シリコン基板に溝を形成し、該溝内に窒化珪素膜を
形成し、該溝を多結晶シリコンで埋め、該多結晶シリコ
ンを酸化することによって絶縁物アイソレーション領域
を形成する工程を含んでなる半導体装置の製造方法にお
いて、前記多結晶シリコンを埋める前に、前記窒化珪素
膜の上に絶縁性であって酸素の拡散を容易ならしめる物
質膜を形成して、前記多結晶シリコンを酸化する際に該
物質膜を通して酸化促進を行なうことを特徴とする半導
体装置の製造方法。 ２、前記物質膜が二酸化珪素膜であることを特徴とする
特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25380587A JPH0196945A (ja) | 1987-10-09 | 1987-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25380587A JPH0196945A (ja) | 1987-10-09 | 1987-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196945A true JPH0196945A (ja) | 1989-04-14 |
Family
ID=17256396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25380587A Pending JPH0196945A (ja) | 1987-10-09 | 1987-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507773A (zh) * | 2016-06-14 | 2017-12-22 | 格科微电子（上海）有限公司 | 优化cmos图像传感器晶体管结构的方法 |
-
1987
- 1987-10-09 JP JP25380587A patent/JPH0196945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507773A (zh) * | 2016-06-14 | 2017-12-22 | 格科微电子（上海）有限公司 | 优化cmos图像传感器晶体管结构的方法 |
| CN107507773B (zh) * | 2016-06-14 | 2021-09-17 | 格科微电子（上海）有限公司 | 优化cmos图像传感器晶体管结构的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340337A (ja) | 集積回路分離法 | |
| US5236862A (en) | Method of forming oxide isolation | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US5422300A (en) | Method for forming electrical isolation in an integrated circuit | |
| JPS63300526A (ja) | 半導体装置の製造方法 | |
| JPH0196945A (ja) | 半導体装置の製造方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPH0196946A (ja) | 半導体装置の製造方法 | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| US6365524B1 (en) | Method for making a concave bottom oxide within a trench | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JPH0547921A (ja) | 半導体装置の製造方法 | |
| JP2000306990A (ja) | 半導体装置の製造方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JPH11111838A (ja) | シリコン含量が多いシリコン窒化膜を使用するトレンチ素子分離方法 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6322065B2 (ja) | ||
| JPS6339103B2 (ja) | ||
| JPH06333921A (ja) | 半導体装置の製造方法 | |
| JPS62210620A (ja) | 半導体装置の製造方法 | |
| JPH07153753A (ja) | 半導体装置の製造方法 |