JPH01283920A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH01283920A JPH01283920A JP11426588A JP11426588A JPH01283920A JP H01283920 A JPH01283920 A JP H01283920A JP 11426588 A JP11426588 A JP 11426588A JP 11426588 A JP11426588 A JP 11426588A JP H01283920 A JPH01283920 A JP H01283920A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- layer
- film
- substrate
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 84
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 239000011521 glass Substances 0.000 description 15
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、半導体素子の製造方法に係り、特にゲートタ
ーンオフサイリスタ等の半導体装置における半導体素子
の製造方法に関するものである。
ーンオフサイリスタ等の半導体装置における半導体素子
の製造方法に関するものである。
Ｂ０発明の概要
本発明は、シリコン基板上に該基板と同電型で該基板よ
り高濃度の層と、該基板と異なる導電型の層を複数回の
プレナー拡散により形成する半導体素子の製造方法にお
いて、 第１のプレナー拡散不純物が第１の拡散層以外のシリコ
ン基板表面に再酸化しないようにすることにより、 ＰＮ接合の逆耐電圧不良を防止するものである。
り高濃度の層と、該基板と異なる導電型の層を複数回の
プレナー拡散により形成する半導体素子の製造方法にお
いて、 第１のプレナー拡散不純物が第１の拡散層以外のシリコ
ン基板表面に再酸化しないようにすることにより、 ＰＮ接合の逆耐電圧不良を防止するものである。
Ｃ０従来の技術
半導体素子では、シリコン基板上の同一面に基板と同じ
導電型で高濃度層と、異なる導電型の層をプレナー拡散
によって形成する手法が用いられる。ここで同じ導電型
の層は電極と良好なオーム接触をとるために、異なる導
電型の層は基板の層とＰＮ接合を形成することを主目的
として用いられる。
導電型で高濃度層と、異なる導電型の層をプレナー拡散
によって形成する手法が用いられる。ここで同じ導電型
の層は電極と良好なオーム接触をとるために、異なる導
電型の層は基板の層とＰＮ接合を形成することを主目的
として用いられる。
第４図はかかるプレナー拡散によって形成された半導体
素子を有するゲートターンオフサイリスクの例を示すも
ので、１はＰエミツタ層、２はＮベース層、３はＰベー
ス層、４はＮ°層からなるＮエミツタ層、５はＰ゛層か
らなるゲート層である。Ｎエミツタ層４上には金属層６
が設けられており、カソード部Ｋが形成され、Ｐゲート
層５上には金属層７が設けられており、ゲート部Ｇが形
成される。また、Ｐエミツタ層１にはろう材８を介して
タングステン板又はモリブデン板からなる電極板９が接
合されており、アノード部Ａが形成される。
素子を有するゲートターンオフサイリスクの例を示すも
ので、１はＰエミツタ層、２はＮベース層、３はＰベー
ス層、４はＮ°層からなるＮエミツタ層、５はＰ゛層か
らなるゲート層である。Ｎエミツタ層４上には金属層６
が設けられており、カソード部Ｋが形成され、Ｐゲート
層５上には金属層７が設けられており、ゲート部Ｇが形
成される。また、Ｐエミツタ層１にはろう材８を介して
タングステン板又はモリブデン板からなる電極板９が接
合されており、アノード部Ａが形成される。
第４図に示すように、Ｐベース層３であるＰ型の基板に
同じＰ型の高濃度Ｐ゛層であるＰゲート層３と良好なオ
ーム接触となるように、Ｎ０層であるＮエミツタ層がＰ
型ベース基板とＰＮ接合を作ることによってカソードエ
ミツタ層として形成される。これらのＮエミツタ層４と
Ｐゲート層５は前述のようにプレナー拡散によって形成
される。
同じＰ型の高濃度Ｐ゛層であるＰゲート層３と良好なオ
ーム接触となるように、Ｎ０層であるＮエミツタ層がＰ
型ベース基板とＰＮ接合を作ることによってカソードエ
ミツタ層として形成される。これらのＮエミツタ層４と
Ｐゲート層５は前述のようにプレナー拡散によって形成
される。
この形成法について第５図を参照して説明する。
すなわち、第５図の製造方法においては次のステップに
よってＮエミツタ層４とＰゲート層５が形成される。
よってＮエミツタ層４とＰゲート層５が形成される。
（ａ）第５図（Ａ）に示すように、Ｐ型シリコン基板１
１の表面に熱酸化などにより酸化ケイ素膜（以下Ｓｉｎ
、膜と称する）１２を形成する。
１の表面に熱酸化などにより酸化ケイ素膜（以下Ｓｉｎ
、膜と称する）１２を形成する。
（ｂ）第５図（Ｂ）に示すように、高濃度のＰ型層を形
成する部分のＳｉｎ、膜をフォトリングラフィの技術に
より除去する。
成する部分のＳｉｎ、膜をフォトリングラフィの技術に
より除去する。
（Ｃ）第５図（Ｃ）の如く、Ｓｉｎ、膜１１をプレナー
拡散のマスクとしてボロンを高濃度に拡散して高濃度の
Ｐ型層１３を形成する。このとき、ボロン拡散時にボロ
ンガラス膜１２ａが形成される。
拡散のマスクとしてボロンを高濃度に拡散して高濃度の
Ｐ型層１３を形成する。このとき、ボロン拡散時にボロ
ンガラス膜１２ａが形成される。
（ｄ）第５図（Ｄ）の如（、ボロンガラス膜１２ａおよ
びＳｉｎ、膜１２を除去する。
びＳｉｎ、膜１２を除去する。
（ｅ）第５図（Ｅ）の如く、熱酸化などによりＳｉｎ、
膜１２を形成する。
膜１２を形成する。
（ｆ）第５図（Ｆ）の如く、Ｎ型層を形成する部分のＳ
ｉｎ、膜をフォトグラフィの技術により除去する。
ｉｎ、膜をフォトグラフィの技術により除去する。
（ｇ）第５図（Ｇ）の如く、ＳｉＣ，膜１２をプレナー
拡散のマスクとしてリン（又はアンチモン）を拡散して
Ｎ型層１４を形成する。このとき、リンガラス膜１２ｂ
が形成される。
拡散のマスクとしてリン（又はアンチモン）を拡散して
Ｎ型層１４を形成する。このとき、リンガラス膜１２ｂ
が形成される。
（ｈ）第５図（Ｈ）の如く、リン拡散時に形成されたリ
ンガラス膜１２ｂおよびＳｉｎ、膜１２を電極を形成す
る部分だけフォトリソグラフィの技術により除去する。
ンガラス膜１２ｂおよびＳｉｎ、膜１２を電極を形成す
る部分だけフォトリソグラフィの技術により除去する。
第６図は高濃度のＰ型層１３とＮ型層１４を形成する順
番が逆の方法である。内容は第５図のものと同様である
ので、その説明は省略する。
番が逆の方法である。内容は第５図のものと同様である
ので、その説明は省略する。
Ｅ１発明が解決しようとする課題
第５図に示す従来の製造方法では、実際は、第５図（Ｈ
）のようにはならず、第７図のようになってしまうこと
が多かった。また、第６図の方法では第８図のようにな
ってしまうことが多かった。
）のようにはならず、第７図のようになってしまうこと
が多かった。また、第６図の方法では第８図のようにな
ってしまうことが多かった。
すなわち、第７図に示すようにＰ型層３が広がってＮ型
層４に接触すると共に、第８図に示すようにＮ型層４が
広がってＰ型層３に接触してしまっていた。この理由と
して、第７図の場合は、第５図のステップ（ｄ）におい
てＳｉｎ、膜をすべて除去した後、ステップ（ｅ）で再
酸化する際にボロン拡散層であるＰ型層１３からボロン
が外方に拡散し、Ｐ型層１３以外の部分にもボロンが再
拡散してしまうことである。また、第８図のものの場合
も第７図のものと同様な理由によるものである。これら
の現象により、ボロン拡散層１３とリン拡散層１４が基
板１１に比べて高濃度の薄い層によってつながれてしま
うため、Ｐ型拡散基板１１とＮ型拡散基板１４とで構成
されるＰＮ接合の逆方向の耐電圧を著しく劣化させてい
た。
層４に接触すると共に、第８図に示すようにＮ型層４が
広がってＰ型層３に接触してしまっていた。この理由と
して、第７図の場合は、第５図のステップ（ｄ）におい
てＳｉｎ、膜をすべて除去した後、ステップ（ｅ）で再
酸化する際にボロン拡散層であるＰ型層１３からボロン
が外方に拡散し、Ｐ型層１３以外の部分にもボロンが再
拡散してしまうことである。また、第８図のものの場合
も第７図のものと同様な理由によるものである。これら
の現象により、ボロン拡散層１３とリン拡散層１４が基
板１１に比べて高濃度の薄い層によってつながれてしま
うため、Ｐ型拡散基板１１とＮ型拡散基板１４とで構成
されるＰＮ接合の逆方向の耐電圧を著しく劣化させてい
た。
本発明は、上述の問題点を解決したもので、その目的と
するところは、シリコン基板上に同じ導電型で高濃度の
層と、異なる導電型の層をプレナー拡散によって形成す
る方法において、それによって形成されるＰＮ接合の逆
方向の耐電圧を劣化させない形成法を提供することであ
る。
するところは、シリコン基板上に同じ導電型で高濃度の
層と、異なる導電型の層をプレナー拡散によって形成す
る方法において、それによって形成されるＰＮ接合の逆
方向の耐電圧を劣化させない形成法を提供することであ
る。
Ｅ０課題を解決するための手段
本発明は、上述の目的を達成するために次の手段を用い
る。
る。
（１）シリコン基板上に該基板と同電型で該基板より高
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレチー拡散後に、該第１のプレナー拡散で使
用したマスク酸化ケイ素を全て除去することなく一部残
して第２のプレナー拡散のための酸化ケイ素膜を形成し
、しかる後に拡散部の窓あけをして第２のプレナー拡散
を行う。
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレチー拡散後に、該第１のプレナー拡散で使
用したマスク酸化ケイ素を全て除去することなく一部残
して第２のプレナー拡散のための酸化ケイ素膜を形成し
、しかる後に拡散部の窓あけをして第２のプレナー拡散
を行う。
（２）シリコン基板上に該基板と同電型で該基板より高
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレナー拡散及び第２のプレナー拡散で拡散層
を形成しない基板表面部分に予め窒化ケイ素を選択的に
形成し、該窒化ケイ素を除去することな（第１のプレナ
ー拡散及び第２の拡散を行う。
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレナー拡散及び第２のプレナー拡散で拡散層
を形成しない基板表面部分に予め窒化ケイ素を選択的に
形成し、該窒化ケイ素を除去することな（第１のプレナ
ー拡散及び第２の拡散を行う。
（３）上記第２項において、窒化ケイ素の代わりに、酸
化ケイ素膜上に窒化ケイ素膜を形成したものを用いる。
化ケイ素膜上に窒化ケイ素膜を形成したものを用いる。
Ｆ０作用
本発明によれば基板上で該基板と同極性の高濃度拡散層
と異極性の高濃度拡散層が接触することがなくなる。
と異極性の高濃度拡散層が接触することがなくなる。
Ｇ、実施例
以下に本発明の実施例を第１図〜第３図を参照して説明
する。
する。
第１図は本発明の第１実施例による半導体素子の製造方
法を示し、本実施例によれば次のステップによって半導
体素子が製造される。
法を示し、本実施例によれば次のステップによって半導
体素子が製造される。
（ｌａ）Ｐ型シリコン基板１の表面に熱酸化などにより
５ｉＯｙ膜を形成する。
５ｉＯｙ膜を形成する。
（２ａ）高濃度のＰ型層１３を形成する部分のＳ ｉ
Ｏｔ 膜１２をフォトリソグラフィーの技術により除去
する。
Ｏｔ 膜１２をフォトリソグラフィーの技術により除去
する。
（３ａ）Ｓ ｉｏ、膜１２をプレナー拡散のマスクとじ
てボロンを高濃度に拡散して高濃度の１）型層１３を形
成する。
てボロンを高濃度に拡散して高濃度の１）型層１３を形
成する。
（４ａ）ボロン拡散時に形成されたボロンガラス膜１２
ａのみ除去し、Ｓｉｎ、膜１２を残したままさらに熱酸
化などで全面に５ｈｏｔ膜１２を形成する。
ａのみ除去し、Ｓｉｎ、膜１２を残したままさらに熱酸
化などで全面に５ｈｏｔ膜１２を形成する。
（５ａ）Ｎ型層を形成する部分のＳｉｎ、膜をフォトリ
ソグラフィーの技術により除去する。
ソグラフィーの技術により除去する。
（６ａ）Ｓ ｔｏ、膜１２をプレナー拡散のマスクとし
てリン（又はアンチモン）を拡散してＮ型層１４を形成
する。
てリン（又はアンチモン）を拡散してＮ型層１４を形成
する。
（７ａ）リン拡散時に形成されたリンガラス膜１２ｂ及
びＳｉｎ、膜１２を電極を形成する部分だけフォトリソ
グラフィーの技術により除去する。
びＳｉｎ、膜１２を電極を形成する部分だけフォトリソ
グラフィーの技術により除去する。
上述の第１実施例による半導体素子の製造方法によれば
、Ｎ型およびＰ型のプレナー拡散を行わない部分は常に
Ｓｉｎ、膜でマスクされているので、外方拡散による再
拡散で拡散層が形成されることがない。従って、ＰＮ接
合の逆方向耐電圧不良を発生することがない。
、Ｎ型およびＰ型のプレナー拡散を行わない部分は常に
Ｓｉｎ、膜でマスクされているので、外方拡散による再
拡散で拡散層が形成されることがない。従って、ＰＮ接
合の逆方向耐電圧不良を発生することがない。
第２図は本発明の第２実施例による半導体素子の製造方
法を示すもので、この第２実施例においては、次のステ
ップで半導体素子を製造する。
法を示すもので、この第２実施例においては、次のステ
ップで半導体素子を製造する。
（２ａ）第２図（Ａ）に示すように、基板Ｉｌ上にＳｉ
３Ｎ、膜１５（又は５ｉｎｓ膜の上に５ｉｓＮ＋を形成
したもの）を形成し、後工程でＰ型層１３及びＮ型層１
４をプレナー拡散によって形成するための窓の部分をフ
ォトリソグラフィーによって除去する。
３Ｎ、膜１５（又は５ｉｎｓ膜の上に５ｉｓＮ＋を形成
したもの）を形成し、後工程でＰ型層１３及びＮ型層１
４をプレナー拡散によって形成するための窓の部分をフ
ォトリソグラフィーによって除去する。
（２ｂ）第２図（Ｂ）の如く、熱酸化又はＣＶＤ（科学
的気相成長）などによりＳｉｎ、膜１２を形成し、高濃
度のＰ型層を形成する部分の５ｉｆｔ膜をフォトリソグ
ラフィーの技術により除去する。
的気相成長）などによりＳｉｎ、膜１２を形成し、高濃
度のＰ型層を形成する部分の５ｉｆｔ膜をフォトリソグ
ラフィーの技術により除去する。
（２Ｃ）第２図（Ｃ）の如く、Ｓｉ、Ｎ、膜１５とＳｉ
ｎ、膜１２をプレナー拡散のマスクとしてボロンを高濃
度に拡散して高濃度のＰ型層１３を形成する。
ｎ、膜１２をプレナー拡散のマスクとしてボロンを高濃
度に拡散して高濃度のＰ型層１３を形成する。
（２ｄ）フッ酸水溶液又はバッファドフッ酸溶液により
、ボロン拡散時に形成されたボロンガラス膜１２ａ及び
（２ｂ）で形成したＳｉｎ、膜を除去する。ここでＳｉ
、Ｎ、膜１５は上記の溶液によりおかされにくいため、
除去されずに残る（第２図（Ｄ））。
、ボロン拡散時に形成されたボロンガラス膜１２ａ及び
（２ｂ）で形成したＳｉｎ、膜を除去する。ここでＳｉ
、Ｎ、膜１５は上記の溶液によりおかされにくいため、
除去されずに残る（第２図（Ｄ））。
（２ｅ）熱酸化又はＣＶＤなどによりＳｉｎ。
膜を形成する。
（２ｆ）Ｎ型層を形成する部分のＳｉｎ、膜をフォトリ
ソグラフィーの技術によって除去する（第２図（Ｆ））
。
ソグラフィーの技術によって除去する（第２図（Ｆ））
。
（２ｇ）Ｓ ｉ、Ｎ、膜１５とＳｉＯ，膜１２をプレナ
ー拡散のマスクとしてリン（又はアンチモン）を拡散し
てＮ型層１４を形成する（第２図（Ｇ））。
ー拡散のマスクとしてリン（又はアンチモン）を拡散し
てＮ型層１４を形成する（第２図（Ｇ））。
（２ｈ）リン拡散時に形成されたリンガラス膜１２ｂお
よびＳｉｎ、膜１２を電極を形成する部分だけフォトリ
ソグラフィーの技術により除去する（第２図（Ｈ））。
よびＳｉｎ、膜１２を電極を形成する部分だけフォトリ
ソグラフィーの技術により除去する（第２図（Ｈ））。
以上の方法は基板がＮ型の場合でも、Ｎ型層を第１のプ
レナー拡散で形成する場合でも同様であることは言うま
でもない。
レナー拡散で形成する場合でも同様であることは言うま
でもない。
第３図は本発明の第３実施例による半導体素子の製造方
法を示し、この方法は第１のプレナー拡散のマスクとし
てＳｉ、Ｎ、膜のみを用いる方法である。以下に具体的
に説明する。
法を示し、この方法は第１のプレナー拡散のマスクとし
てＳｉ、Ｎ、膜のみを用いる方法である。以下に具体的
に説明する。
（３ａ）第３図（Ａ）の如く、基板ｌ上に５ｉｓＮ＊膜
（又は５ｉｎｓ膜の上に５ｉ３ＮＪを形成したもの）を
形成し、高濃度のＰ型層を形成する部分のＳｉ、Ｎ、膜
をフォトリソグラフィーの技術によって除去する。
（又は５ｉｎｓ膜の上に５ｉ３ＮＪを形成したもの）を
形成し、高濃度のＰ型層を形成する部分のＳｉ、Ｎ、膜
をフォトリソグラフィーの技術によって除去する。
（３ｂ）第３図（Ｂ）の如く、Ｓｉ、Ｎ、膜をプレナー
拡散のマスクとしてボロンを高濃度に拡散して高濃度の
Ｐ型層３を形成する。
拡散のマスクとしてボロンを高濃度に拡散して高濃度の
Ｐ型層３を形成する。
（３Ｃ）第３図（Ｃ）の如（、フッ酸水溶液又はバッフ
ァドフッ酸水溶液により、ボロン拡散時に形成されたボ
ロンガラス膜２′を除去する。ここでＳｉ、Ｎ、膜は上
記の溶液によりおかされにくいため除去されずに残る。
ァドフッ酸水溶液により、ボロン拡散時に形成されたボ
ロンガラス膜２′を除去する。ここでＳｉ、Ｎ、膜は上
記の溶液によりおかされにくいため除去されずに残る。
その後、熱酸化又はＣＶＤなどによりＳｉｎ、膜を形成
する。
する。
（３ｄ）第３図（Ｄ）の如く、第２実施例の第２図（Ｆ
）に示すステップ（２ｆ）と同じ。
）に示すステップ（２ｆ）と同じ。
（３ｅ）第３図（Ｅ）の如く、第２実施例のステップ（
２ｇ）と同じ。
２ｇ）と同じ。
（３ｆ）第３図（Ｆ）の如く、第２実施例のステップ（
２ｈ）と同じ。
２ｈ）と同じ。
また、以上の方法も基板がＮ型の場合でも、Ｎ型層を第
１のプレナー拡散で形成する場合でも同様である事は言
うまでもない。
１のプレナー拡散で形成する場合でも同様である事は言
うまでもない。
Ｈ６発明の効果
（１）請求項第１項によれば、Ｎ型及びＰ型のプレナー
拡散を行わない部分は、常にＳｉｎ、膜でマスクされて
いる為、外方拡散による再拡散で拡散層が形成される事
がない。つまりその部分に拡散層が形成される為に発生
するＰＮ接合の逆方向の耐電圧不良がなく、高性能な半
導体素子を得ることができる。
拡散を行わない部分は、常にＳｉｎ、膜でマスクされて
いる為、外方拡散による再拡散で拡散層が形成される事
がない。つまりその部分に拡散層が形成される為に発生
するＰＮ接合の逆方向の耐電圧不良がなく、高性能な半
導体素子を得ることができる。
（２）請求項第２項によれば、Ｎ型及びＰ型のプレナー
拡散を行わない部分は、常に５ｉｎｓ膜でマスクされて
いる為、外方拡散による再拡散で拡散層が形成される事
がない。つまりその部分に拡散層が形成される為に発生
するＰＮ接合の逆方向の耐電圧不良がなく、高性能な半
導体素子が得られる。
拡散を行わない部分は、常に５ｉｎｓ膜でマスクされて
いる為、外方拡散による再拡散で拡散層が形成される事
がない。つまりその部分に拡散層が形成される為に発生
するＰＮ接合の逆方向の耐電圧不良がなく、高性能な半
導体素子が得られる。
（３）請求項第３項によれば、Ｓｉ、Ｎ、膜は、５ｉｎ
ｓを除去するフッ酸系水溶液（フッ酸水溶液、バッファ
ドフッ酸溶液など）におかされにくいため、Ｓ ｒ Ｏ
を膜と組み合わせてプレナー拡散を行った場合、プレチ
ー拡散後、容易にＳｉｎ。
ｓを除去するフッ酸系水溶液（フッ酸水溶液、バッファ
ドフッ酸溶液など）におかされにくいため、Ｓ ｒ Ｏ
を膜と組み合わせてプレナー拡散を行った場合、プレチ
ー拡散後、容易にＳｉｎ。
膜及びリンガラス膜のボロンガラス膜だけを除去できる
。したがって半導体素子の逆耐電圧の劣化を防止できる
。
。したがって半導体素子の逆耐電圧の劣化を防止できる
。
第１図（Ａ）〜（Ｇ）は本発明の第１実施例による半導
体素子の製造方法を示す断面図、第２図（Ａ）〜（Ｈ）
は本発明の第２実施例による製造方法を示す断面図、第
３図（Ａ）〜（Ｆ）は本発明の第３実施例による製造方
法を示す断面図、第４図は半導体装置の断面図、第５図
は従来の半導体素子の製造方法の一例を示した断面図、
第６図は従来の製造方法の他の例を示した断面図、第７
図は第５図の方法によって生成された半導体素子の断面
図、第８図は第６図の方法によって作られた半導体素子
の断面図である。 １１・・・シリコン基板、１２・・・酸化ケイ素（Ｓｉ
Ｏｙ）膜、＋２ａ・・・ボロンガラス膜、１２ｂ・・・
リンガラス膜、１３・・・Ｐ型層（ボロン拡散層）、１
４・・・Ｎ型層（リン拡散層）、１５・・・窒素ケイ素
膜（又は酸化ケイ素膜上に窒素ケイ素膜を形成したもの
）。 １１ ノリコン基板 １２・・５ｉＯｒ膜 ［有］ １２ａ・ボロンガラス膜 Ｉ２５・リンガラス膜 ＋３−Ｐ型層（ボロン拡散ＩＩ） ＋４ Ｎｆｉ層（リン拡散層） （Ｇ） 第１図 第１実施例 〈 Ｃ） 第２図 第２実施例 アノード 第５図 従来例 第６図 従来例
体素子の製造方法を示す断面図、第２図（Ａ）〜（Ｈ）
は本発明の第２実施例による製造方法を示す断面図、第
３図（Ａ）〜（Ｆ）は本発明の第３実施例による製造方
法を示す断面図、第４図は半導体装置の断面図、第５図
は従来の半導体素子の製造方法の一例を示した断面図、
第６図は従来の製造方法の他の例を示した断面図、第７
図は第５図の方法によって生成された半導体素子の断面
図、第８図は第６図の方法によって作られた半導体素子
の断面図である。 １１・・・シリコン基板、１２・・・酸化ケイ素（Ｓｉ
Ｏｙ）膜、＋２ａ・・・ボロンガラス膜、１２ｂ・・・
リンガラス膜、１３・・・Ｐ型層（ボロン拡散層）、１
４・・・Ｎ型層（リン拡散層）、１５・・・窒素ケイ素
膜（又は酸化ケイ素膜上に窒素ケイ素膜を形成したもの
）。 １１ ノリコン基板 １２・・５ｉＯｒ膜 ［有］ １２ａ・ボロンガラス膜 Ｉ２５・リンガラス膜 ＋３−Ｐ型層（ボロン拡散ＩＩ） ＋４ Ｎｆｉ層（リン拡散層） （Ｇ） 第１図 第１実施例 〈 Ｃ） 第２図 第２実施例 アノード 第５図 従来例 第６図 従来例
Claims (3)
- （１）シリコン基板上に該基板と同電型で該基板より高
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレナー拡散後に、該第１のプレナー拡散で使
用したマスク酸化ケイ素を全て除去することなく一部残
して第２のプレナー拡散のための酸化ケイ素膜を形成し
、しかる後に拡散部の窓あけをして第２のプレナー拡散
を行うことを特徴とする半導体素子の製造方法。 - （２）シリコン基板上に該基板と同電型で該基板より高
濃度の層と、該基板と異なる導電型の層を複数回のプレ
ナー拡散により形成する半導体素子の製造方法において
、第１のプレナー拡散及び第２のプレナー拡散で拡散層
を形成しない基板表面部分に予め窒化ケイ素を選択的に
形成し、該窒化ケイ素を除去することなく第１のプレナ
ー拡散及び第２の拡散を行うことを特徴とする半導体素
子の製造方法。 - （３）請求項第２項の製造方法において、窒化ケイ素の
代わりに、酸化ケイ素膜上に窒化ケイ素膜を形成したも
のを用いることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11426588A JPH01283920A (ja) | 1988-05-11 | 1988-05-11 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11426588A JPH01283920A (ja) | 1988-05-11 | 1988-05-11 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01283920A true JPH01283920A (ja) | 1989-11-15 |
Family
ID=14633471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11426588A Pending JPH01283920A (ja) | 1988-05-11 | 1988-05-11 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01283920A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528678A (en) * | 1975-07-10 | 1977-01-22 | Toshiba Corp | Dehydrator |
| JPS56150856A (en) * | 1980-04-24 | 1981-11-21 | Nec Corp | Manufacture of semiconductor device |
-
1988
- 1988-05-11 JP JP11426588A patent/JPH01283920A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528678A (en) * | 1975-07-10 | 1977-01-22 | Toshiba Corp | Dehydrator |
| JPS56150856A (en) * | 1980-04-24 | 1981-11-21 | Nec Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPH05175537A (ja) | フォトダイオードアレイおよびその製造法 | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPS61198779A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| CN111584617A (zh) | 平面可控硅器件及其制作方法 | |
| JP4011690B2 (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS6231505B2 (ja) | ||
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPS58125875A (ja) | 定電圧ダイオ−ド | |
| JPS645456B2 (ja) | ||
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPS63124463A (ja) | 半導体装置の製造方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPH0365014B2 (ja) | ||
| JPS613470A (ja) | 半導体装置 | |
| JPH06120338A (ja) | 半導体装置の製造方法 | |
| JPS644665B2 (ja) | ||
| JPS59208731A (ja) | 半導体装置の製造方法 |