JPH1012897A

JPH1012897A - ガラス被覆半導体装置及びその製造方法

Info

Publication number: JPH1012897A
Application number: JP16195996A
Authority: JP
Inventors: Susumu Murakami; 進村上; Hitoshi Matsuzaki; 均松崎; Masao Tsuruoka; 征男鶴岡; Minoru Sugano; 実菅野
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Minebea Power Semiconductor Device Inc
Priority date: 1996-06-21
Filing date: 1996-06-21
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】鉛系ガラスで被覆されたメサ型ガラス被覆半
導体装置の高耐圧化を図り、リーク電流を極めて少なく
し、かつ、高信頼化を図る。【解決手段】ｎ型半導体領域１を半導体基体とし、そ
の一方の主表面に高不純物濃度のｐ+ 型半導体領域２が
形成され、他方の主表面に高不純物濃度のｎ+ 型半導体
領域３が形成され、一方の主表面から所定の領域にｐｎ
接合が露出するようメサ溝が設けられ、このメサ部に窒
化珪素膜による第１の絶縁膜６及びガラス被膜５が順次
形成されて構成されている。【効果】ガラス被膜と半導体との間に窒化珪素膜を介
在させることにより、ガラス中のアルミニウムの半導体
内部への拡散を防止することができ、チャネル電流によ
るリーク電流の発生を防止して、リーク電流の低減を図
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ガラス被覆半導体
装置及びその製造方法に係り、特に、逆方向リーク電流
を低減したガラス被覆半導体装置及びその製造方法に関
する。

【０００２】

【従来の技術】メサ型半導体装置（半導体装置の主表面
からエッチングによって少なくとも１つの溝が形成さ
れ、溝の側壁にｐｎ接合が露出している半導体装置）を
高耐圧化するための種々の技術が従来から提案されてい
る。

【０００３】この種のメサ型の半導体装置の高耐圧化に
関する従来技術として、例えば、特開昭６０−１８６０
７１号公報等に記載された技術が知られている。この従
来技術は、メサ溝内壁をガラスで被覆した半導体装置の
製造方法において、メサ溝を形成した後に熱処理等によ
り、メサ溝内に露出したｐｎ接合部を当初の位置より移
動させることにより、半導体装置の高耐圧化を図るもの
である。

【０００４】また、メサ型の半導体装置の高耐圧化に関
する他の従来技術として、例えば、特開平７−２２１０
４９号公報等に記載された技術が知られている。この従
来技術は、一定の幅内に隣接する２つのメサ溝を設け、
２通信のメサ溝の中間に凸状の部分を設け、この凸状の
部分を半導体基板の表面よりも低くなるようにエッチン
グにより形成することにより、ダイシング時にガラス内
部にクラックが入らないようにして、半導体装置の信頼
性の向上と高耐圧化とを図るものである。

【０００５】

【発明が解決しようとする課題】前述した従来技術は、
半導体装置がダイオードである場合に、ダイオードに逆
バイアス電圧が印加される阻止状態において、メサ部分
の半導体表面に形成される反転層によるチャネル電流に
よるリーク電流の増大に関する問題について考慮されて
おらず、逆バイアス時のリーク電流が大きいという問題
点を有している。

【０００６】本発明の目的は、前記従来技術の問題点を
解決し、高い逆方向電圧が印加された阻止状態でのリー
ク電流を低減することができるガラス被覆半導体装置及
びその製造方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、一対の主表面を有する半導体基板の一方の主表面か
ら前記半導体基板と反対導電型の不純物を拡散してｐｎ
接合を形成し、前記一方の主表面から所定の領域に前記
ｐｎ接合が露出するようメサ型に溝を設けてメサ部を形
成し、このメサ部にガラス被膜を形成して構成されるガ
ラス被覆半導体装置において、前記ガラス被膜と半導体
基板との間に、窒化珪素膜、窒化珪素膜と酸化珪素膜と
による積層膜、あるいは、窒化酸化珪素膜を介在させる
ことにより達成される。

【０００８】また、前記目的は、前記露出するｐｎ接合
を取り囲むように前記ｐｎ接合とは隔離して基板と同一
の導電型の高不純物濃度の半導体領域を形成することに
より達成される。

【０００９】さらに、前記目的は、一対の主表面を有す
る第１導電型の第１半導体領域を形成する半導体基板の
一方の主表面から、前記第１半導体領域に延び第１半導
体領域と反対導電型である第２導電型の第２半導体領域
を拡散してｐｎ接合を形成する工程と、他方の主表面か
ら第１半導体領域と同一の導電型の高不純物濃度の第３
半導体領域を形成する工程と、一方の主表面から所定の
領域にｐｎ接合が露出するようメサ型に溝を設けてメサ
部を形成する工程と、一方の主表面に窒化珪素膜、酸化
珪素膜と窒化珪素膜との積層膜、あるいは、窒化酸化珪
素膜を形成する工程と、前記メサ部にガラス被膜を形成
する工程と、一方の主表面の第２半導体領域の一部を露
出させる工程と、他方の主表面の第３半導体領域の一部
を露出させる工程と、前記露出させた第２半導体領域、
第３半導体領域のそれぞれにオーミック接続された電極
を形成する工程とによりガラス被覆半導体装置を製造す
るようにすることにより達成される。

【００１０】また、前記目的は、前記一方の主表面に第
２半導体領域の一部を露出させる工程を、ガラス被膜を
マスクとして、窒化珪素膜、窒化珪素膜と酸化珪素膜の
積層膜、あるいは、窒化酸化珪素膜を除去するようにす
ることにより達成される。

【００１１】また、前記目的は、前記メサ溝を設けてメ
サ部を形成する工程の前に、前記ｐｎ接合を取り囲むよ
うに、一方の主表面から第１半導体領域に延びる第１半
導体領域と同一導電型の高不純物濃度の第４半導体領域
を選択的に形成する工程を付加し、前記メサ溝を設けて
メサ部を形成する工程を、一方の主表面から第１半導体
領域と第２半導体領域との接合部、及び、第１半導体領
域と第４半導体領域との接合部が露出するようにメサ型
に溝を設ける工程とすることにより、さらに、前記露出
させた第２半導体領域、第３半導体領域のそれぞれにオ
ーミック接続された電極を形成する工程を、蒸着法、電
解メッキ法、無電解メッキ法のいずれか１つの方法で行
うことにより達成される。

【００１２】

【発明の実施の形態】以下、本発明によるガラス被覆半
導体装置及びその製造方法の実施形態を図面により詳細
に説明する。

【００１３】図１は本発明の第１の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図、図２は本発明の
第１の実施形態によるガラス被覆半導体装置の構成を示
す平面図である。図１、図２において、１はｎ型半導体
領域、２はｐ+ 型半導体領域、３はｎ+ 型半導体領域、
５はガラス被膜、６は第１の絶縁膜、１２はｐｎ接合
端、２０はアノード電極、３０はカソード電極である。
なお、図１に示す断面図は、図２におけるＡ−Ａ’部で
示した箇所の断面を示している。

【００１４】本発明の第１の実施形態によるガラス被覆
半導体装置は、図１、図２に示すように、ｎ型半導体領
域１を半導体基体とし、その一方の主表面に高不純物濃
度のｐ+ 型半導体領域２が形成され、他方の主表面に高
不純物濃度のｎ+ 型半導体領域３が形成され、一方の主
表面から所定の領域にｐｎ接合が露出するようメサ溝が
設けられ、このメサ部に本発明による第１の絶縁膜６及
びガラス被膜５が順次形成されて構成されている。ま
た、アノード層となるｐ+ 型半導体領域２にはアノード
電極２０が、カソード層となるｎ+ 型半導体領域３には
カソード電極３０がそれぞれオーミック接触して形成さ
れている。

【００１５】図２に示す本発明の第１の実施形態による
ガラス被覆半導体装置の一方の主表面から見た平面図に
は、アノード電極２０、ガラス被膜５、第１の絶縁膜６
の端部、第１の半導体領域としてのｎ型半導体領域１と
第２の半導体領域としてのｐ+ 型半導体領域２とからな
るｐｎ接合端１２が示されている。そして、図１、図２
に示す本発明の第１の実施形態によるガラス被覆半導体
装置は、主ｐｎ接合の端部１２が、その４角で曲率を有
する４角形とされており、ガラス被膜５の下に位置して
いる。

【００１６】次に、図１、図２に示した構成のガラス被
覆半導体装置がリーク電流の低減に効果があることにつ
いて説明する。

【００１７】いま、図１、図２に示す第１の実施形態に
よるガラス被覆半導体装置において、アノード電極２０
が負、カソード電極３０が正となる極性の逆方向電圧が
印加されたものとする。このとき、ｐ+ 型半導体領域２
とｎ型半導体領域１とからなる主ｐｎ接合は逆バイアス
状態となり、主ｐｎ接合からｐ+ 型半導体領域２とｎ型
半導体領域１とに空乏層が拡がる。ｎ型半導体領域１の
不純物濃度がｐ+ 型半導体領域２の不純物濃度と比べて
桁違いに低い場合、空乏層は、そのほとんどがｎ型半導
体領域１の方向に拡がると考えてよい。通常、リーク電
流は、この空乏層内部で熱的に発生したキャリアによる
電流と、前記空乏層以外の中性領域で熱的に発生した少
数キャリアの拡散による拡散電流とからなるが、室温の
状態でのリーク電流は、そのほとんどが前記空乏層内部
で熱的に発生したキャリアによる電流により生じる。

【００１８】発明者等は、被覆ガラスであるガラス被膜
５として鉛系ガラスを用いた場合、リーク電流の要因が
前述のキャリアによる電流だけでなく、抵抗成分からな
るチャネル電流によることを突き止めた。この原因は、
鉛系ガラス（主成分：ＰｂＯ、ＳｉＯ₂ 、Ａｌ₂Ｏ₃）中
のアルミニウムがｎ型半導体領域１の表面に拡散して、
ｎ型半導体領域１の表面がｐ型反転層になっていること
であると判明した。

【００１９】そこで、本発明の第１の実施形態は、第１
の絶縁膜６として、アルミニウムの拡散係数の小さな
膜、例えば、窒化珪素膜を用いることとした。本発明の
第１の実施形態は、これにより、前述したｐ型反転層の
形成を阻止することができ、チャネル電流によるリーク
電流の成分をキャリアによる電流のみに低減させ、リー
ク電流の増大を防止することができる。

【００２０】図３は本発明の第２の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図である。図３にお
いて、４はｎ+ 型半導体領域であり、他の符号は図１の
場合と同一である。

【００２１】本発明の第２の実施形態によるガラス被覆
半導体装置は、第１の実施形態によるガラス被覆半導体
装置のチップ周辺に、ｐ+ 型半導体領域２を取り囲むよ
うにｎ型半導体領域１に隣接してｎ+ 型半導体領域４を
形成して構成されている。このような構成により、本発
明の第２の実施形態によるガラス被覆半導体装置は、主
ｐｎ接合から延びる空乏層がチップ端部にまで延びるこ
とを防止することができるだけでなく、ダイシング時に
ガラスを切らなくてすむので、ガラスにクラックが発生
することによる耐圧不良を低減することができるという
効果をも得ることができる。

【００２２】図４は本発明の第３の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図である。図４にお
いて、７は第２の絶縁膜であり、他の符号は図１の場合
と同一である。

【００２３】この本発明の第３の実施形態によるガラス
被覆半導体装置は、図１により説明した本発明の第１の
実施形態において、窒化珪素膜による第１の絶縁膜６と
半導体表面との間に２酸化珪素膜による第２の絶縁膜７
を介在させて構成したものである。本発明の第３の実施
形態は、図１に示す第１の実施形態に対して第２の絶縁
膜７を付加することにより、半導体表面の界面準位を低
減することが可能となり、半導体表面を流れる表面電流
の低減を図ることができる。

【００２４】図５は本発明の第４の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図であり、図の符号
は図３、図４の場合と同一である。

【００２５】図５に示す本発明の第４の実施形態は、図
１により説明した本発明の第１の実施形態に対して、図
３により説明した高不純物濃度のｎ+ 型半導体領域４を
加えると共に、図４に示した第２の絶縁膜７を付加した
ものである。この本発明の第４の実施形態は、主ｐｎ接
合から延びる空乏層がチップ端部にまで延びることによ
るリーク電流の増大を防止することができ、ダイシング
時にガラスを切らなくてすむので、ガラスにクラックが
発生することによる耐圧不良を低減でき、かつ、半導体
表面の界面準位を低減することが可能となり、半導体表
面を流れる表面電流の低減を図ることができる。

【００２６】図６は本発明の第５の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図である。図６にお
いて、８は第３の絶縁膜であり、他の符号は図１の場合
と同一である。

【００２７】この本発明の第５の実施形態によるガラス
被覆半導体装置は、図１により説明した本発明の第１の
実施形態における第１の絶縁膜６に代わり、窒化酸化珪
素膜による第３の絶縁膜８を用いたものであり、ガラス
被膜５の下地膜として一層の第３の絶縁膜８を形成する
だけで、図１により説明した第１の絶縁膜６によるアル
ミニウムの拡散防止効果と第２の図４により説明した第
２の絶縁膜７による界面準位低減効果とを合わせ持たせ
ることができる。

【００２８】図７は本発明の第６の実施形態によるガラ
ス被覆半導体装置の構成を示す断面図であり、図の符号
は図１、図６の場合と同一である。

【００２９】この本発明の第６の実施形態によるガラス
被覆半導体装置は、図１により説明した本発明の第１の
実施形態に対して、図３により説明した高不純物濃度の
ｎ+型半導体領域４を加えると共に、図６により説明し
た第１の実施形態における第１の絶縁膜６に代わり窒化
酸化珪素膜である第３の絶縁物８を使用するようにした
ものである。

【００３０】この本発明の第６の実施形態によれば、ガ
ラス被膜５の下地膜として一層の第３の絶縁膜８を形成
するだけで、ガラス被膜５からのアルミニウムの拡散防
止効果と、界面準位低減効果と、主ｐｎ接合から延びる
空乏層がチップ端部にまで延びることによるリーク電流
増大の防止効果と、ガラスにクラックが発生することに
よる耐圧不良を低減することができる効果とを合わせ持
たせることができる。

【００３１】図８は図１により説明した本発明の第１の
実施形態によるガラス被覆半導体装置を製造するための
主な工程を説明する工程毎の断面図であり、以下、この
図を参照して本発明の第１の実施形態によるガラス被覆
半導体装置の製造方法を説明する。

【００３２】（１）ｎ型半導体領域１となるシリコン基
板としてＣＺ（１１１）のｎ型の３５Ωｃｍ〜４５Ωｃ
ｍの基板を用意し、この基板の一方の主表面に表面不純
物濃度が１×１０¹⁹／cm² 以上のＢ（ボロン）を４０±
５μｍの深さにイオン打ち込み法あるいはボロンナイト
ライドを拡散源とした熱拡散法により形成し、他方の主
表面に表面不純物濃度が１×１０²⁰／cm² 以上のＰ（リ
ン）を４５±１０μｍの深さにイオン打ち込み法あるい
は次亜塩素酸リンを用いて形成した後、ドライ酸化ある
いはウェット酸化により約２μｍ〜３μｍの２酸化珪素
膜７ａ、７ｂを形成する（工程ａ）。

【００３３】（２）次に、通常のホトリソグラフィによ
り、一方の主表面の２酸化珪素膜７ａの一部を除去した
後、Ｕ０１エッチャントにより約６０μｍエッチング
し、ｐ+型半導体領域２とｎ型半導体領域１とからなる
ｐｎ接合が露出するようメサ溝を形成する（工程ｂ）。

【００３４】（３）その後、工程ｂで使用した２酸化珪
素膜７ａ、７ｂをＨＦを含む酸で除去し、アンモニアガ
ス雰囲気中での熱窒化、モノシランガス及びアンモニア
ガスあるいはジクロルシラン及びアンモニアガスを用い
たＣＶＤ法、あるいは、モノシランガスと窒素ガスまた
はアンモニアガスとを用いたプラスマＣＶＤ法によっ
て、第１の絶縁膜６となる窒化珪素膜を約５ｎｍ〜１０
０ｎｍの厚さに形成する（工程ｃ）。

【００３５】（４）次に、スクリーン印刷法によりペー
スト状の鉛系ガラス（主成分：ＰｂＯ、ＳｉＯ₂ 、Ａｌ
₂Ｏ₃）を５５±１０μｍ塗布し、ガラス焼成として酸素
雰囲気中で８００℃〜８５０℃、４０分の熱処理を施し
てガラス被膜５を形成する（工程ｄ）。

【００３６】（５）その後、アノード層となるｐ+ 型半
導体領域２及びカソード層となるｎ+型半導体領域３表
面に形成されていた第１の絶縁膜６をホトリソグラフィ
とウェットエッチングあるいはドライエッチングとによ
り除去し、通常のホトリソグラフィと蒸着及びリフトオ
フプロセスにより、Ｃｒ−Ｎｉ−Ａｇ電極によるアノー
ド電極２０及びカソード電極３０を形成する（工程ｅ、
ｆ）。

【００３７】図９は図３により説明した本発明の第２の
実施形態によるガラス被覆半導体装置を製造するための
主な工程を説明する工程毎の断面図であり、以下、この
図を参照して本発明の第２の実施形態によるガラス被覆
半導体装置の製造方法を説明する。なお、図８により説
明したものと同様の工程については説明を省略する。

【００３８】（１）ｎ型半導体領域１となるシリコン基
板としてＣＺ（１１１）のｎ型の３５Ωｃｍ〜４５Ωｃ
ｍの基板を用意し、一方の主表面の酸化膜の一部分を、
ホトリソグラフィにより窓開けをして除去し、他方の主
表面に形成された酸化膜を除去した後、表面の不純物濃
度が１×１０²⁰／cm² 以上のＰ（リン）を最終拡散熱処
理後において深さが４５±１０μｍとなるようにイオン
打ち込み法あるいは次亜塩素酸リンを用いてｎ+ 型半導
体領域４及び３を形成し、一方の主表面のｎ+ 型半導体
領域４が形成されていないｎ型半導体領域１の表面から
表面不純物濃度が１×１０¹⁹／cm²以上のＢ（ボロン）
を最終拡散熱処理後において深さが４０±５μｍとなる
ようにイオン打ち込み法あるいはボロンナイトライドを
拡散源とした熱拡散法で形成する。さらに、ドライ酸化
あるいはウェット酸化により約２μｍ〜３μｍの２酸化
珪素膜７ａ、７ｂを形成する（工程ａ）。

【００３９】（２）次に、通常のホトリソグラフィによ
り、一方の主表面の２酸化珪素膜７ａの一部を除去した
後、Ｕ０１エッチャントにより約６０μｍエッチング
し、ｐ+型半導体領域２とｎ型半導体領域１とからなる
ｐｎ接合、及び、ｎ+ 型半導体領域４とｎ型半導体領域
１とからなるｎ+ ｎ接合が露出するようにメサ溝を形成
する（工程ｂ）。

【００４０】（３）その後、工程ｃ〜工程ｆを実施する
が、これらの工程の具体的な内容は、図８の場合とほぼ
同様であるので説明を省略する。

【００４１】図８、図９により前述で説明した本発明に
よる製造方法において、窒化珪素膜による第１の絶縁膜
を形成する工程を、窒化酸化珪素膜による第３の絶縁膜
を形成する工程とすることにより、ほぼ同様の方法でガ
ラス被覆半導体装置を製造することができる。

【００４２】窒化酸化膜である第３の絶縁膜の形成方法
としては、モノシランガスとＮ₂Ｏガスとを原料とした
プラズマ励起反応を利用してもよく、ドライ酸化あるい
はウェット酸化により約５ｎｍ〜５０ｎｍの２酸化珪素
膜を形成した後、ＮＯガス雰囲気中でランプ加熱により
９００℃〜１１００℃の温度で１分〜１０分の範囲で窒
化する方法を利用することもできる。あるいは、Ｎ₂Ｏ
ガス雰囲気中でランプ加熱により８００℃〜１０００℃
の温度で１０秒〜１０分の範囲で熱処理することによ
り、窒化酸化膜を形成するようにすることもできる。

【００４３】なお、本発明による窒化酸化膜の形成方法
は、ここに述べたものに限られることはなく、モノシラ
ンガス、アンモニアガス、ＮＯガス、Ｎ₂Ｏガス、酸素
ガス、窒素ガス等のいかなる組合せを用いてもよく、あ
るいは、光励起反応または光アシストＣＶＤ法を用いて
もよい。

【００４４】図１０は図４により説明した本発明の第３
の実施形態によるガラス被覆半導体装置を製造するため
の主な工程を説明する工程毎の断面図であり、以下、こ
の図を参照して本発明の第３の実施形態によるガラス被
覆半導体装置の製造方法を説明する。

【００４５】図１０に示しす製造方法は、基本的に図８
により説明した方法と同一であり、第１及び第２の絶縁
膜を形成する工程ｃが図８により説明した方法と相違す
るだけであるため、ここでは、工程ｃについてのみ説明
し、他の工程の説明は省略する。

【００４６】メサ溝を形成する工程ｂの終了後、第２の
絶縁膜７となる２酸化珪素膜をドライ酸化あるいはウェ
ット酸化により約５ｎｍ〜５０ｎｍ形成した後、引き続
いて第１の絶縁膜６となる窒化珪素膜をモノシランガス
及びアンモニアガスあるいはジクロルシラン及びアンモ
ニアガスを用いるＣＶＤ法、あるいは、モノシランガス
と窒素ガスまたはアンモニアガスとを用いるプラスマＣ
ＶＤ法により、約５ｎｍ〜１００ｎｍの厚さに形成し、
工程ｄ〜工程ｆを実施する。

【００４７】図１１は図５により説明した本発明の第４
の実施形態によるガラス被覆半導体装置を製造するため
の主な工程を説明する工程毎の断面図であり、以下、こ
の図を参照して本発明の第４の実施形態によるガラス被
覆半導体装置の製造方法を説明する。

【００４８】図１１に示した工程の内、工程ａ及び工程
ｂは、図９により説明した場合と同様であり、その後、
図１０により説明した工程ｃと同様に、第２の絶縁膜７
となる２酸化珪素膜、第１の絶縁膜６となる窒化珪素膜
を形成する。その後の工程ｄ〜工程ｆは、図９により説
明した場合と同様である。

【００４９】前述で説明した本発明の各実施形態による
ガラス被覆半導体装置及びその製造方法により得られた
ガラス被覆半導体装置は、ガラス被覆半導体装置の耐圧
として約８００Ｖを得ることができ、リーク電流も逆方
向印加電圧が４００Ｖで１０ｎＡ以下となり、極めて阻
止特性の優れたものとすることができた。さらに、高温
逆バイアス試験（ＤＣ４００Ｖ、接合温度１５０℃、時
間１０００ｈ）を実施したが、リーク電流は初期値の５
０％の増加にとどまり、高信頼性を示すことが確認され
た。

【００５０】図１２〜図１４は本発明の第７〜第９の実
施形態によるガラス被覆半導体装置の構成を示す断面図
である。図１２〜図１４において、２００はアノード電
極、３００はカソード電極であり、他の符号は図１、図
４、図６の場合と同一である。

【００５１】図１２に示す本発明の第７の実施形態によ
るガラス被覆半導体装置は、アノード層となるｐ+ 型半
導体領域２とオーミック接触して形成されているアノー
ド電極２００、及び、ｎ+ 型半導体領域３とオーミック
接触して形成されているカソード電極３００を、一方の
主表面からガラス被膜５をマスクとして第１の絶縁膜６
の一部をウェットエッチングあるいはドライエッチング
により除去し、その後、電解メッキあるいは無電解メッ
キにより形成したものである。図１３、図１４に示す本
発明の第８、第９の実施形態の場合も、ガラス被膜５を
マスクとして第１の絶縁膜６及び第２の絶縁膜７の一部
をウェットエッチングあるいはドライエッチングにより
除去し、あるいは、第３の絶縁膜８の一部をウェットエ
ッチングあるいはドライエッチングにより除去し、その
後、アノード電極２００、カソード電極３００を電解メ
ッキあるいは無電解メッキにより形成している。

【００５２】前述したように、ガラス被膜５を絶縁膜の
一部を除去するマスクとして用いることにより、図１、
図４、図６により説明したガラス被覆半導体装置の製造
に際して、ホトレジストのパターニング工程を省略する
ことができという利点を得ることができ、電極形成工程
を表面及び裏面に対して２度実施するところを、１度の
メッキ工程に短縮できる利点を得ることができる。

【００５３】図１５〜図１７は本発明の第１０〜第１２
の実施形態によるガラス被覆半導体装置の構成を示す断
面図である。図１５〜図１７において、２００はアノー
ド電極、３００はカソード電極であり、図の符号は図
３、図５、図７の場合と同一である。

【００５４】図１５〜図１７に示す本発明の第１０〜第
１２の実施形態は、図３、図５、図７に示したガラス被
覆半導体装置の製造に、図１２〜図１４により説明した
製造方法を適用したものであり、ガラス被覆半導体装置
のチップ周辺に、ｐ+ 型半導体領域２を取り囲むように
ｎ型半導体領域１に隣接してｎ+ 型半導体領域４を形成
したものである。ｎ+ 型半導体領域４をを有することに
より、主ｐｎ接合から延びる空乏層がチップ端部にまで
延びることを防止することができるだけでなく、ダイシ
ング時にガラスを切らなくてすむので、ガラスにクラッ
クが発生することによる耐圧不良を低減することができ
る。また、図１２〜図１４により説明したと同様な製造
方法を採用することにより、アノード電極２００、カソ
ード電極３００を電解メッキあるいは無電解メッキによ
り形成することができるので、電極形成工程を表面及び
裏面に対して２度実施するところを、１度のメッキ工程
に短縮することができる利点を得ることができる。

【００５５】図１８は図１２により説明した本発明の第
７の実施形態によるガラス被覆半導体装置を製造するた
めの主な工程を説明する工程毎の断面図であり、以下、
この図を参照して本発明の第７の実施形態によるガラス
被覆半導体装置の製造方法を説明する。なお、図１８に
おける工程ａ〜ｄは、図８で説明した場合と同様であり
その説明を省略する。

【００５６】工程ｄによりガラス被膜５の形成後、この
ガラス被膜５をマスク材料として第１の絶縁膜６の一部
をウェットエッチングあるいはドライエッチングにより
除去した後、バッファのフッ酸、塩酸等で表面処理し、
水洗する（工程ｅ）。

【００５７】その後、電解メッキ法あるいは無電解メッ
キ法によりＮｉをメッキし、アノード電極２００及びカ
ソード電極３００を形成する（工程ｆ）。

【００５８】図１９は図１３により説明した本発明の第
８の実施形態によるガラス被覆半導体装置を製造するた
めの主な工程を説明する工程毎の断面図であり、以下、
この図を参照して本発明の第８の実施形態によるガラス
被覆半導体装置の製造方法を説明する。なお、図１９に
おける工程ａ〜ｄは、図１０で説明した場合と同様であ
りその説明を省略する。

【００５９】工程ｄによりガラス被膜５の形成後、この
ガラス被膜５をマスク材料として第１の絶縁膜６及び第
２の絶縁膜７の一部をウェットエッチングあるいはドラ
イエッチングにより除去した後、バッファのフッ酸、塩
酸等で表面処理し、水洗する（工程ｅ）。

【００６０】その後、電解メッキ法あるいは無電解メッ
キ法によりＮｉをメッキし、アノード電極２００及びカ
ソード電極３００を形成する（工程ｆ）。

【００６１】図１８、図１９により説明した製造方法
は、図１４〜図１７により説明した構造のガラス被覆半
導体装置の製造に対しても適用することができ、アノー
ド電極２００、カソード電極３００を電解メッキあるい
は無電解メッキにより形成することにより、電極工程を
表面及び裏面に対して２度実施するところを、１度のメ
ッキ工程に短縮できる利点があるため、製造工程の大幅
な短縮を図り、安価にガラス被覆半導体装置を製造する
ことができる。

【００６２】

【発明の効果】以上説明したように本発明によれば、鉛
系ガラスで被覆されたメサ型ガラス被覆半導体装置の高
耐圧化を図り、リーク電流を極めて少なくすることがで
き、かつ、高信頼化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図２】本発明の第１の実施形態によるガラス被覆半導
体装置の構成を示す平面図である。

【図３】本発明の第２の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図４】本発明の第３の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図５】本発明の第４の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図６】本発明の第５の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図７】本発明の第６の実施形態によるガラス被覆半導
体装置の構成を示す断面図である。

【図８】図１により説明した本発明の第１の実施形態に
よるガラス被覆半導体装置を製造するための主な工程を
説明する工程毎の断面図である。

【図９】図３により説明した本発明の第２の実施形態に
よるガラス被覆半導体装置を製造するための主な工程を
説明する工程毎の断面図である。

【図１０】図４により説明した本発明の第３の実施形態
によるガラス被覆半導体装置を製造するための主な工程
を説明する工程毎の断面図である。

【図１１】図５により説明した本発明の第４の実施形態
によるガラス被覆半導体装置を製造するための主な工程
を説明する工程毎の断面図である。

【図１２】本発明の第７の実施形態によるガラス被覆半
導体装置の構成を示す断面図である。

【図１３】本発明の第８の実施形態によるガラス被覆半
導体装置の構成を示す断面図である。

【図１４】本発明の第９の実施形態によるガラス被覆半
導体装置の構成を示す断面図である。

【図１５】本発明の第１０の実施形態によるガラス被覆
半導体装置の構成を示す断面図である。

【図１６】本発明の第１１の実施形態によるガラス被覆
半導体装置の構成を示す断面図である。

【図１７】本発明の第１２の実施形態によるガラス被覆
半導体装置の構成を示す断面図である。

【図１８】図１２により説明した本発明の第７の実施形
態によるガラス被覆半導体装置を製造するための主な工
程を説明する工程毎の断面図である。

【図１９】図１３により説明した本発明の第８の実施形
態によるガラス被覆半導体装置を製造するための主な工
程を説明する工程毎の断面図である。

【符号の説明】

１ｎ型半導体領域２ｐ+型半導体領域３、４ｎ+型半導体領域５ガラス被膜６第１の絶縁膜７第２の絶縁膜８第３の絶縁膜２０、２００アノード電極３０、３００カソード電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者鶴岡征男茨城県日立市幸町三丁目１番１号株式会社日立製作所日立工場内 (72)発明者菅野実茨城県日立市弁天町三丁目10番２号日立原町電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】一対の主表面を有する半導体基板の一方
の主表面から前記半導体基板と反対導電型の不純物を拡
散してｐｎ接合を形成し、前記一方の主表面から所定の
領域に前記ｐｎ接合が露出するようメサ型に溝を設けて
メサ部を形成し、このメサ部にガラス被膜を形成して構
成されるガラス被覆半導体装置において、前記ガラス被
膜と半導体基板との間に窒化珪素膜を介在させたことを
特徴とするガラス被覆半導体装置。
【請求項２】一対の主表面を有する半導体基板の一方
の主表面から前記半導体基板と反対導電型の不純物を拡
散してｐｎ接合を形成し、前記一方の主表面から所定の
領域に前記ｐｎ接合が露出するようメサ型に溝を設けて
メサ部を形成し、このメサ部にガラス被膜を形成して構
成されるガラス被覆半導体装置において、前記ガラス被
膜と半導体基板との間に窒化珪素膜と酸化珪素膜とによ
る積層膜を介在させたことを特徴とするガラス被覆半導
体装置。
【請求項３】一対の主表面を有する半導体基板の一方
の主表面から前記半導体基板と反対導電型の不純物を拡
散してｐｎ接合を形成し、前記一方の主表面から所定の
領域に前記ｐｎ接合が露出するようメサ型に溝を設けて
メサ部を形成し、このメサ部にガラス被膜を形成して構
成されるガラス被覆半導体装置において、前記ガラス被
膜と半導体基板との間に窒化酸化珪素膜を介在させたこ
とを特徴とするガラス被覆半導体装置。
【請求項４】前記露出するｐｎ接合を取り囲むように
前記ｐｎ接合とは隔離して半導体基板と同一の導電型の
高不純物濃度の半導体領域が形成されていることを特徴
とする請求項１、２または３記載のガラス被覆半導体装
置。
【請求項５】一対の主表面を有する第１導電型の第１
半導体領域を形成する半導体基板の一方の主表面から、
前記第１半導体領域に延び第１半導体領域と反対導電型
である第２導電型の第２半導体領域を拡散してｐｎ接合
を形成する工程と、他方の主表面から第１半導体領域と
同一の導電型の高不純物濃度の第３半導体領域を形成す
る工程と、一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝を設けてメサ部を形成する工程
と、一方の主表面に窒化珪素膜を形成する工程と、前記
メサ部にガラス被膜を形成する工程と、一方の主表面の
第２半導体領域の一部を露出させる工程と、他方の主表
面の第３半導体領域の一部を露出させる工程と、前記露
出させた第２半導体領域、第３半導体領域のそれぞれに
オーミック接続された電極を形成する工程とからなるこ
とを特徴とするガラス被覆半導体装置の製造方法。
【請求項６】一対の主表面を有する第１導電型の第１
半導体領域を形成する半導体基板の一方の主表面から、
前記第１半導体領域に延び第１半導体領域と反対導電型
である第２導電型の第２半導体領域を拡散してｐｎ接合
を形成する工程と、他方の主表面から第１半導体領域と
同一の導電型の高不純物濃度の第３半導体領域を形成す
る工程と、一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝を設けてメサ部を形成する工程
と、一方の主表面に酸化珪素膜、窒化珪素膜を順次形成
する工程と、前記メサ部にガラス被膜を形成する工程
と、一方の主表面の第２半導体領域の一部を露出させる
工程と、他方の主表面の第３半導体領域の一部を露出さ
せる工程と、前記露出させた第２半導体領域、第３半導
体領域のそれぞれにオーミック接続された電極を形成す
る工程とからなることを特徴とするガラス被覆半導体装
置の製造方法。
【請求項７】一対の主表面を有する第１導電型の第１
半導体領域を形成する半導体基板の一方の主表面から、
前記第１半導体領域に延び第１半導体領域と反対導電型
である第２導電型の第２半導体領域を拡散してｐｎ接合
を形成する工程と、他方の主表面から第１半導体領域と
同一の導電型の高不純物濃度の第３半導体領域を形成す
る工程と、一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝を設けてメサ部を形成する工程
と、一方の主表面に窒化酸化珪素膜を形成する工程と、
前記メサ部にガラス被膜を形成する工程と、一方の主表
面の第２半導体領域の一部を露出させる工程と、他方の
主表面の第３半導体領域の一部を露出させる工程と、前
記露出させた第２半導体領域、第３半導体領域のそれぞ
れにオーミック接続された電極を形成する工程とからな
ることを特徴とするガラス被覆半導体装置の製造方法。
【請求項８】一対の主表面を有する第１導電型の第１
半導体領域を形成する半導体基板の一方の主表面から、
前記第１半導体領域に延び第１半導体領域と反対導電型
である第２導電型の第２半導体領域を拡散してｐｎ接合
を形成する工程と、他方の主表面から第１半導体領域と
同一の導電型の高不純物濃度の第３半導体領域を形成す
る工程と、一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝を設けてメサ部を形成する工程
と、一方の主表面に窒化珪素膜を形成する工程と、前記
メサ部にガラス被膜を形成する工程と、前記ガラス被膜
をマスクとして前記窒化珪素膜を除去し、一方の主表面
に第２半導体領域の一部を露出させる工程と、他方の主
表面の第３半導体領域の一部を露出させる工程と、前記
露出させた第２半導体領域、第３半導体領域のそれぞれ
にオーミック接続された電極を形成する工程とからなる
ことを特徴とするガラス被覆半導体装置の製造方法。
【請求項９】一対の主表面を有する第１導電型の第１
半導体領域を形成する半導体基板の一方の主表面から、
前記第１半導体領域に延び第１半導体領域と反対導電型
である第２導電型の第２半導体領域を拡散してｐｎ接合
を形成する工程と、他方の主表面から第１半導体領域と
同一の導電型の高不純物濃度の第３半導体領域を形成す
る工程と、一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝を設けてメサ部を形成する工程
と、一方の主表面に酸化珪素膜、窒化珪素膜を順次形成
する工程と、前記メサ部にガラス被膜を形成する工程
と、前記ガラス被膜をマスクとして前記酸化珪素膜、窒
化珪素膜を除去し、一方の主表面に第２半導体領域の一
部を露出させる工程と、一方の主表面の第２半導体領域
の一部を露出させる工程と、他方の主表面の第３半導体
領域の一部を露出させる工程と、前記露出させた第２半
導体領域、第３半導体領域のそれぞれにオーミック接続
された電極を形成する工程とからなることを特徴とする
ガラス被覆半導体装置の製造方法。
【請求項１０】一対の主表面を有する第１導電型の第
１半導体領域を形成する半導体基板の一方の主表面か
ら、前記第１半導体領域に延び第１半導体領域と反対導
電型である第２導電型の第２半導体領域を拡散してｐｎ
接合を形成する工程と、他方の主表面から第１半導体領
域と同一の導電型の高不純物濃度の第３半導体領域を形
成する工程と、一方の主表面から所定の領域にｐｎ接合
が露出するようメサ型に溝を設けてメサ部を形成する工
程と、一方の主表面に窒化酸化珪素膜を形成する工程
と、前記メサ部にガラス被膜を形成する工程と、前記ガ
ラス被膜をマスクとして前記窒化酸化珪素膜を除去し、
一方の主表面に第２半導体領域の一部を露出させる工程
と、一方の主表面の第２半導体領域の一部を露出させる
工程と、他方の主表面の第３半導体領域の一部を露出さ
せる工程と、前記露出させた第２半導体領域、第３半導
体領域のそれぞれにオーミック接続された電極を形成す
る工程とからなることを特徴とするガラス被覆半導体装
置の製造方法。
【請求項１１】前記メサ溝を設けてメサ部を形成する
工程の前に、前記ｐｎ接合を取り囲むように、一方の主
表面から第１半導体領域に延びる第１半導体領域と同一
導電型の高不純物濃度の第４半導体領域を選択的に形成
する工程を付加し、前記メサ溝を設けてメサ部を形成す
る工程を、一方の主表面から第１半導体領域と第２半導
体領域との接合部、及び、第１半導体領域と第４半導体
領域との接合部が露出するようにメサ型に溝を設ける工
程としたことを特徴とする請求項５ないし１０のうち１
記載のガラス被覆半導体装置の製造方法。
【請求項１２】前記露出させた第２半導体領域、第３
半導体領域のそれぞれにオーミック接続された電極を形
成する工程を、蒸着法、電解メッキ法、無電解メッキ法
のいずれか１つの方法で行うことを特徴とする請求項５
ないし１１のうち１記載のガラス被覆半導体装置の製造
方法。