JPH0128407B2 - - Google Patents
Info
- Publication number
- JPH0128407B2 JPH0128407B2 JP56195932A JP19593281A JPH0128407B2 JP H0128407 B2 JPH0128407 B2 JP H0128407B2 JP 56195932 A JP56195932 A JP 56195932A JP 19593281 A JP19593281 A JP 19593281A JP H0128407 B2 JPH0128407 B2 JP H0128407B2
- Authority
- JP
- Japan
- Prior art keywords
- load circuit
- switching transistor
- voltage
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
Landscapes
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明は主電源の他に補助電源を有する電源回
路に係り、補助電源が不用意に必要以上に消費さ
れるのを極力防止できる優れた電源回路を提供す
ることを目的とするものである。
路に係り、補助電源が不用意に必要以上に消費さ
れるのを極力防止できる優れた電源回路を提供す
ることを目的とするものである。
一般にマイクロコンピユータ等を内蔵した機器
等においては主電源用の電池等を交換する際にマ
イクロコンピユータ等に記憶された情報が消滅し
ないようにするために、別に補助電源を設けてお
く必要がある。したがつて、従来よりこの種の機
器に使用する電源回路は第１図に示すように構成
することが多い。第１図において、１は主電源用
の電池、２，３は定電圧回路を構成する抵抗及び
定電圧ダイオード、４，５はスイツチング用ダイ
オード、６は補助電源用の電池、７は抵抗、８は
マイクロコンピユータ等の負荷回路、９は負荷回
路８の動作を動作状態、保持状態に切換える切換
スイツチである。
等においては主電源用の電池等を交換する際にマ
イクロコンピユータ等に記憶された情報が消滅し
ないようにするために、別に補助電源を設けてお
く必要がある。したがつて、従来よりこの種の機
器に使用する電源回路は第１図に示すように構成
することが多い。第１図において、１は主電源用
の電池、２，３は定電圧回路を構成する抵抗及び
定電圧ダイオード、４，５はスイツチング用ダイ
オード、６は補助電源用の電池、７は抵抗、８は
マイクロコンピユータ等の負荷回路、９は負荷回
路８の動作を動作状態、保持状態に切換える切換
スイツチである。
第１図に示す従来の電源回路において主電源用
の電池１が充分な電源供給能力を有する場合には
定電圧ダイオード３によつて抵抗２と定電圧ダイ
オード３との接続点に一定の電圧が現われダイオ
ード４がオンし、上記一定の電圧が負荷回路８に
印加される。主電源用の電池１が電源供給能力を
有しないようになつたり、そのために主電源用の
電池を取除いた場合にはダイオード５がオンし補
助電源用の電池６から負荷回路８に所定の電圧が
印加される。
の電池１が充分な電源供給能力を有する場合には
定電圧ダイオード３によつて抵抗２と定電圧ダイ
オード３との接続点に一定の電圧が現われダイオ
ード４がオンし、上記一定の電圧が負荷回路８に
印加される。主電源用の電池１が電源供給能力を
有しないようになつたり、そのために主電源用の
電池を取除いた場合にはダイオード５がオンし補
助電源用の電池６から負荷回路８に所定の電圧が
印加される。
ところで、この場合、従来の電源回路では切換
スイツチ９のオン、オフ状態すなわち負荷回路８
の動作状態、保持状態に関係なく、補助電源用電
池６から負荷回路８に電源が供給されるため、誤
まつて切換スイツチ９をオフ状態にし、負荷回路
８を動作状態にした状態で主電源用の電池１を取
除くと補助電源用電池６の消耗が著しく早くなり
負荷回路８に記憶された情報が誤まつて消滅して
しまうことがあるなどきわめて不都合なものであ
つた。
スイツチ９のオン、オフ状態すなわち負荷回路８
の動作状態、保持状態に関係なく、補助電源用電
池６から負荷回路８に電源が供給されるため、誤
まつて切換スイツチ９をオフ状態にし、負荷回路
８を動作状態にした状態で主電源用の電池１を取
除くと補助電源用電池６の消耗が著しく早くなり
負荷回路８に記憶された情報が誤まつて消滅して
しまうことがあるなどきわめて不都合なものであ
つた。
本発明は以上のような従来の欠点を除去するも
のであり、主電源から補助電源に切換えられる際
には、その以前に強制的に負荷回路が保持状態に
切換えられるように構成したものである。
のであり、主電源から補助電源に切換えられる際
には、その以前に強制的に負荷回路が保持状態に
切換えられるように構成したものである。
以下、本発明の電源回路について一実施例の図
面とともに説明する。第２図は本発明の電源回路
における一実施例の電気的結線図であり、図中、
Bnは主電源用電池、Bbは補助電源用電池、R1〜
R9は抵抗、TR1〜TR5はそれぞれトランジスタ、
Dz，D3は定電圧ダイオード、D1，D2はスイツチ
ング用ダイオード、SWは負荷回路Ｌの動作状
態、保持状態切換用スイツチである。
面とともに説明する。第２図は本発明の電源回路
における一実施例の電気的結線図であり、図中、
Bnは主電源用電池、Bbは補助電源用電池、R1〜
R9は抵抗、TR1〜TR5はそれぞれトランジスタ、
Dz，D3は定電圧ダイオード、D1，D2はスイツチ
ング用ダイオード、SWは負荷回路Ｌの動作状
態、保持状態切換用スイツチである。
上記実施例において主電源用の電池Bnが充分
電源供給能力を有する場合には抵抗R1と定電圧
ダイオードDzとの接続点に定電圧ダイオードDz
によつて決定される一定の電圧Vnが現われ、こ
れがダイオードD1を介して負荷回路Ｌの電源端
子Vddに印加される。そして、この場合にはトラ
ンジスタTR1，TR2のベース電位も所定の値を維
持しており、第１、第２、第３、第４のトランジ
スタTR1，TR2，TR3，TR4が共にオンの状態に
ある。したがつて、第５のトランジスタTR5はオ
フの状態にあり、補助電源用電池Bbは完全に切
離されている。そして、第３のトランジスタTR3
がオンの状態にあることから、スイツチSWがオ
フの状態では負荷回路Ｌが動作状態になり、オン
した場合には保持状態に切換えられる。
電源供給能力を有する場合には抵抗R1と定電圧
ダイオードDzとの接続点に定電圧ダイオードDz
によつて決定される一定の電圧Vnが現われ、こ
れがダイオードD1を介して負荷回路Ｌの電源端
子Vddに印加される。そして、この場合にはトラ
ンジスタTR1，TR2のベース電位も所定の値を維
持しており、第１、第２、第３、第４のトランジ
スタTR1，TR2，TR3，TR4が共にオンの状態に
ある。したがつて、第５のトランジスタTR5はオ
フの状態にあり、補助電源用電池Bbは完全に切
離されている。そして、第３のトランジスタTR3
がオンの状態にあることから、スイツチSWがオ
フの状態では負荷回路Ｌが動作状態になり、オン
した場合には保持状態に切換えられる。
今、主電源用電池Bnの電圧がある定められた
第１の一定電圧すなわち定電圧ダイオードDzの
ツエナー電圧より低下したとする。この場合には
抵抗R1と定電圧ダイオードDzとの接続点におけ
る電位Vnが同様に低下するため、トランジスタ
TR1，TR2のベース電位も同様に低下する。した
がつて先ず、第１のトランジスタTR1がオフし、
第３のトランジスタTR3がオフする。そのため、
スイツチSWのオン、オフ状態に関係なく負荷回
路Ｌの動作状態、保持状態切換用端子Run／
Holdのレベルがローレベルになり、実質的にス
イツチSWがオンされたと同じ状態になる。すな
わち、この状態では先ず負荷回路Ｌが強制的に保
持状態になり、負荷回路Ｌによる電力消費が少な
くなるように切換えられる。そして、更に主電源
用電池Bnの電圧が低下し抵抗R1と定電圧ダイオ
ードDzとの接続点における電位Vnが予め定めら
れた第２の一定電圧より低下したとすると、この
時点でトランジスタTR2がオフし、トランジスタ
TR4がオフすることになる。したがつて、この状
態では第５のトランジスタTR5がオンし、補助電
源用電池Bnの電圧が第５のトランジスタTR5を
介して負荷回路Ｌの電源端子Vddに印加されるこ
とになる。
第１の一定電圧すなわち定電圧ダイオードDzの
ツエナー電圧より低下したとする。この場合には
抵抗R1と定電圧ダイオードDzとの接続点におけ
る電位Vnが同様に低下するため、トランジスタ
TR1，TR2のベース電位も同様に低下する。した
がつて先ず、第１のトランジスタTR1がオフし、
第３のトランジスタTR3がオフする。そのため、
スイツチSWのオン、オフ状態に関係なく負荷回
路Ｌの動作状態、保持状態切換用端子Run／
Holdのレベルがローレベルになり、実質的にス
イツチSWがオンされたと同じ状態になる。すな
わち、この状態では先ず負荷回路Ｌが強制的に保
持状態になり、負荷回路Ｌによる電力消費が少な
くなるように切換えられる。そして、更に主電源
用電池Bnの電圧が低下し抵抗R1と定電圧ダイオ
ードDzとの接続点における電位Vnが予め定めら
れた第２の一定電圧より低下したとすると、この
時点でトランジスタTR2がオフし、トランジスタ
TR4がオフすることになる。したがつて、この状
態では第５のトランジスタTR5がオンし、補助電
源用電池Bnの電圧が第５のトランジスタTR5を
介して負荷回路Ｌの電源端子Vddに印加されるこ
とになる。
このように上記実施例によれば主電源用電池
Bnの電圧がある定められた第１の一定電圧以下
に低下すると、先ず負荷回路Ｌが強制的に保持状
態になり、負荷回路Ｌによる電力消費が少なくな
るように作用する。そして、更に主電源用電池
Bnの電圧がある定められた第２の一定電圧以下
に低下すると、その時点で初めて補助電源用電池
Bbの電圧が負荷回路Ｌに印加されることになり、
補助電源用電池Bbの消耗が著しく少なくなる。
Bnの電圧がある定められた第１の一定電圧以下
に低下すると、先ず負荷回路Ｌが強制的に保持状
態になり、負荷回路Ｌによる電力消費が少なくな
るように作用する。そして、更に主電源用電池
Bnの電圧がある定められた第２の一定電圧以下
に低下すると、その時点で初めて補助電源用電池
Bbの電圧が負荷回路Ｌに印加されることになり、
補助電源用電池Bbの消耗が著しく少なくなる。
ここで、本実施例を具体数値例をもつて説明す
るならば、定電圧ダイオードDzのツエナー電圧
を3V、補助電源用電池Bbの電圧を3V、TR1〜
TR5が共にシリコントランジスタ、D2がシリコ
ンダイオード、D1がゲルマニウムダイオード、
定電圧ダイオードD3のツエナー電圧を1.6Vとす
れば、主電源用電池Bnの電源供給能力が充分あ
る状態ではVn＝3V、従つてVn―Vy＝1.4Vであ
るので、トランジスタTR1，TR2は共にオン状態
にあり、トランジスタTR4もオン状態であつてト
ランジスタTR5はオフ状態である。
るならば、定電圧ダイオードDzのツエナー電圧
を3V、補助電源用電池Bbの電圧を3V、TR1〜
TR5が共にシリコントランジスタ、D2がシリコ
ンダイオード、D1がゲルマニウムダイオード、
定電圧ダイオードD3のツエナー電圧を1.6Vとす
れば、主電源用電池Bnの電源供給能力が充分あ
る状態ではVn＝3V、従つてVn―Vy＝1.4Vであ
るので、トランジスタTR1，TR2は共にオン状態
にあり、トランジスタTR4もオン状態であつてト
ランジスタTR5はオフ状態である。
故に、補助電源用電池Bbからの電源供給はな
されず、負荷回路ＬのVddはVnよりダイオード
D1の電圧降下分だけ低い約2.9Vが主電源用電池
Bnから供給される。一方、トランジスタTR3も
オン状態にあるので、負荷回路ＬのRum／Halt
端子はスイツチSWの状態に応じてハイレベル又
はローレベルとなり、動作状態と保持状態を実現
する。
されず、負荷回路ＬのVddはVnよりダイオード
D1の電圧降下分だけ低い約2.9Vが主電源用電池
Bnから供給される。一方、トランジスタTR3も
オン状態にあるので、負荷回路ＬのRum／Halt
端子はスイツチSWの状態に応じてハイレベル又
はローレベルとなり、動作状態と保持状態を実現
する。
トランジスタTR1，TR2のスレツシユホールド
電圧はいずれも0.6Vとして、主電源用電池Bnの
供給能力が低下し、Vn＜2.8Vとなると、Vn―Vy
＜1.2V，Vn―Vx＜0.6V、従つて、トランジスタ
TR1のみオフ状態となつてトランジスタTR3がオ
フ状態となり、スイツチSWの状態如何にかかわ
らず負荷回路ＬのRun／Halt端子はローレベル
となるので、負荷回路ＬはVddに主電源用電池Bn
から約2.47Vが供給されて保持状態となる。
電圧はいずれも0.6Vとして、主電源用電池Bnの
供給能力が低下し、Vn＜2.8Vとなると、Vn―Vy
＜1.2V，Vn―Vx＜0.6V、従つて、トランジスタ
TR1のみオフ状態となつてトランジスタTR3がオ
フ状態となり、スイツチSWの状態如何にかかわ
らず負荷回路ＬのRun／Halt端子はローレベル
となるので、負荷回路ＬはVddに主電源用電池Bn
から約2.47Vが供給されて保持状態となる。
更に、Vn＜2.2Vとなると、Vn―Vy＜0.6V、従
つて、トランジスタTR2がオフ状態になつてトラ
ンジスタTR4がオフ状態になり、トランジスタ
TR5がオン状態となり、補助電源用電池Bbから
負荷回路ＬのVddへ約2.9Vが供給され、負荷回路
Ｌは保持状態を保つ。
つて、トランジスタTR2がオフ状態になつてトラ
ンジスタTR4がオフ状態になり、トランジスタ
TR5がオン状態となり、補助電源用電池Bbから
負荷回路ＬのVddへ約2.9Vが供給され、負荷回路
Ｌは保持状態を保つ。
以上のように本発明は、主電源と補助電源とを
有し、主電源の電圧が第１の一定電圧以下になつ
たとき動作する第１のスイツチングトランジスタ
に応動して作動される第３のスイツチングトラン
ジスタによつて、マイクロコンピユータ等の負荷
回路の動作状態と保持状態とを切換えるための制
御電圧が印加される切換え制御端子と接地間に挿
入した切換スイツチを無効化し、かつ上記第２の
スイツチングトランジスタによつて上記切換え制
御端子に上記負荷回路を強制的に保持状態にする
ための制御電圧を印加し、上記第１の一定電圧よ
り低い第２の一定電圧になつたとき動作する第２
のスイツチングトランジスタに応動して作動され
る第４のスイツチングトランジスタによつて補助
電源を負荷回路に供給する第５のスイツチングト
ランジスタを制御することによつて上記負荷回路
に補助電源を供給するように構成したものであ
り、補助電源を用いるときには必ず負荷回路を動
作状態と保持状態に切換える切換スイツチを無効
化して負荷回路を強制的に保持状態とすることが
できる。したがつて、上記切換スイツチの切換え
如何にかかわらず補助電源が早期に消費するよう
なことは全くなく、小さな容量の補助電源でも充
分にその役目を果たすことが可能となり、実用上
きわめて有利なものである。また第３、第４のス
イツチングトランジスタは夫々第１、第２のスイ
ツチングトランジスタによりオン、オフ制御する
ため、第３、第４のスイツチングトランジスタの
作動ポイントを任意に設定可能であり、負荷回路
が保持状態になつて以後に確実に補助電源により
負荷回路をバツクアツプすることができるもので
ある。
有し、主電源の電圧が第１の一定電圧以下になつ
たとき動作する第１のスイツチングトランジスタ
に応動して作動される第３のスイツチングトラン
ジスタによつて、マイクロコンピユータ等の負荷
回路の動作状態と保持状態とを切換えるための制
御電圧が印加される切換え制御端子と接地間に挿
入した切換スイツチを無効化し、かつ上記第２の
スイツチングトランジスタによつて上記切換え制
御端子に上記負荷回路を強制的に保持状態にする
ための制御電圧を印加し、上記第１の一定電圧よ
り低い第２の一定電圧になつたとき動作する第２
のスイツチングトランジスタに応動して作動され
る第４のスイツチングトランジスタによつて補助
電源を負荷回路に供給する第５のスイツチングト
ランジスタを制御することによつて上記負荷回路
に補助電源を供給するように構成したものであ
り、補助電源を用いるときには必ず負荷回路を動
作状態と保持状態に切換える切換スイツチを無効
化して負荷回路を強制的に保持状態とすることが
できる。したがつて、上記切換スイツチの切換え
如何にかかわらず補助電源が早期に消費するよう
なことは全くなく、小さな容量の補助電源でも充
分にその役目を果たすことが可能となり、実用上
きわめて有利なものである。また第３、第４のス
イツチングトランジスタは夫々第１、第２のスイ
ツチングトランジスタによりオン、オフ制御する
ため、第３、第４のスイツチングトランジスタの
作動ポイントを任意に設定可能であり、負荷回路
が保持状態になつて以後に確実に補助電源により
負荷回路をバツクアツプすることができるもので
ある。
第１図は従来の電源回路の電気的結線図、第２
図は本発明の電源回路の一実施例の電気的結線図
である。 Bn……主電源用電池、R1〜R9……抵抗、Dz，
D3……定電圧ダイオード、TR1〜TR5……トラ
ンジスタ、D1〜D2……ダイオード、Ｌ……負荷
回路、SW……動作状態、保持状態切換用スイツ
チ、Bb……補助電源用電池。
図は本発明の電源回路の一実施例の電気的結線図
である。 Bn……主電源用電池、R1〜R9……抵抗、Dz，
D3……定電圧ダイオード、TR1〜TR5……トラ
ンジスタ、D1〜D2……ダイオード、Ｌ……負荷
回路、SW……動作状態、保持状態切換用スイツ
チ、Bb……補助電源用電池。
Claims (1)
- １ 主電源の電圧が第１の一定電圧以下に低下し
たときオフする第１のスイツチングトランジスタ
と、主電源の電圧が上記第１の一定電圧より低い
第２の一定電圧以下に低下したときオフする第２
のスイツチングトランジスタと、マイクロコンピ
ユータ等の負荷回路の動作状態と保持状態とを切
換えるための制御電圧が印加される切換え制御端
子と上記主電源の間に挿入され、通常オン状態に
あつて上記切換え制御端子に上記負荷回路を動作
状態とするための制御電圧を印加するも、上記第
１のスイツチングトランジスタのオフ動作に応動
してオフされて上記切換え制御端子に上記負荷回
路を動作状態から強制的に保持状態とするための
制御電圧を印加すると共に上記切換え制御端子と
接地間に挿入した切換スイツチを無効化する第３
のスイツチングトランジスタと、上記負荷回路と
補助電源との間に接続され、上記負荷回路に上記
補助電源を供給する第５のスイツチングトランジ
スタと、この第５のスイツチングトランジスタの
制御端子と上記主電源間に接続され、通常オン状
態にあつて上記補助電源を上記負荷回路から切離
すように上記第５のスイツチングトランジスタを
制御するも上記第２のスイツチングトランジスタ
のオフ動作に応動してオフされた時に上記補助電
源より上記負荷回路に電源供給されるように上記
第５のスイツチングトランジスタを制御する第４
のスツチングトランジスタとを備えたことを特徴
とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195932A JPS5897719A (ja) | 1981-12-04 | 1981-12-04 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195932A JPS5897719A (ja) | 1981-12-04 | 1981-12-04 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897719A JPS5897719A (ja) | 1983-06-10 |
| JPH0128407B2 true JPH0128407B2 (ja) | 1989-06-02 |
Family
ID=16349366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195932A Granted JPS5897719A (ja) | 1981-12-04 | 1981-12-04 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897719A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134136U (ja) * | 1986-02-17 | 1987-08-24 | ||
| JPS63245705A (ja) * | 1987-04-01 | 1988-10-12 | Japan Electronic Control Syst Co Ltd | Ｉｃのメモリ−バツクアツプ装置 |
-
1981
- 1981-12-04 JP JP56195932A patent/JPS5897719A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5897719A (ja) | 1983-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498913A (en) | Power supply control apparatus with a manually operable control switch | |
| US4647787A (en) | Backup battery power supply for microprocessor based telephones | |
| US5650741A (en) | Power line connection circuit and power line switch IC for the same | |
| US5430365A (en) | Power regulation for redundant battery supplies | |
| US3883777A (en) | Device for automatically compensating failure of a lamp | |
| JPH0128407B2 (ja) | ||
| JPH0744246A (ja) | 電源接続回路及び電源線用スイッチｉｃ | |
| US7064534B2 (en) | Regulator circuitry and method | |
| US4611302A (en) | Non-volatile data stores | |
| JP2000050526A (ja) | 電源供給制御装置 | |
| JPS6353567B2 (ja) | ||
| JPH088745B2 (ja) | バッテリー充放電回路 | |
| JPS5897721A (ja) | 電源回路 | |
| JP3594119B2 (ja) | 直流安定化電源装置 | |
| JPH1070837A (ja) | 電源バックアップ用キャパシタの充放電回路 | |
| KR0172805B1 (ko) | 전원공급장치 | |
| KR100265716B1 (ko) | 메모리소거방지용백업회로 | |
| GB2288929A (en) | Battery switch for ram backup | |
| JPS6137077Y2 (ja) | ||
| JPH07123719A (ja) | 多出力型電源装置 | |
| KR100207824B1 (ko) | 메모리의 백업시간 연장을 위한 백업 배터리 회로 | |
| JPS6367423B2 (ja) | ||
| JPH0124656Y2 (ja) | ||
| JPH04344959A (ja) | メモリ用電源供給装置 | |
| KR200142920Y1 (ko) | 메모리 백업회로 |