JPH01286360A - バイポーラトランジスタおよびその製造方法 - Google Patents

バイポーラトランジスタおよびその製造方法

Info

Publication number
JPH01286360A
JPH01286360A JP63116047A JP11604788A JPH01286360A JP H01286360 A JPH01286360 A JP H01286360A JP 63116047 A JP63116047 A JP 63116047A JP 11604788 A JP11604788 A JP 11604788A JP H01286360 A JPH01286360 A JP H01286360A
Authority
JP
Japan
Prior art keywords
emitter
area
region
base
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63116047A
Other languages
English (en)
Inventor
Katsuo Oikawa
及川 勝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63116047A priority Critical patent/JPH01286360A/ja
Publication of JPH01286360A publication Critical patent/JPH01286360A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 バイポーラトランジスタの新規な構造に関し、コレクタ
・エミッタ間隔を制御性良く形成できるように構成する
ことを目的とし、 一導電型コレクタ領域上に異種導電型ベース領域と絶縁
膜を介したエミッタ引出し電極とが並設され、且つ、前
記異種導電型ベース領域側部の前記エミッタ引出し電極
と接する位置に一導電型エミッタ領域が設けられている
ことを特徴とする。
且つ、その製造方法は、一導電型コレクタ領域上に絶縁
膜を介してエミッタ引出し電極を形成する工程、次いで
、前記エミッタ引出し電極および前記絶縁膜を選択的に
除去して、該除去部分に異種導電型ベース領域をエピタ
キシャル成長し、該ベース領域側部の前記エミッタ引出
し電極と接する位置に一導電型エミッタ領域を形成する
工程が含まれてなることを特徴とする特 〔産業上の利用分野〕 本発明はバイポーラトランジスタの新規な構造に関する
。
バイポーラトランジスタはモストランジスタより高速動
作が可能であるが、その構造が複雑なために微細化が難
しく、6−層の検討が望まれている。
〔従来の技術〕
第4図は従来のバイポーラトランジスタの断面図を示し
ており、本例はnpn型バイポーラトランジスタで1、
■はn型コレクタ領域、2はp型へ一ス領域、3はn型
エミッタ領域、4は絶縁膜。
5はコレクタ電極、6はベース電極、7はエミッタ電極
である。
このようなバイポーラトランジスタを形成する場合、そ
の形成方法はn型コレクタ領域1にp型不純物をイオン
注入し、活性化のための熱処理をおこなってp型ベース
領域2を形成し、更に、そのベース領域2にn型不純物
をイオン注入し、再び熱処理してn型エミッタ領域3を
形成している。
また、イオン注入の代わりに、気体や固体からの熱拡散
によってベース、エミッタの領域を形成する方法も採ら
れている。
〔発明が解決しようとする課題〕
ところで、トランジスタは集積化してIc(半導体集積
回路)やり、 S Iを構成さゼており、その高速動作
のための微細化が図られているが、ハ・イボ−ラドう:
/ジスタの場合、特に高速化のためにはコレクタ・エミ
ッタ間隔(ベース幅)を短くすることが必須の条件であ
り、出来るだけベースとエミッタとを近づける工夫がな
されている。
しかし、コレクタ領域にベース領域を画定し7た後、そ
のベース領域に約1000’c前後の熱処理をおこなっ
てエミッタ領域を形成するために、最初に画定したベー
ス領域が変化してベース幅を精度良く形成することが国
運である。且つ、イオン注入法の場合は、注入不純物の
チャンネリングなどの問題が加わって、そのベース幅の
精度を更に困難にしている。
そうすると、その変動分だけのデバイス特性のバラツキ
が起こり、且つ、製造工程では、その特性変動を見込ん
だ許容寸法が必要になって、そのためにトランジスタの
微細化が阻害される。
本発明はこのような問題点を解消させて、ベース幅(ベ
ース・エミッタ間隔)が制御性良く形成できることを目
的とした構造のバイポーラ1−ランジスタを提供するも
のである。
(課題を解決するための手段〕 その課題は、−i電型コレクタ領域上に異種真電型ベー
ス領域と絶縁膜を介したエミッタ引出し電極とが並設さ
れ、且つ、前記異種導電型ベース領域側部の前記エミッ
タ引出し電極と接する位置に一導電型エミッタ領域が設
けられていることを特徴とするバイポーラトランジスタ
によって解決される。
且つ、その製造方法は、一導電型コレクタ領域上に絶縁
膜を介してエミッタ引出し電極を形成する工程、 次いで、前記エミッタ引出し電極および前記絶縁膜を選
択的に除去して、該除去部分に異種導電型ベース領域を
エピタキシャル成長し、該ベース領域側部の前記エミッ
タ引出し電極と接する位置に−m電型エミッタ領域を形
成する工程が含まれてなることを特徴とする。
〔作 用〕
即ち、本発明はコレクタ領域上のベース領域にエミッタ
領域がコレクタ領域に対し垂直に設りられ、そのエミッ
タ領域はベース領域の形成と同時に画定される構造にす
る。そうすると、ベース幅を制御性良く形成することが
でき、デバイスの微細化、率いてはICの高集積化・高
速動作を図ることができる。
〔実施例〕
以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかるパイポーラトランジス夕の断面
図を示しており、第4図と同じ(npn型トランジスタ
で、11はn型コレクタ領域、12はp型ベース領域、
13はn型エミッタ領域、14は絶縁膜、15はコレク
タ電極、16はベース電極、17はエミッタ電極で、2
0はn型不純物をドープした多結晶シリコン膜からなる
エミッタ引出し電極、21は絶縁膜14以外のコレクタ
領域とエミッタ電極との間に介在させた絶縁膜である。
このような構造はベース幅が絶縁膜2oの膜厚しによっ
て主に規制され、しかも、エミッタ領域がベース領域の
形成と同時に画定されるため、へ−ス幅の制御性が非常
に良くなる。
次に、本発明にかかるバイポーラトランジスタの形成方
法を説明すると、第2図+a)〜(「)にその形成工程
順断面図を示している。
第2図fa)参照;まず、n型シリコン基板からなるコ
レクタ領域11上に5i02  (酸化シリコン)膜か
らなる絶縁膜21(膜厚500〜1000人程度)を熱
酸化して形成し、その上にn型不純物をドープした多結
晶シリコン膜20(膜厚1000〜3000人)を化学
気相成長(CV D)法で被着する。更に、多結晶シリ
コン膜にイオン注入法又は熱拡散法によって不純物を添
加して不純物濃度1o14〜10”/c+d程度にする
。なお、上記絶縁II−!1121は5i02膜の代わ
りに、Si3N4膜を被着しても構わない。
第2図(b)参照;次いで、リソグラフィ技術によって
レジスト膜マスク (図示せず)を被覆し、多結晶シリ
コン膜20をパターンニングした後、5i02膜からな
る絶縁膜14(膜y¥2000〜3000人)を被着す
る。なお、この絶縁膜14は多結晶シリコン192Qを
熱酸化して形成することもできる。
第2図(C1参照;次いで、再びリソグラフィ技術を用
いてレジスト膜マスク (図示せず)を形成し、多結晶
シリコン膜の中央部分の絶縁膜14.多結晶シリコン膜
20および絶縁膜21をエツチング除去する。そのエツ
チングには塩素系ガスや弗素系ガスを用いたドライエツ
チング法を用いる。
第2図Td)参照;次いで、その上面にp型シリコン膜
(膜厚2000〜3000人程度)をエピタキシャル成
長する。そうすると、コレクタ領域11に接した部分は
単結晶シリコン膜が成長し、絶縁膜21.14の上には
多結晶シリコン膜22が被着する。この単結晶シリコン
膜がp型ベース領域12となるが、このエピタキシャル
成長時に1000℃程度の高温に加熱されるために、p
型ベース領域12に接したエミッタ引出し電極からn型
不純物が同時に拡散して垂直なn型エミッタ領域13が
形成される。なお、p型ベース領域12の不純物含有濃
度は10  /ca程度にする。
第2図(e)参照;次いで、再びリソグラフィ技術によ
って絶縁膜21.14上の多結晶シリコン膜22を除去
した後、全面に5i02膜からなる絶縁膜14° (膜
厚2000Å以上)を被着する。
第2図(f)参照;次いで、絶縁膜14.14°を窓開
けしてアルミニウム膜からなるベース電極16. エミ
ッタ電極17を形成する。なお、本例は2つのエミッタ
電極を形成しているが、片方のエミッタ引出し電極を含
む部分をエツチング除去すれば、第1図に示すバイポー
ラトランジスタが完成される。
且つ、第2図に示す工程順断面図にはコレクタ電極の部
分を図示していないが、コレクタ電極はへ一ス電極、エ
ミック電極と同時に図示していない側方位置に形成され
る。
上記が形成方法の概要であるが、このような形成方法に
おいて、ベース幅は基本的には絶縁膜21の膜厚によっ
て決定される。且つ、第2図(dlで説明したp型シリ
コン膜のエピタキシャル成長時には、その基板温度の高
低によってエミッタ領域13のベース領域12への拡散
幅がやや変化して、へ−ス幅が少し変化するが、その変
化幅を予め予測しておくことができる。即ち、本発明で
は、ベース幅は第2図(d)の工程でのみ決まるがら、
従来のような複雑な二次的な変動がなく、従って、ベー
ス幅の制御が極めて容易になり、ベース幅を一層微細に
形成できて、微細化、高集積化に役立つ、且つ、光エピ
タキシャル成長法を適用すれば基板温度を低くして成長
することができて、ベース幅の制御を更に高めることが
可能になる。
次の第3図は本発明にかがる他のバイポーラトランジス
タの断面図を示している。図中の30はp型不純物をド
ープした多結晶シリコン膜からなるベース引出し電極2
その他の記号は第1図と同一部位に同一記号が付けであ
る。即ち、この例はp型ベース領域12をエピタキシャ
ル成長した際、形成された多結晶シリコン1lfiの一
部をベース引出1.7電極30として利用したもので、
第1図と木質的には変わりのない構造である。
なお、L記実施例はnpn型バイポーラトランジスタで
説明しているが、本発明をpnp型バイポーラトランジ
スタにも適用できることは当然である。
〔発明の効果〕
以上の説明から明らかなように、本発明にかかるバイポ
ーラトランジスタはコレクタ・エミッタ間隔(ベース幅
)の制御が容易になり、デバイスを一層微細化して、r
cO高集積化・高速動作に極めて寄与するものである。
【図面の簡単な説明】
第1図は本発明にかかるバイポーラトランジスタの断面
図、 第2図(al〜Inは本発明にかかるバイポーラトラン
ジスタの形成工程順断面図、 第3図は本発明にかかる他のバイポーラ1−ランジスタ
の断面図、 第4図は従来のバイポーラトランジスタの断面図である
。 図において、 11はn甲コレクタ領域、12はp型ベース領域、■3
はn型エミッタ領域、14.14“は絶縁膜、15はコ
レクタ電極、  16はベース電極、17はエミッタ電
極、 20は多結晶シリコン膜からなるエミッタ引出し電極、 21はコレクタ領域とエミッタ引出し電極との間に介在
する絶縁膜、 30は多結晶シリコン膜からなるベース引出し電極第1
図 、I’f15FE11I−二v−v3RIT’−ラI−
iン;77/l かA’rR11#?fam第  2 
 図  (′26丁) 第2図(すf12)

Claims (2)

    【特許請求の範囲】
  1. (1)一導電型コレクタ領域上に異種導電型ベース領域
    と絶縁膜を介したエミッタ引出し電極とが並設され、且
    つ、前記異種導電型ベース領域側部の前記エミッタ引出
    し電極と接する位置に一導電型エミッタ領域が設けられ
    ていることを特徴とするバイポーラトランジスタ。
  2. (2)一導電型コレクタ領域上に絶縁膜を介してエミッ
    タ引出し電極を形成する工程、 次いで、前記エミッタ引出し電極および前記絶縁膜を選
    択的に除去して、該除去部分に異種導電型ベース領域を
    エピタキシャル成長し、該ベース領域側部の前記エミッ
    タ引出し電極と接する位置に一導電型エミッタ領域を形
    成する工程が含まれてなることを特徴とするバイポーラ
    トランジスタの製造方法。
JP63116047A 1988-05-12 1988-05-12 バイポーラトランジスタおよびその製造方法 Pending JPH01286360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63116047A JPH01286360A (ja) 1988-05-12 1988-05-12 バイポーラトランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63116047A JPH01286360A (ja) 1988-05-12 1988-05-12 バイポーラトランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH01286360A true JPH01286360A (ja) 1989-11-17

Family

ID=14677393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63116047A Pending JPH01286360A (ja) 1988-05-12 1988-05-12 バイポーラトランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH01286360A (ja)

Similar Documents

Publication Publication Date Title
JP5076098B2 (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス
US4980302A (en) Method of manufacturing bipolar transistor having a reduced parasitic capacitance
JPS5852843A (ja) 半導体集積回路装置の製造法
JPS59189677A (ja) 半導体装置の製造方法
JPS6095969A (ja) 半導体集積回路の製造方法
JPH025428A (ja) 半導体装置の製造方法
JPH021934A (ja) バイポーラ半導体装置の製造方法
JPH03201564A (ja) ラテラル型半導体装置
JPS5933271B2 (ja) 半導体装置の製造方法
JPS6143858B2 (ja)
JPS59182566A (ja) 半導体装置
JP3229026B2 (ja) バイポーラトランジスタの製造方法
JP2000232111A (ja) 半導体装置の製造方法
JP2722829B2 (ja) 半導体装置の製造方法
JPS6015943A (ja) 半導体装置の製造方法
JPS63278347A (ja) 半導体装置およびその製造方法
JPH04152531A (ja) 半導体装置の製造方法
JPH07245313A (ja) バイポーラトランジスタの製造方法
JPH03131037A (ja) 半導体装置の製造方法
JPH0831468B2 (ja) 半導体装置の製造方法
JPH01268169A (ja) バイポーラトランジスタ
JPS6395664A (ja) 半導体装置の製造方法
JPH0567623A (ja) 半導体装置の製造方法
JPH0479334A (ja) 半導体装置およびその製造方法
JPS63152170A (ja) 半導体装置の製造方法