JPH01290084A

JPH01290084A - 画像メモリ装置

Info

Publication number: JPH01290084A
Application number: JP12083288A
Authority: JP
Inventors: Norio Ebihara; 海老原　規郎; Hirohito Oosawa; 洋仁大澤; Hiroyuki Kita; 喜多　宏之
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-05-18
Filing date: 1988-05-18
Publication date: 1989-11-21
Anticipated expiration: 2014-10-12
Also published as: JP2961733B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、タイムヘースコレクター、フレームシンクロ
ナイザ−等の画像処理装置或いはＶＴＲ（ビデオテープ
レコーダー）、テレビジョン受像機等に用いられる画像
メモリ装置に関し、特に入力バッファ手段と出力バッフ
ァ手段を備えた所謂デュアルポート型の画像メモリ装置
に関する。

〔発明の概要］本発明は、映像信号が供給される入力バッファ手段と、
メモリ手段と、そのメモリ手段の出力を行う出力バッフ
ァ手段とを有し、書き込み転送信号と読み出し転送信号
から、各へッファ手段とメモリ手段間の入出力の制御が
行われる画像メモリ装置において、非同期とされる書き
込み転送信号及び読み出し転送信号をそれぞれ外部に対
して入出力するための切り替え手段を設けることにより
、複数の当該画像メモリ装置間で書き込み転送信号毎、
読み出し転送信号毎に同期させるものである。

〔従来の技術〕

画像メモリ装置として、人出ノｊハンファを備え、１フ
レームの画像情報を記憶するフレームメモリが提案され
ている。この画像メモリ装置では、マトリクス状にセル
が配列されるメモリセルアレイが設けられ、各ワード方
向に１ラインの画像データ（例えば９６０ドツト）が記
憶される。

ところで、人出力バッファとして、１ライン相当の画像
情報数よりもその容量が小さいバッファを複数設け、こ
れらを切り替えながら各バッファとメモリセルアレイ間
のデータの転送を行う画像メモリ装置がある。例えば、
このような画像メモリ装置は、特開昭６２−２５６３０
０号公報に記載されている。そして、このような画像メ
モリ装置では、人力バッファとメモリセルアレイ間の転
送が書き込み転送信号Ｔいにより制御され、出力バッフ
ァとメモリセルアレイ間の転送が読み出し転送信号ＴＲ
により制御される。すなわち、１ライン毎にブロック分
割した数に応じたパルス数を有する各転送信号Ｔい、Ｔ
Ｒが発生され、そのタイミングで入出力の転送が行われ
る。これら各転送信号Ｔ□、ＴＲは、所要のクリア信号
等を利用してメモリ装置内部で発生されており、外部か
らは信号として供給されていない。

画像メモリ装置の中には、そのメモリセルアレイに対し
書き込みと読み出しが並行して行われ、書き込み転送信
号Ｔｗと読み出し転送信号ＴＲを同期させないものが知
られている。この非同期な各転送信号Ｔい、ＴＲを発生
させる画像メモリ装置では、書き込み転送信号Ｔ。のパ
ルスの周期は読み出し転送信号ＴＲのパルスの周期より
長い。

そして、第４図に示すように非同期な各転送信号Ｔｗ、
Ｔ＊を発生させる画像メモリ装置においては、その各転
送信号Ｔｔｎ、Ｔ＋＋のパルスのタイミングが一致する
場合が生じている。そのタイミングを第４図において時
刻Ｔｃで示す。このように各転送信号Ｔ＋１．ＴＲのパ
ルスが同一時刻で送られる時、メモリ装置では一般に誤
動作が生ずる。

そこで、従来の画像メモリ装置では、非同期の書き込み
転送信号Ｔ。と読み出し転送信号ＴＲの各パルスを時間
的に前後にずらせている。第４図では、時刻Ｔｃのパル
スＰＲＩを時間的に前にして、読み出し転送パルスＰＲ
□とした例を示している。

〔発明が解決しようとする課題］例えば、８ビット構成とした時には、そのデータ数が増
大し２Ｍビット近くのデータが必要となる。従って、１
Ｍビットの画像メモリ装置では２つのチップが使用され
る。このとき例えば、上位４ビツトを一方の画像メモリ
装置とし下位４ビツトを他方の画像メモリ装置にできる
。

ところが、上述のようにチップの内部で生成される各転
送信号Ｔ１１．ＴＲによって転送の制御を行っていた場
合には、そのパルスのタイミングがチップ毎で異なって
くることがある。その結果、チップ間では、各転送のタ
イミングがずれてくることになる。そして、特にタイミ
ングのずれだけではなく、一方のチップのみで上述のよ
うな転送信号を時間的に前後にずらせた場合、他方のチ
ップではそれに追従しない。このため、上位と下位のビ
ットで異なるデータが出力されて、画像が乱れる原因と
なっていた。

そこで、本発明は複数の画像メモリ装置間における書き
込み転送信号や読み出し転送信号毎の同期を実現し、画
像の乱れ等を防止するような画像メモリ装置の提供を目
的とする。

（課題を解決するための手段〕上述の目的を達成するために、本発明の画像メモリ装置
は、映像信号が供給される入力バッファ手段と、書き込
み転送信号の制御によって上記入力バッファ手段の出力
が供給されるメモリ手段と、読み出し転送信号の制御に
よって上記メモリ手段の出力が供給される出力バッファ
手段とを備えている。そして、非同期とされる上記書き
込み転送信号及び上記読み出し転送信号を、外部との間
で入出力するための切り替え手段を有することを特徴と
している。

この本発明において、上記メモリ手段の構成はＤＲＡＭ
、ＳＲＡＭを問わない。また、大カバッファ手段、出力
ハッファ手段の分割数は、１又は２以上の整数であり、
特に限定されない。各入出力バッファ手段がそれぞれ複
数でも良い。入出力バッファ手段の一例としてＳＡＭ　
（シリアルアクセスメモリ）からなる構成にできる。本
発明にかかる画像メモリ装置は、複数接続されてマスタ
ー若しくはスレーブの関係を有するが、接続される数は
２つに限定されず、さらに多数としても良い。

勿論、シリアルアクセスと共にランダムアクセスできる
構成であっても良い。

〔作用〕

本来チップの内部における信号である書き込み転送信号
Ｔ、Ｉ及び読み出し転送信号ＴＲを、上記切り替え手段
によって外部に対して入出力可能とすることで、接続さ
れる他の画像メモリ装置を同じ書き込み転送信号Ｔい及
び読み出し転送信号Ｔ８で制御することが可能となる。

〔実施例］本発明の好適な実施例を図面を参照しながら説明する。

本実施例の画像メモリ装置は、第１図に示す構成を有す
るフィールドメモリである。特に書き込　　−み転送信
号Ｔ８と読み出し転送信号Ｔ＋ｔの外部への人出力を切
り替える切り替え手段としてマスター／スレーブ切り替
え回路１が設けられているために、他の千ンプとの同期
が行われる画像メモリ装置となっている。

まず、その画像メモリ装置には、４ビツトの映像信号Ｄ
ＩＮが人力する入力バッファ手段として、２個のＳＡＭ
　（シリアルアクセスメモリ）１１゜１２が設けられて
いる。ＳＡＭＩＩ、１２は、直並列変換する機能を有す
る。各ＳＡＭ１１．１２には、それぞれ書き込みクロッ
ク信号ＣＫＷが供給され、その出力はそれぞれＮ１　ド
ツトの並列出力とされる。

ＳＡＭＩＩ、１２の出力は、転送の制御を行う入力スイ
ッチ回路１８を介してメモリ手段としてのメモリセルア
レイ１３に供給される。このメモリセルアレイ１３は、
例えばＤＲＡＭであって、Ｎ、　　（例えば６０ドツト
）ＸＮ２（例えば１６）で１ラインが構成され、所要の
ライン数を有している。このメモリセルアレイ１３に隣
接して、書き込みアドレスを選択するための書き込み制
御回路１６と、読み出しアドレスを選択するための読み
出し制御回路１７が設けられている。書き込み制御回路
１６には書き込みクリア信号ＣＬＲＷが供給される。読
み出し制御回路１７には読み出しクリア信号ＣＬＲＲが
供給される。

上記メモリセルアレイ１３のＮ、ドツトの出力は、出力
スイッチ回路１９を介して、出力バッファ手段としての
ＳＡＭ１４．１５に供給される。

これらＳ’ＡＭ１．４．１５には、読み出しクロック信
号ＣＫＲがそれぞれ供給される。そして、上記出力スイ
ッチ回路１９を介して並列入力したデータが直列に変換
され、４ビツトでの出力信号り。ｏ７が出力される。

このような構成の本実施例の画像メモリ装置では、メモ
リセルアレイ１３と各ＳＡＭＩＩ、１２゜１４．１５の
間のデータの転送が、入力スイッチ回路１８と出力スイ
ッチ回路１９によって制御されている。

入力スイッチ回路１８は、上記ＳＡＭ１１．１２を選択
してメモリセルアレイ１３に接続する機能を有し、例え
ば１ラインにＮ２パルスが送られる書き込み転送信号Ｔ
に）によって制御される。すなわち、書き込み転送信号
Ｔいによって、ＳＡＭｌｌ、１２のうちの一方のデータ
が入力スイッチ回路１８を介してメモリセルアレイ１３
に転送され、その間に他方のＳ、ＡＭへ映像信号Ｄ１．
４が転送される。そして、書き込み転送信号Ｔ。の次の
パルスのタイミングでは、その接続間係が交替し、映像
信号ＤＩＮが転送されていたＳＡＭが人力スイッチ回路
１８を介してメモリセルアレイ１３に接続され、既にデ
ータをメモリセルアレイ１３に転送したＳＡＭには映像
信号ＤＩＮが転送される。

出力スイッチ回路１９は、上記ＳＡＭ１４．１５を選択
してメモリセルアレイ１３に接続する機能を有し、例え
ば１ライン毎にＮ２パルス発生する読み出し転送信号Ｔ
Ｒによって制御される。すなわち、読み出し転送信号Ｔ
Ｒによって出力スイッチ回路１９を介した転送が行われ
、メモリセルアレイ１３からＳＡＭの一方へデータが出
力される。このとき他方のＳＡＭでは出力信号り。ＬＩ
Ｔが出力される。そして、その読み出し転送信号ＴＲの
次のパルスのタイミングでは、その逆が行われる。

このような構成の画像メモリ装置は、書き込み動作と読
み出し動作を並行して行っており、しかも書き込み動作
と読み出し動作は非同期に行われている。したがって、
それぞれ書き込み転送信号Ｔｔｍの周期と読み出し転送
信号ＴＲの周期は、第４図に示したように、基本的には
異なったものとされる。このため、そのパルスのタイミ
ングが一致（Ｔｃ）した場合には、一方のパルスを時間
的にずらせる操作を行っている。本実施例の画像メモリ
装置では、その操作を転送制御回路２によって行ってお
り、書き込み制御回路１６及び読み出し制御回路１７か
らの書き込み転送信号Ｔ８及び読み出し転送信号ＴＲは
、転送制御回路２・によって、そのパルスのタイミング
が一致するか否かが検出される。そして、この転送制御
回路２からは、パルスのタイミングが一致しないように
操作された書き込み転送信号ＴＲ及び読み出し転送信号
Ｔいが、次に説明するマスター／スレーブ切り替え回路
１を介して上記入力スイッチ回路１８や出力スイッチ回
路１９等に出力されて行く。

そして、本実施例の画像メモリ装置では、その内部的に
生成された転送制御回路２からの書き込み転送信号Ｔ１
１及び読み出し転送信号ＴＲを外部に対して出力し或い
は外部から入力するためのマスター／スレーブ切り替え
回路１が設けられている。このマスター／スレーブ切り
替え回路１は、トランスファーシンクロナイゼーション
モード信号ＴＳＭのレベルによって、」−記転送制御回
路２からの各転送信号Ｔ１１．．ＴＲを当該マスター／
スレーブ切り替え回路１を介して外部端子に対して出力
したり、或いは他の画像メモリ装置からの各転送信号Ｔ
　１１．　Ｔ　ｎを当該マスター／スレーブ切り替え回
路１を介して上記スイッチ回路１８．１９等へ転送する
機能を有している。

第２図は、そのマスター／スレーブ切り替え回路Ｉの具
体的な回路構成例を示す図である。例えば転送制御回路
２はスイッチ２１の端子２１ａと接続し、内部的に発生
した各転送信号Ｔ。、ＴＲは端子２１ａに供給される。

各転送信号Ｔ　Ｉ、ｌ、　Ｔ　Ｒにより制御される入出
力スイッチ回路等はスイッチ２１の端子２１ｃに接続さ
れる。スイッチ２１は端子２１ｃが上記端子２１ａ若し
くは端子２１ｂと接続するように切り替えられる構成と
される。

その端子２１ｂには、バッファ２２の出力端子が接続さ
れる。バッファ２２の入力端子は外部端子２４と接続さ
れる。バッファ２２はトランスファーシンクロナイゼー
ションモード信号ＴＳＭによりオン・オフが切り替えら
れる。外部端子２４には、バッファ２５の出力端子も接
続される。バッファ２５の入力端子は上記スイッチ２１
の端子２１ｃと接続される。このバッファ２５は、反転
したトランスファーシンクロナイゼーションモード信号
ＴＳＭによりそのオン・オフが切り替えられる。

この第２図の回路の作動について説明する。マスター／
スレーブ切り替え回路１は、トランスファーシンクロナ
イゼーションモード信号ＴＳＭのレベルによって、マス
ターのメモリ装置となるか、スレーブのメモリ装置とな
るかが設定される。上記トランスファーシンクロナイゼ
ーションモード信号Ｔ　Ｓ　Ｍが“Ｌ゛レベル時、バッ
ファ２２はオフ、バッファ２３はオンとなる。この時、
スイッチ２１は、端子２１ａと端子２１ｃ間を接続する
（第２図中の実線側へ）ように切り替えられる。

すると、上記転送制御回路２からの各転送信号Ｔ、、Ｔ
、は、スイッチ２１を介して端子２１ｃと接続する入出
力スイッチ回路１８．１９等へ供給されて行く。これと
同時に、各転送信号Ｔｗ、Ｔ＊は、オンにされたバッフ
ァ２３を介して外部端子２４に出力される。逆に、上記
トランスファーシンクロナイゼーションモード信号ＴＳ
Ｍが“Ｈ“レベルの時、バッファ２２はオン、バッファ
２３はオフとなる。この時、スイッチ２１は、端子２１
ｂと端子２Ｉｃ間を接続する（第２図中の破線側へ）よ
うに切り替えられる。すると、チップ内で生成された各
転送信号Ｔ。、Ｔ、ば、利用されず、外部端子２４から
の供給される各転送信号Ｔい、Ｔ□が、ハソファ２２及
びスイッチ２１を介して入出力スイッチ回路１８．１９
等へ供給されて行くことになる。このように、マスター
／スレーブ切り替え回路１では、与えられるレベルによ
ってマスター／スレーブが切り替わる。“′Ｌ“レベル
ならば、その画像メモリ装置は、各転送信号Ｔ。、Ｔ８
を出力する側のマスターとして用いられる。

“Ｈ″”レベルならば、その画像メモリ装置は、各転送
信号Ｔ。、ＴＲを受は取る側のスレーブとして用いられ
る。

次に、このような構成の画像メモリ装置の適用ついて説
明する。例えば第３図に示すように、メモリＡとメモリ
Ｂがマスター／スレーブの関係で設けられる。これは、
例えばＮＴＳＣの４倍のｆ、Ｃでサンプリングした８ビ
ツトのデータを記憶する構成である。そして、その上位
４ビツトがメモリＡに入力され、下位４ピツ゛トがメモ
リＢに入力される。これら各メモリＡ、Ｂには、各４ビ
ツトの映像信号ＤＩＮが入力し、出力信号り。Ｕ７から
データの出力が行われる。また、書き込みクリア信号Ｃ
ＬＲＷ、読み出しクリア信号ＣＬＲＲ，書き込みクロッ
ク信号ＣＫＷ、読み出しクロック信号ＣＫＲも各メモリ
Ａ、Ｂに供給されている。

そして、メモリＡとメモリＢは、メモリ間の同期をとる
ために、相互に接続されている。すなわち、メモリＡの
外部端子の１つであるトランスファーライト端子は、メ
モリＢのトランスファーライト端子と接続される。これ
と並行して、メモリＡのトランスファーリード端子は、
メモリＢのトランスファーリード端子と接続される。こ
れらトランスファーライト端子、トランスファーリード
端子は、双方向の端子であって、第２図の外部端子２４
に該当する。

さらに、メモリＡのトランスファーシンクロナイゼーシ
ョンモード信号ＴＳＭ１は“Ｌ”レベルにされ、メモリ
Ｂのトランスファーシンクロナイゼーションモード信号
ＴＳＭ２は゛Ｈ°゛レベルにされる。

１にのような接続及び制御を行うことで、メモリＡ、Ｂは、
その間で同期が取られることになり、上位と下位のビッ
トで異なるタイミングでデータが出力され、画像が乱れ
るような問題は解決されることになる。また、転送信号
Ｔ、１．Ｔ、を入出力するための外部端子を双方向とす
ることで、さらに外部端子を余分に増設する必要もない
。

なお、上述の例では、２つの画像メモリ装置を用いる場
合について説明したが、例えばマスターに対して３つの
スレーブとなる画像メモリ装置を設けることもでき、さ
らに多くの画像メモリ装置をチップ間で同期をとりなが
ら接続することもできる。また、本発明の画像メモリ装
置は、上述の実施例に限定されることなく、その要旨を
逸脱しない範囲での種々の変更が可能である。

〔発明の効果〕

本発明の画像メモリ装置は、各当該画像メモリ装置に他
の画像メモリ装置との間で各転送信号を入出力するため
の切り替え手段を有しているために、１つの画像メモリ
装置で書き込み、読み出しが非同期であっても、他の画
像メモリ装置との間では、その同期をとることができる
。このため、画像が乱れるような問題は解決されること
になる。

【図面の簡単な説明】

第１図は本発明の画像メモリ装置の回路構成の一例を示
すブロック図、第２図はそのマスター／スレーブ切り替
え回路の一例の回路図、第３図は上記画像メモリ装置を
画像処理用に２つ接続して使用する例を示すブロック図
、第４図は非同期とされる各転送信号の波形図である。１・・・マスター／スレーブ切り替え回路２・・・転送
制御回路１１．１２，１４．１５・・・ＳＡＭ１３・・・メモリセルアレイＴ８・・・書き込み転送信号ＴＲ・・・読み出し転送信号ＤＩＮ第１図

Claims

【特許請求の範囲】映像信号が供給される入力バッファ手段と、書き込み転
送信号の制御によって上記入力バッファ手段の出力が供
給されるメモリ手段と、読み出し転送信号の制御によっ
て上記メモリ手段の出力が供給される出力バッファ手段
とを備えた画像メモリ装置において、非同期とされる上記書き込み転送信号及び上記読み出し
転送信号を、外部との間で入出力するための切り替え手
段を有する画像メモリ装置。