JPH01296835A

JPH01296835A - 直列制御装置

Info

Publication number: JPH01296835A
Application number: JP12811988A
Authority: JP
Inventors: Masakazu Moritoki; 守時　正和; Masao Hagiwara; 萩原　政雄
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1988-05-25
Filing date: 1988-05-25
Publication date: 1989-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、各種産業機械（ブレス掘械、各！ｉ！ＮＣ
機械、ロボット等々）や無人搬送車などにおいて数多く
用いられるセンサやアクチュエータ等の端末要素を集中
管理する制御装置に関し、特に該装置を、直接的にデー
タ入力対象端末（センサ）からの出力抽出あるいはデー
タ出力対象端末（アクチュエータ）への信号出力を行な
う多数のノードコントローラと、これらノードコントロ
ーラを統括管理するメインコントローラとに分割すると
ともに、これらノードコントローラおよびメインコント
ローラを直列接続して、上記各端末の集中管理を実現す
る直列制ｗＪ装置の、信号伝送プロトコル並びにノード
コントローラ構成の具現に間する。

（従来の技’１ｆｉ）例えばブレス機械にあって、同橢械各部の状態を各種セ
ンサを通じて検出したり、適宜のアクチュエータを通じ
て駆動制御したりしつつ、その一連のプレス動作を電気
的に制御しようとした場合、これらセンサやアクチュエ
ータを通じての制御数は膨大な数にのぼる（通常、この
制御１１箇所は３０００箇所にも及ぶ）。また、これら
多数の制御箇所の中には、その制御に際しての同時性や
関連性が要求される箇所も少なくない。そこで、上記の
センサやアクチュエータの全てを集中的に管理しつつ、
都度必要とされる機械各部の状態検出や状態制御を統括
して行なうことのできる制ＷＪ装置が導入されるに至っ
ている。

第２２図は、ブレス機械等においてこうした統括制御を
実現する従来の制御装置について、その−例を示すもの
である。

この第２２図において、１０は、上記制御装置として対
象機械を統轄的に制御するマシンコントローラ、２１〜
２ｎは、同礪械内の各部に配された上記のセンサ、また
はアクチュエータ、ＫＬは、これらマシンコントローラ
１０およびセンサまたはアクチュエータ２１〜２ｎ間に
配される信号線をそれぞれ示す。

すなわちこの第２２図に示す機械においては、マシンコ
ントローラ１０と各センサまたはアクチュエータ２１〜
２ｎとの間にそれぞれ信号授受用の信号線を配して、例
えば、２１がセンサであってそのセンサ出力を欲する場
合には、その該当する信号線を通じて同センサ２１から
のデータをマシンコントローラ１０に受入してこれをモ
ニタするようにし、また例えば、２２がアクチュエータ
であってその駆動制御を実行する場合には、その該当す
る信号線を通じて、マシンコントローラ１０からアクチ
ュエータ２２へその駆ｖＪ態様を制御するための信号を
伝送するようにしている。他のセンサのセンサ出力を欲
する場合、また他のアクチュエータの駆動態様を制御す
る場合であっても同様である。

また第２３図は、同じく上述した統括制御を実現する従
来の制御装置の他の例を示すものである。

すなわち、この第２３図に示される装置においては、上
記のマシンコントローラ１０と各センサまたはアクチュ
エータ２１〜２ｎとの間にｍ＠（ｍ＜ｎ）の中継コント
ローラ３１〜３ｍを配し、これら中継コントローラ３１
〜３ｍの各々にて、いくつかずつのセンサ出力またはア
クチュエータ駆動信号を中継処理するようにしている。

この場合であっても、マシンコントローラと中継コント
ローラとの間で信号授受のための必要情報の交換が行な
われる以外、センサ出力あるいはアクチュエータ駆動信
号についての基本的な管理態様は、先の第２２図に示し
た例と同様である。

〔発明が解決しようとする課題〕

例えば、第２２図に示した装置では、１つのマシンコン
トローラと多数のセンサまたはアクチュエータとの間に
それぞれ各別の信号線を配設して上記センサ出力モニタ
あるいはアクチュエータ駆動制御のための信号授受を行
なっていたことから、これら多数のセンサまたはアクチ
ュエータのセンサ出力あるいはアクチュエータ駆動信号
を集中管理する上記マシンコントローラには、自と非常
に多くの信号線が配されることとなる。

このため、このマシンコントローラと各センサまたはア
クチュエータとの接続が困難であるばかりか、誤配線の
原因ともなり、またさらには、これら信号線の束が体積
的にかさばるとともにｆｆｉｆｆｌも非常に大きなもの
となり、その取り扱いが著しく不便なものとなっていた
。

また、第２３図に示した装置では、上述したマシンコン
トローラへの信号線の配線数については削減することが
でき、また全体としての配線数も短縮することはできる
ものの、全体の信号線配線本数自体は根本的に減少する
ことはない。

したがって、この第２３図に示した構成を用いる場合で
あっても、上記の本質的な問題は解消されない。

この発明は、こうした実情に鑑みてなされたものであり
、集中管理すべきセンサやアクチュエータ等の端末要素
の数がいかに多数に及ぼうとも、またこれらセンサによ
る状態検出やアクチュエータによる状態制御にいかに同
時性や関連性が要求されようとも、前記配線数を大幅に
削減して、これら端末要素の合理的かつ高能率な運用を
保証する制御装置を提供することを目的とする。

〔課題を解決するための手段〕

この発明では、データ入力対象となる第１の端末（例え
ばセンサ）およびデータ出力対象となる第２の端末（例
えばアクチュエータ）の多数と１つの制御手段との間で
信号の授受を実行するに、前記第１および第２の端末、
または第１の端末、または第２の端末に対応して、その
１乃至複数をそれぞれ管理単位とした第１の端末からの
出力データの受入、若しくは第２の端末へのデータ出力
を直接的に実行する第１〜第ｎの複数のノードコントロ
ーラを設け、また前記副葬手段に対応して、前記第１お
よび第２の端末を統括管理するメインコントローラを設
けて、これらメインコントローラと第１〜第ｎのノード
コントローラとを各々信号線を介して直列接続するとと
もに、メインコントローラから発する第１のフレーム信
号の第１〜第ｎのノードコントローラへの順次の伝播に
伴なって、ノードコントローラに受入される第１の端末
データの該フレーム信号への取り込み、若しくはメイン
コントローラを通じて同フレーム信号に予め割り付けら
れた第２の端末への出力データの各対応するノードコン
トローラへの振り分けを行なうようにする。そしてこの
際、前記メインコントローラは、前記第１のフレーム信
号の送出に先立って、この第１のフレーム信号に含まれ
るデータ列についての各ノード別の対応位置を示す対応
位置情報が含まれる第２のフレーム信号を送出し、前記
ノードコントローラは、前記第２のフレーム信号の入力
に基づいて前記第１のフレーム信号に関する各自らの対
応位置を認識し、その後の前記第１のフレーム信号の入
力時、この認識した対応位置に基づいて第１の端末デー
タの該第１のフレーム信号への付加、および同第１のフ
レーム信号からの対応する第２の端末への出力データの
抽出、の少なくとも一方を行なうようにする。

（作用）こうした制御装置構成、並びに信号授受に関してのプロ
トコルを用いることにより、前記メインコントローラと
第１および第２の各端末（正確には各ノードコントロー
ラ）との接続は、各々その入力線と出力線との２本の信
号線（上記の直列接続によって実質的には各１本となる
）のみによりて実現されるようになる。

また、メインコントローラは、前記第１あるいは第２の
端末との間で信号（データ）の授受を行なうに、これと
直列接続された各ノードコントローラのうちの、電気的
に最も近い位置にある唯１つのノードコントローラに対
してのみ、上記第１および第２フレーム信号を送出する
ことで、各ノードコントローラとの間における上述した
取り決めに基づき、その管理対象となる全ての端末につ
いてのデータ入力あるいはデータ出力が、自動的に、し
かも高能率に達成されるようになる。

〔実施例〕

第１図に、この発明にかかる直列制御装置の基本となる
構成を示す。

この第１図において、１０は、プレス等の適用対象機械
を統括的に制御する前述したマシンコントローラ、２１
８〜２ｎＳは、同義械の各部に配された多数のセンサに
ついてこれが第１〜第ｎグループにグループ分けされた
センサ群、２１Ａ〜２ｎＡは、同じく適用対象機械の各
部に配された多数のアクチュエータについてこれが第１
〜第ｎグループにグループ分けされたアクチュエータ群
、３０は、該実施例直列制御装置のセンサデータ収集、
アクチュエータ制御データ送出手段として上記マシンコ
ントローラ１０に配されるメインコントローラ、４１〜
４ｎは、同直列制御装置のデータ中継手段として、当該
制御系の各ノード毎に、上記センサ群２１８〜２ｎＳお
よびアクチュエータ群２１Ａ〜２ｎＡに各対応して配さ
れて、これらを直接的に管理するノードコントローラで
ある。

上記のメインコントローラ３０とこれらノードコントロ
ーラ４１〜４ｎとは、基本的には同第１図に示される態
様で、適宜の信号線を介して環状に直列接続される。

すなわちこの直列制御装置では、メインコントローラ３
０からこれに電気的に最も近いノードコントローラ４１
に対してセンサデータ収集、並びにアクチュエータ制御
データ分配のための所定の形態を有した第１のフレーム
信号（以下これを主フレーム信号という）を信号ＳＯと
して送出し、この主フレーム信号の、各信号線を介した
「ノードコントローラ４１→ノードコントローラ４２→
・・・ノードコントローラ４ｎ→メインコントローラ３
０Ｊといった順次の伝播に伴なって、これら各ノードコ
ントローラの管理対象となるセンサ群データの該フレー
ム信号の取り込み、並びにメインコントローラ３０を通
じて同フレーム信号に予めにＪり付けられた上記アクチ
ュエータ制御データの各対応するノードコントローラへ
の振り分け、を実現するようにしている。

また同直列制御装置では、上記主フレーム信号の送出に
先立ち、メインコントローラ３０から同じくノードコン
トローラ４１に対して、上記主フレーム信号の各ノード
毎の対応位置（以下に述べる例では、上記データ列の各
ノードでの終端位置）を各ノードコントローラに指示す
るためのこれも所定の形態を有した第２のフレーム信号
（以下これをｍ１フレ一ム信号という）を同じく信号Ｓ
Ｏとして送出し、この副フレーム信号の、同様に各信号
線を介した［ノードコントローラ４１→ノードコントロ
ーラ４２→・・・→ノードコントローラ４ｎ→メインコ
ントローラ３０」といった順次の伝播に伴なって、これ
ら各ノードコントローラ４１〜４ｎに対する上記主フレ
ーム信号の処理対応位置の指定、すなわち処理タイミン
グの指定、を実現するようにしている。

この結果、信号ＳＯとしてメインコントローラ３０から
発せられた副フレーム信号が、信号３ｎとして同メイン
コントローラ３０に帰還されるときには、全てのノード
コントローラ４１〜４ｎに対する処理対応位置（データ
列終端位Ｗ１）の指定が終了され、またその後、信号Ｓ
Ｏとしてメインコントローラ３０から発せられた上記の
主フレーム信号が、信号３ｎとして同メインコントロー
ラ３０に帰還されるときには、該フレーム信号に一括搭
載された上記アクチュエータ制御データの全てが、各対
応するノードコントローラに割り振られ、かつ管理対象
となる全てのセンサのセンサデータが、各対応するノー
ドコントローラを通じて同フレーム信号に取り込まれる
ようになる。この間、各ノードコントローラでは、上記
主および副フレームの別を所定に識別して、副フレーム
の到来に際しては、各自らに指定される上記処理対応位
置に関する情報を適宜に記憶し、また、各々管理対象と
なるセンサ群については、そのセンサ出力を常時取り込
んで、上記主フレーム信号が到来する毎に、この取り込
んだセンサ出力を、上記記憶した処理対応位置情報に基
づき、所定態様のデータとして該フレーム信号の所定位
置に付加し、またアクチュエータ群については、°同フ
レーム信号が到来する毎に、同様に上記記憶した処理対
応位置情報に基づき、この所定位置に含まれる当該アク
チュエータ群に関する制御データを所定のタイミングで
抜き取るとともに、これを所定のアクチュエータ駆動信
号に変換して、各対応するアクチュエータの駆動を実利
６１１する。

なお、当の直列制御装置の構成として、第１図において
は、図示の便宜上、くイ〉メインコントローラに直列接続される全てのノー
ドコントローラが、センサ群とアクチユエータ群との双
方を併せ管理する。

構成についてのみ示したが、他に、く口〉センサ群とアクチュエータ群との双方を併せ管理
する第１種のノードコントローラと、センサ群のみを管
理する第２種のノードコントローラと、アクチュエータ
群のみを管理する第３種のノードコントローラと、の３
種のノードコントローラのうち少なくとも２種のノード
コントローラが、混在して前記メインコントローラに直
列接続される。

くハ〉メインコントローラに直列接続される全てのノー
ドコントローラが、センサ群のみを管理する。

く二〉メインコントローラに直列接続される全てのノー
ドコントローラが、アクチュエータ群のみを管理する。

くホ〉メインコントローラに直列接続される全てのノー
ドコントローラがアクチュエータ群のみを管理する場合
であって、終段の第ｎノードコントローラ４ｎとメイン
コントローラ３Ｏとが切り離され、いわゆるデジーヂエ
ーン状の直列接続となる。

構成なども、適用対象となる機械の実情に応じて適宜採
用される。

また、上記においては、より一般的な態様として、セン
サあるいはアクチュエータがいくつかずつにグループ分
けされ、群として各ノードコントローラに管理されると
したが、これらセンサあるいはアクチュエータが各々単
体で１つのノードコントローラに管理されることもある
。

次に、第２図および第３図を参照して、この発明にかか
る直列制ｍ装置に採用して好適なメインコントローラと
各ノードコントローラとの間における信号授受手法、す
なわち信号伝送に際してのプロトコルについて説明する
。

第２図は、上記主フレーム信号についてのプロトコル概
要を示すものである。この第２図に示すｒｓＴＩＪ、ｒ
ＤＩＪ、ｒＤＩｑＪ、ｒｓＴＯＪ。

ｆＤＯＪ　、ｒＤＯｑＪ　、ｒｓＴＪ　、およびｒＥＲ
Ｒ」とは、それぞれＳＴＩ：入力用データ（センサデータ）の先頭位置を示
すために、所定の論理構造をもつビット列として、メイ
ンコントローラから同主フレームに予め付加される入力
データ用スタートコード。

ＤＩ　：各ノードコントローラを介して同主フレームに
取り込まれる入力データの列。

ＤＩＱ：第６番目のノードコントローラを介して同主フ
レームに取り込まれる第６番目の入力データ（列）。

ＳＴＯ：出力用データ（アクチュエータ制卸データ）の
先頭位置を示すために、上記「ＳＴＩ」とは異なる所定
の論理構造をもつビット列として、メインコントローラ
から同主フレームに予め付加される出力データ用スター
トコード。

ＤＯ：各ノードコントローラを介して同主フレームから
抜き取られる出力データの列。メインコントローラから
上記ｒｓＴＯＪに引き続いて出力される。単にデータ列
を示すｒＤＪとして、上記ｒＤＩＪと併せ総称されるこ
ともある。

ＤＯＱ　：第６番目のノードコントローラを介して同主
フレームから抜き取られる第６番目の出力データ（列）
。

ＳＴ　：入出力されるデータの列の先頭位置を示すため
に、所定の論理構造をもつビット列として、同主フレー
ムに予め付加されるスタートコード。なおこの論理構造
は、上記ｒｓＴＩＪまたはｒｓＴＯＪの論理構造と同じ
であってもよい。

ＥＲＲｒ主フレーム信号伝送中におけるデータエラーに
関して各々次段コントローラにその適宜な処理を促すた
めの所定ビット列からなるコード、すなわちエラー処理
コード。

ここでは主に、主フレーム信号伝送中におけるデータエ
ラー発生の有無をチエツクするためのコードとして、各
々次段に伝送するデータ列内容に基づきメインおよびノ
ードの各コントローラが自ら生成付加する工ラーチェッ
クコードを想定する。

であり、以下に、該直列制御装置の主フレーム信号につ
いて実施される各種のプロトコルについて、その詳細を
列記する。

ここでは便宜上、第１番目のノードコントローラ４１か
ら数えて第９番目にあたるノードコントローラ４ｑにお
いて実施されるデータ授受態様を例にとって、各々その
必要とされるノードコントローラ構造を述べる。

＜Ｂ＞上記ｒｓＴＩＪおよびｒｓＴＯＪに関して、これ
を時間的にｒｓＴＩＪ→ｒｓＴＯＪの順に伝送する場合
に、入力される主フレーム信号のｒｓＴＩＪを検知して
その直後に自らの入力データ（センサデータ）若しくは
入力データ列であるｒＤ　ＩＱ　Ｊを付加し、同主フレ
ーム信号のｒｓＴＯＪを検知してその直後から自らへの
出力データ（アクチュエータ制御データ）若しくは出力
データ列であるｒＤＯＱ　Ｊを抜き取るよう、ノードコ
ントローラ構造を決定する手法（第２図（ａ）参照）。

この場合、ｒＤＩＪは、ｒｓＴＩＪに引き続き、順に後
段の（メインコントローラから信号伝送上の距離が遠い
）ノードコントローラからのデータが取り込まれ、また
ｒＤＯＪは、ｒｓＴＯＪに引き続ぎ、順に免段のくメイ
ンコントローラから信号伝送上の距離が近い）ノードコ
ントローラへの出力データが予めセットされる。

＜ｂ＞同じ＜Ｉ’５ＴＩＪ→ｒｓＴＯＪの順に伝送する
場合に、入力される主フレーム信号の「ＳＴＯ」、若し
くは後述する副フレーム信号によって指定される第１の
データ列終端位置を検知してその直前に自らの入力デー
タ若しくは入力データ列であるｒＤＩｑＪを付加し、ｒ
ｓＴＯＪの直後から自らへの出力データ若しくは出力デ
ータ列であるｒＤＯＱ　Ｊを抜き取るよう、ノードコン
トローラ構造を決定する手法（第２図（ｂ）参照）。こ
の場合、ｒＤＩＪは、ｒｓＴＩＪに引き続き、順に先般
のノードコントローラからのデータが取り込まれ、また
ｒＤＯＪは、ｒｓＴＯＪに引き続き、順に先般のノード
コントローラへの出力データが予めセットされる。

＜Ｃ＞同じ＜ｒｓＴＩＪ→ｒｓＴＯＪの順に伝送する場
合に、入力される主フレーム信号の「ＳＴＯ」、若しく
は後述する副フレーム信号によって指定される第１のデ
ータ列終端位置を検知してその直前に自らの入力データ
若しくは入力データ列であるｒＤＩｑＪを付加し、同主
フレーム信号の後述する副フレーム信号によって指定さ
れる第２のデータ列終端位置を検知してその直前から自
らへの出力データ若しくは出力データ列であるｒＤＯｑ
　Ｊを抜き取るよう、ノードコントローラ構造を決定す
る手法（第２図（Ｃ）参照）。この場合、ｒＤＩＪは、
ｒｓＴ　Ｉ　Ｊに引き続き、順に先般のノードコントロ
ーラからのデータが取り込まれ、また「ＤＯ」は、ｒｓ
ＴＯＪに引き続き、逆順に後段のノードコントローラへ
の出力データが予めセットされる。

＜ｄ＞同じ＜ｒｓＴＩＪ→ｒｓＴＯＪの順に伝送する場
合に、入力される主フレーム信号のｒｓＴＩＪを検知し
てその直後に自らの入力データ若しくは入力データ列で
ある［ＤＩｑＪを付加し、同主フレーム信号の後述する
副フレーム信号によって指定されるデータ列終端位置を
検知してその直前から自らへの出力データ若しくは出力
データ列であるｒＤＯｑＪを抜き取るよう、ノードコン
トローラ構造を決定する手法（第２図（ｄ）参照）。こ
の場合、ｒＤＩＪは、ｒｓＴＩＪに引き続き、順に後段
のノードコントローラからのデータが取り込まれ、また
ｒＤＯＪは、ｒｓＴＯＪに引き続き、逆順に後段のノー
ドコントローラへの出力データが予めセットされる。

＜９＞上記ｒｓＴＩＪおよびｒｓＴＯＪ　１．：関して
、これを時間的にｒｓＴＩＪ→ｒｓＴＯＪの順に伝送す
る場合に、入力される主フレーム信号のｒｓＴＩＪを検
知してその直後から自らへの出力データ若しくは出力デ
ータ列であるｒＤＯｑＪを抜き取り、同主フレーム信号
のｒｓＴＩＪを検知してその直後に自らの入力データ若
しくは入力データ列であるｒＤ　ＩＱ　Ｊを付加するよ
う、ノードコントローラ構造を決定する手法（第２図（
ｅ）参照）。この場合、ｒＤＯＪは、ｒｓＴＯＪに引き
続き、順に先般のノードコントローラへの出力データが
予めセットされ、またｒＤＩＪは、ｒｓＴＩＪに引き続
き、順に後段のノードコントローラからのデータが取り
込まれる。

＜ｆ＞同じ＜　ｒｓＴＯＪ→ｒｓＴＩＪの順に伝送する
場合に、入力される主フレーム信号のｒｓＴＩＪ、若し
くは後述するａＪフレーム信号によって指定される第１
のデータ列終端位置を検知して、その直前に自らへの出
力データ若しくは出力データ列である［ＤＯｑＪを抜き
取り、ｒｓＴＩＪの直後に自らの入力データ若しくは入
力データ列であるｒＤＩｑＪを付加するよう、ノードコ
ントローラ構造を決定する手法（第２図（ｆ）参照）。

この場合、ｒＤＯＪは、ｒｓＴＯＪに引き続き、逆順に
後段のノードコントローラへの出力データが予めセット
され、またｒＤＩＪは、ｒｓＴＩＪに引き続き、順に後
段のノードコントローラからのデータが取り込まれる。

＜ｇ＞同じ＜　ｒｓＴＯＪ→ｒｓＴＩＪの順に伝送する
場合に、入力される主フレーム信号のｒｓＴＩＪ、若し
くは後述する副フレーム信号によって指定される第１の
データ列終端位置を検知してその直前から自らの出力デ
ータ若しくは出力データ列である「ＤＯｑ」を抜き取り
、同主フレーム信号の後述する副フレーム信号によって
指定される第２のデータ列終端位置を検知してその直前
に自らの入力データ若しくは入力データ列であるｒＤＩ
ｑＪを付加するよう、ノードコントローラ構造を決定す
る手法（第２図（Ｑ）参照）。この場合、ｒＤＯＪは、
ｒｓＴＯＪに引き続き、順に後段のノードコントローラ
への出力データが予めセットされ、またｒＤＩＪは、ｒ
ｓＴＩＪに引き続き、順に先般のノードコントローラか
らのデータが取り込まれる。

＜ｈ＞同じ＜　ｒｓＴＯＪ→ｒｓＴＩＪの順に伝送する
場合に、入力される主フレーム信号のｒｓＴＯＪを検知
してその直後から自らへの出力データ若しくは出力デー
タ列であるｒＤＯｑＪを抜き取り、同主フレーム信号の
後述する副フレーム信号によって指定されるデータ列終
端位置を検知してその直前に自らの入力データ若しくは
入力データ列であるｒＤ　Ｉ（ｌ　Ｊを付加するよう、
ノードコントローラ構造を決定する手法（第２図（ｈ）
Ｉ照）。この場合、ｒＤＯＪは、ｒｓＴＯＪに引き続き
、順に先般のノードコントローラへの出力データが予め
セットされ、またｒＤＩＪは、ｒｓＴＩＪに引き続き、
順に先般のノードコントローラからのデータが取り込ま
れる。

＜ｉ＞特に前記くハ〉として示した直列制ｔｌＤ装置構
成において、メインコントローラ３０からｒｓＴＩＪ若
しくは「ＳＴ」、およびｒＥＲＲＪのみを伝送する場合
に、入力される主フレーム信号のｒｓＴＩＪ若しくはｒ
ｓＴＪを検知して、その直後に自らの入力データ若しく
は入力データ列である［ＤＩＱＪを付加するよう、ノー
ドコントＯ−ラ構造を決定する手法（第２図（ｉ）参照
）。この場合、ｒＤＩＪは、ｒＳＴＩＪ若しくは「ＳＴ
」に引き続き、順に後段のノードコントローラからのデ
ータが取り込まれる。

＜ｊ＞同じく前記くハ〉の構成において、メインコント
ローラ３０からｒｓＴＩＪ若しくは「ＳＴ」、およびｒ
ＥＲＲＪのみを伝送する場合に、入力される主フレーム
信号の後述する副フレーム信号によって指定されるデー
タ列終端位置を検知して、その直前に自らの入力データ
若しくは入力データ列であるｒＤ　ＩＱ　Ｊを付加する
よう、ノードコントローラ構造を決定する手法（第２図
（ｊ）参照）。この場合、ｒＤＩＪは、ｒｓＴＩＪ若し
くはｒｓＴＪに引き続き、順に先般のノードコントロー
ラからのデータが取り込まれる。

＜ｋ＞特に前記く二〉またはくホ〉の直列制御Ｉｌ装置
構成において、メインコントローラ３０からｒｓＴＯＪ
若しくはｒｓＴＪ、ｒＤＯＪおよびｒＥＲＲＪのみを伝
送する場合に、入力されるフレーム信号のｒｓＴＯＪ若
しくはｒｓＴＪを検知して、その直後から自らへの出力
データ若しくは出力データ列であるｒＤＯＱＪを抜き取
るよう、ノードコントローラ構造を決定する手法（第２
図（ｋ）参照）。この場合、ｒＤＯＪは、ｒｓＴＯＪ若
しくはｒｓＴＪに引き続き、順に先般のノードコントロ
ーラへの出力データが予めセットされる。

く１〉同じく前記く二〉またはくホ〉の構成において、
メインコントローラ３０から「ＳＴＯ」若しくはｒｓＴ
Ｊ、ｒＤＯＪ、およびｒＥＲＲＪのみを伝送する場合に
、入力されるフレーム信号の後述する副フレーム信号に
よって指定されるデータ列終端位置を検知して、その直
前から自らへの出力データ若しくは出力データ列である
ｒＤＯａ　Ｊを抜き取るよう、ノードコントローラ構造
を決定する手法（第２図（＋＞参照）。この場合、ｒＤ
ＯＪは、ｒｓＴＯＪ若しくはｒｓＴＪに引き続き、順に
後段のノードコントローラへの出力データが予めセット
される。

＜ｍ＞メインコントローラ３０から上記ｒｓＴＪ　。

ｒＤ　（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場合に
、入力される主フレーム信号のｒｓＴＪを検知してその
直後に自らへの入力データ若しくは入力データ列である
「ＤＩｑＪを付加し、同主フレーム信号の後述する副フ
レーム信号によって指定されるデータ列後端位置を検知
してその直前から自らへの出力データ若しくは出力デー
タ列であるｒＤＯｑＪを抜き取るよう、ノードコントロ
ーラ構造を決定する手法（第２図（ｍ）参照）。この場
合、ｒＤＩＪは、ｒｓＴＪに引き続き、順に後段のノー
ドコントローラからのデータが取り込まれ、また「ｏＯ
」は、上記「終端位置」の手前方向に、順に先般のノー
ドコントローラへの出力データが予めセットされる。

＜ｎ＞同じくメインコントローラ３０から上記ｒｓＴＪ
、ｒＤ（ＤｏｌｌおよびｒＥＲＲＪが出力される場合に
、入力される主フレーム信号のｒｓＴＪを検知してその
直後に自らの出力データ若しくは出力データ列であるｒ
［）Ｏｑ　Ｊを抜き取り、同主フレーム信号の後述する
副フレーム信号によって指定されるデータ列後端位置を
検知してその直前に自らの入力データ若しくは入力デー
タ列であるｒＤ　ＩＱ　Ｊを付加するよう、ノードコン
トローラ構造を決定する手法（第２図（ｎ＞参照）。こ
の場合、ｒＤＩＪは、上記「終端位置」の直前に、順に
後段の７−ドコントローラからのデータが取り込まれ、
また「ＤＯ」は、ｒｓＴＪに引き続き、順に先般のノー
ドコントローラへの出力データが予めセットされる。

＜Ｑ＞同じくメインコントローラ３０から上記ｒｓＴＪ
　、ＦＤ　（ＤＯ）ＪおよびｒＥＲＲｊが出力される場
合に、入力される主フレーム信号の後述する副フレーム
信号によって指定される第１のデータ列終端位置を検知
してその直前に自らの入力データ若しくは入力データ列
であるｒＤ　Ｉｑ　Ｊを付加し、同主フレーム信号の後
述する副フレーム信号によって指定される第２のデータ
列終端位置を検知してその直前から自らへの出力データ
若しくは出力データ列である［ＤＯｑ］を抜き取るよう
、ノードコントローラ構造を決定する手法（第２図（０
）参照）。

この場合、ｒＤＩＪは、ｒｓＴＪに引き続き、順に先般
のノードコントローラからのデータが取り込まれ、また
ｒＤＯＪは、上記「第２の終端位置」の手前方向に、順
に先般のノードコントローラへの出力データが予めセッ
トされる。

＜ｐ＞同じくメインコントローラ３０から上記ｒｓＴＪ
、ｒＤ（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場合に
、入力される主フレーム信号の後述する副フレーム信号
によって指定される第１のデータ列終端位置を検知して
、その直前に自らの入力データ若しくは入力データ列で
あるｒＤＩｑＪを付加し、同第１のデータ列終端位置の
直後から自らへの出力データ若しくは出力データ列であ
るｒＤＯｑ　Ｊを抜き取るよう、ノードコントローラ構
造を決定する手法（第２図（Ｄ）参照）。この場合、ｒ
ＤＩＪは、ｒｓＴＪに引き続き、順に先般のノードコン
トローラからのデータが取り込まれ、またｒＤＯＪは、
上記「第１の終端位置」に引き続き、順に先般のノード
コントローラへの出力データが予めセットされる。

（ｑ＞同じくメインコントローラ３０から上記ｒｓＴＪ
　、ｒＤ　（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場
合に、入力される主フレーム信号のｒｓＴＪを検知して
その直後に自らの入力データ若しくは入力データ列であ
るｒＤＩＱＪを付加し、同主フレーム信号の後述する副
フレーム信号によって指定される第１のデータ列終端位
置を検知してその直後から自らへの出力データ若しくは
出力データ列であるｒＤＯＱ　Ｊを抜き取るよう、ノー
ドコントローラ構造を決定する手法（第２図（ａ）参照
）。この場合、「ＤＩ」は、ｒＳＴＪに引き続き、順に
後段のノードコントローラからのデータが取り込まれ、
またｒＤＯＪは、上記「第１の終端位置」に引き続き、
順に先般のノードコントローラへの出力データが予めセ
ットされる。

＜ｒ＞同じくメインコントローラ３０から上記ｒｓＴＪ
　、ｒＤ　（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場
合に、入力される主フレーム信号の後述する副フレーム
信号によって指定される第１のデータ列終端位置を検知
してその直前から自らへの出力データ若しくは出力デー
タ列である［）ＯＱ　Ｊを抜き取り、同主フレーム信号
の後述する副フレーム信号によって指定される第２のデ
ータ列終端位置を検知してその直前へ自らの入力データ
若しくは入力データ列である［ＤＩｑＪを付加するよう
、ノードコントローラ構造を決定する手法（第２図（ｒ
）参照）。この場合、ｒＤＩＪは、上記「第２の終端位
ＷＩＪの直前に、順に後段のノードコントローラからの
データが取り込まれ、「ＤＯ」は、「第１の終端位置」
の手前方向に、順に先般のノードコントローラへの出力
データが予めセットされる。

＜Ｓ＞同じくメインコントローラ３０から上記ｒｓＴＪ
、ｒＤ（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場合に
、入力される主フレーム信号の後述する副フレーム信号
によって指定される第１のデータ列終端位置を検知して
その直前から自らへの出力データ若しくは出力データ列
であるｒＤＯＱ　Ｊを抜き取り、同第１のデータ列終端
位置の直後へ自らの入力データ若しくは入力データ列で
あるｒＤＩｑＪを付加するよう、ノードコントローラ構
造を決定する手法（第２図（ｓ）参照）。この場合、ｒ
ＤＩＪは、上記「第１の終端位置」に引き続き、順に後
段のノードコントローラからのデータが取り込まれ、ｒ
ＤＯＪは、「第１の終端位置」の手前方向に、順に先般
のノードコントローラへの出力データが予めセットされ
る。

くｔ〉同じくメインコントローラ３０から上記ｒｓＴＪ
、ＦＤ（Ｄｏ）ＪおよびｒＥＲＲＪが出力される場合に
、入力される主フレーム信号のｒｓＴＪを検知してその
直後から自らへの出力データ若しくは出力データ列であ
るｒＤＯＱＪを抜き取り、同主フレーム信号の後述する
副フレーム信号によって指定される第１のデータ列終端
位置を検知してその直後へ自らの入力データ若しくは入
力データ列であるｒＤ　Ｉｑ　Ｊを付加するよう、ノー
ドコントローラ構造を決定する手法（第２図（１）参照
）。この場合、ｒＤＩＪは、上記「第１の終端位置」に
引き続き、順に後段のノードコントローラからのデータ
が取り込まれ、ｒ’　Ｄ　Ｏｊは、ｒｓＴＪに引き続き
、順に先般のノードコントローラへの出力データが予め
セットされる。

この直列制御装置においては、先のくイ〉〜くホ〉とし
て示した構成に応じて、主フレーム信号に関しては以上
＜ａ＞〜＜１＞とじて示した２０種のプロトコルのうち
のいずれか１つが選択的に採用される。これらいずれか
のプロトコルが採用される場合であっても、該直列制御
装置を構成するメインコントローラと各ノードコントロ
ーラとの間での、都度必要とされるデータ授受は良好に
達成される。実用上は、プレス等の適用対染礪械の一連
の動作を円滑に制御し得る十分に短い時間周期をもって
、こうしたメインコントローラと各ノードコントローラ
との間でのデータ授受が繰り返し実行される。

第３図は、前記副フレーム信号についてのプロトコル概
要を示すものである。ここでは−例として、前記「各ノ
ード別の処理対応位置」を指示するための情報として、
主フレーム信号における上記ｒｓＴＩＪ、ｒｓＴＯＪ、
若しくは「ＳＴ」からデータ列ｒＤＪの所要終端位置ま
での各ノード別の「データ列長」を示す数値情報（以下
これを「データ列長データ」という）を採用している。

さて、この第３図に示す各フレーム信号において、ｒｓ
Ｔ＊Ｊ、ＦＤ−ＬＩＪ　〜ＦＤ−ＬｎＪ。

ｒＤ−Ｌｌ−ＩＪ　〜ｒＤ−Ｌｎ−ＩＪ、ｒＤ−１１−
ＯＪ　〜ＦＤ−Ｌｎ−ＯＪ、およびｌ５ＰＪとは、それ
ぞれＳＴ＊：該副フレーム信号を構成する上記データ列長データの先
頭位置を示すために、所定の論理構造をもつビット列と
して、同副フレーム信号に予め付加される副フレームス
タートコード。この論理構造は、先の主フレーム信号に
おけるｒｓＴＩＪ。

「ＳＴＯ」、およびｒｓＴＪなどとは区別される。

ｒＤ−ＬｌＪ　〜ｒＤ−ＬｎＪ：上記のデータ列長データ。「Ｄ・し１」は、第１ノー
ドコントローラ４１へ入力される主フレーム信号のｒｓ
ＴＩＪ。

ｒｓＴＯＪ　、若しくはｒｓＴＪからデータ列ｒＤＪの
終端位置までの「データ列長」を示し、同様にｒＤ−Ｌ
ｎＪは、第ｎ１目のノードコントローｔ４ｎへ入力され
る主フレーム信号のｒｓＴＩＪ。

「ＳＴＯ」、若しくはｒｓＴＪからデータ列ｒＤＪの終
端位置までの［データ列長」を示す。メインコントロー
ラ３０から上記ｒｓＴ＊Ｊに引き続き出力される。

参考までに、このｒＤ−ＬＩＪ〜「Ｄ・ＬｎＪによって
示される「データ列長」の第９番目のノードコントロー
ラ４ｑに対応する具体的データ内容を、先の第２図にｒ
ＬｑＪとして例示した。

ｒＤ−Ｌｌ−ＩＪ　〜ｒＤ−Ｌｎ−ＩＪ二同データ列長
データの他の例。ｒＤ−１１−■」は、第１ノードコン
トローラ４１へ入力される主フレーム信号の［５ＴＩＪ若しくは
ｒｓＴＪから入力データ列ｒＤＩＪの終端位置までの「
データ列長」を示し、同様にｒＤ−Ｌｎ−ＩＪは、第ｎ
番目のノードコントローラ４ｎへ入力される主フレーム
信号のｒｓＴＩＪ若しくはｒｓＴＪから入力データ列ｒ
ＤＩＪの終端位置までの「データ列長」を示す。

メインコントローラ３０から上記「Ｓ下＊」に引き続き
出力される。参考までに、このＦＤ−Ｌｌ−ＩＪ　〜ｒ
Ｄ−Ｌｎ−ＩＪによって示される「データ列長」の第９
番目のノードコントローラ４ｑに対応する具体的データ
内容を、先の第２図にｒＬＱ−ＩＪとして例示した。

ｒＤ−Ｌｌ−ＯＪ〜ｒＤ・しｎ−０」二同データ列長データの他の例。ｒＤ−１１−Ｏ」は、
第１ノードコントローラ４１へ入力される主フレーム信号の「５ＴＯＪ若しくは
ｒＳＴ、Ｊから出力データ列ｒＤＯＪの終端位置までの
「データ列長」を示し、同様にｒＤ　−Ｌｎ−ＯＪは、
第ｎ！目のノードコントローラ４ｎへ入力される主フレ
ーム信号のｒｓＴＯＪ若しくはｒｓＴＪから出力データ
列「ＤＯ」の終端位置までの「データ列長」を示す。

メインコントローラ３０から上記「ＳＴニド」に引き続
き出力される。参考までに、このｒＤ−Ｌｌ−ＯＪ　〜
ｒＤ−Ｌｎ−ＯＪによって示される「データ列長」の第
９番目のノードコントローラ４ｑに対応する具体的デー
タ内容を、先の第２図にｒＬｃ＋−ＯＪとして例示した。

ＳＰ　二同副フレーム信号中に存在づる上記「データ列
長データ」列の終端位置を示すために、所定の論理構造
をもつビット列として、同副フレーム信号に予め付加さ
れるストップコード。この論理構造は、先の主フレーム
信号におけるｒｓＴＩＪ。

ｒｓＴＯＪ　、およびｒｓＴＪ、更にほこの０１フレ一
ム信号における上記の「Ｓ下＊」、などとは区別される
。

であり、以下に、同直列制御装置の副フレーム信号につ
いて実施される各種のプロトコルについて、その主なも
のを列記する。

ここでは、第１ノードコントローラの４１において実施
されるデータ授受態様を例にとって、各々その必要とさ
れるノードコントローラ構造を述べる。

＜■＞上記ｒｓＴ＊Ｊ、ｒＤ−ＬＩＪ〜ＦＤ・し２」、
およびｌ５ＰＪに関して、これをｒｓＴＩＪ→「Ｄ−Ｌ
ｌ」→「Ｄ−Ｌ２」→・・・→「Ｄ−Ｌｎ」→「ＳＰ」
の順に伝送する場合に、入力される副フレーム信号のｒ
ｓＴ＊Ｊを検知して、その直後から自らへのデータ列長
データであるｒＤ−ＬＩＪ（第９番目のノードコントロ
ーラ４ｑでは［Ｄ・ＬＱＪ　）を抜き取るよう、ノード
コントローラ構造を決定する手法（第３図（ａ）参照）
。

＜ｆｌ＞同じ＜ｒｓＴ＊Ｊ、ｒＤ−Ｌ１Ｊ〜「Ｄ・Ｌ２
」、およびｒｓＰＪに関して、これを［Ｓ下＊Ｊ−＋ｒ
Ｄ−ＬｎＪ−＋ｒＤ−しくｎ−１）Ｊ→・−→ｒＯ−Ｌ
２Ｊ→ｒＤ−ＬＩＪ→ｒＳＰＪの順に伝送する場合に、
入力される副フレーム信号のｒｓＰＪを検知して、その
直前から自らへのデータ列長データであるｒＤ−ＬｌＪ
　　（第９番目のノードコントローラ４ｑでは［Ｄ・し
ＱＪ）を抜ぎ取るよう、ノードコントローラ構造を決定
する手法（第３図（ｂ）参照）。

＜［１＞上記ｒｓＴ＊Ｊ　、　　「０−１１−、ＩＪ〜
［Ｄ−Ｌｎ−１，Ｊ、ｒＤ−Ｌｌ−ＯＪ　〜ｒＤ−Ｌｎ
−ＯＪ、およびｒＳＰＪに関して、これを「Ｓ下＊」→
ｒＤ−Ｌｌ−ＩＪ→ｒＤ−Ｌｌ−ＯＪ→「Ｄ・Ｌ２−Ｉ
Ｊ→ｒＤ−１２−ＯＪ→・−→ｒＤ−Ｌｎ−Ｎ　→ｒＤ
−Ｌｎ−ＯＪ　−ｒｓＰＪの順に伝送する場合に、入力
される副フレーム信号の「Ｓ下＊」を検知して、その直
後から自らへのデータ列長データであるｒＤ−Ｌｌ−１
ｊおよびｒＤ−Ｌｌ−ＯＪ　　（第９番目のノードコン
トローラ４ｑではＦＤ−Ｌｑ−ＩＪおよびＦＤ−Ｌｑ−
ＯＪ　）を抜き取るよう、ノードコントローラ構造を決
定する手法（第３図（Ｃ）参照）。

く■〉同じ＜ｒｓＴ＊Ｊ、ｒＤ−Ｌｌ−ＩＪ〜「Ｄ−Ｌ
ｎ−■」、　「Ｄ−Ｌｌ−Ｏ」〜［Ｄ−Ｌｎ−ＯＪ、お
よびｌ５ＰＪに関して、これを［ＳＴ＊Ｊ　−ｒ［）−
しｒｔ−ｚ−＋ｒｏ−しｎ−０Ｊ　−＊ｒＤ−Ｌ（ｎ−
１）−１Ｊ→ｒＤ−Ｌ（ｎ−１）−〇」→・・・→ｒＤ
−Ｌ２−１ｊ→ｒＤ−Ｌ２−ＯＪ→ｒＤ−Ｌｌ−ＩＪ→
ｒＤ−Ｌｌ−ＯＪの順に伝送する場合に、入力される副
フレーム信号の「ＳＴ＊」を検知して、その直前から自
らへのデータ列長データであるｒＤ−Ｌｌ−ＩＪ、ｔ５
よび「Ｄ・し１−０」　（第６番目のノードコントロー
ラ４ｑではｒＤ−Ｌａ−ＩＪおよびＦＤ−Ｌａ−ＯＪ　
）を抜き取るよう、ノードコントローラ構造を決定する
手法（第３図（ｄ）参照）。

同直列制御装置においては、副フレーム信号に関して、
こうしたくＩ〉〜く■〉の大きく４通りのプロトコルの
うちのいずれか１つが選択的に採用される。

なお、上記副フレーム信号の送出の時期に関する設定は
任意であり、例えば筐電源の投入等に伴なって、制御が開始される初期時に
のみ、副フレーム信号を送出する。

筐主フレーム信号を送出する毎に、これに先立って尉フ
レーム信号を送出する。

筺主フレーム信号の数回の送出に１度の割合で、この副
フレーム信号を送出する。

筺前記「データ列長」の内容に変更が生じたときにのみ
、主フレーム信号の送出に先立ってこの副フレーム信号
を送出する。

等々、種々の態様での設定が可能である。

ところで、ここでは前記センサとして、１ビツトの信号
を論理値“１″または“Ｏ″として出力するオン−オフ
センサ、または前記アクチュエータとしても、論理値“
１”または０′からなる１ビツトの駆動信号に基づいて
２値的に動作する２ｆａ駆動アクチユエータ、をそれぞ
れ想定している。こうした都合上、該実施例では、前記
ｒＳＴＩＪ、ｒｓＴＯＪ、ｒｓＴＪ、ｒｓＴ＊ｌおよび
ｌ５ＰＪが、例えば次表第１表に示すような論理構造を
もって構成される場合には、これらセンサデータやアク
チュエータ制御データに関するフレーム信号への搭載デ
ータ（前記ｒＤＩＪ、ｒＤＩｑ　Ｊ　、　　ｒＤＯＪ　
、　ＤＯｑ　Ｊ　）を例えば第２表のように構成して、
これらデータがいかなる態様で列化されても、前記ｒｓ
ＴＩＪ、ｒｓＴＯＪ、ｒｓＴＪ　、ｒｓＴ＊Ｊおよびｒ
ｓＰＪの識別が的確になされるようにしている。

第１表第２表ただしｒｓＴＩＪ、ｒｓＴＯＪ、ｒｓＴＪ。

ｒｓＴＩＪおよびｌ５ＰＪの構造が第１表のようである
場合には、オンデータ（論理値゛１”のデータ）の連続
する数が「４」未満（前段ノードコントローラの出力に
関しては「３」未満）となる場合に限って、上記フレー
ム搭載データとしても、実データと同様「１」または「
０」の１ビツトのデータを用いるようにすることもでき
る。

また該直列制御装置構成が、先のくハ〉〜くホ〉のよう
であって、前記＜ｉ＞〜く１〉のプロトコルが採用され
ている場合、更には、同構成が先のくイ〉およびく口〉
のようであっても、前記くｍ〉〜＜１＞のプロトコルが
採用される場合には、データ列の終端が明確に判別され
ることから、この場合にも、実データと同様「１」また
はｒＯＪの１ビツトのデータを用いることができる。

そして更には、前記＜Ｂ＞〜＜１１＞のプロトコルが採
用される場合でも、先のデータ列長データｒＤ−Ｌ１−
ＩＪ　〜ｒＤ−Ｌｎ−ＩＪおよび「Ｄ−Ｌｌ−ＯＪ　〜
ｒＤ−Ｌｎ−ＯＪによってデータ列ｒＤＩＪおよび「Ｄ
Ｏ」の各々のデータ列長が指示される場合には、これら
入出力データ共、上記と同様に実データの「１」または
ｒＯＪからなる１ビツトデータを用いることができ、ま
たデータ列長データｒＤ−Ｌ１Ｊ　〜ｒＤ−ＬｎＪによ
って後方データ列（プロトコル＜Ｂ＞〜＜ｄ＞の場合に
は出力データ列ｒＤＯＪ　、プロトコル＜ｅ＞〜＜ｈ＞
の場合には入力データ列ｒＤＩＪ）の終端が指示される
場合には、これら後方データ列におかれるデータについ
てのみ、上記同様の実データ（「１」または「０」から
なる１ビツトデータ）を用いることができる。

これら各データ列長データとしては、例えば１６ビツト
程度の固定長さのデータが用意され、この２進値内容に
よって各々のノードに対応するデータ列長が指示される
。これら各ノードに対応してのデータ列長は、各ノード
コントローラの管理対象となるセンサやアクチュエータ
の数によって予め知られる値であり、メインコントロー
ラ３０を通じて容易かつ確実にこれを指示することがで
きる。

また、前記ｒＥＲＲＪとしても、例えば１６ビツト程度
の固定長さのコード（内容はその都度のデータ列内容に
応じて変わる）が用意される。

第４図は、直列制御装置として前記くイ〉またはく口〉
の構成、また主フレーム信号に関するプロトコルとして
前記＜ａ＞のプロトコル、そして副フレーム信号に関す
るプロトコルとして前記く■〉のプロトコル（データ列
長データは第２図（ａ）における「ＳＴＩ」から「ＤＯ
」の後端位置までの長さを指示するものとする）を採用
する場合に、センサ群とアクチュエータ群との双方を併
せ管理するノードコントローラとして好適なノードコン
トローラ構成の一例を示す。

第１のノードコントローラ４１から数えて第９番目にあ
たるとするこのノードコントローラ４ｑは、同第４図に
示されるように、前記のノードコントローラ４（Ｑ−１
＞から伝送されるとするフレーム信号を入力してこれを
所要の形態に復調するとともに、この復調に際して抽出
されるフレーム信号のビット周期に同期したクロック信
号ＣＫ（フレーム信号の伝送に、例えばＣＭＩ変・復調
方式を採用すれば、こうしたクロック信号の抽出が可能
となる）を当該ノードコントローラ４ｑの処理基準クロ
ックとして発生する入力回路４０１と、この復調される
フレーム信号から例えば先の第１表に示したような論理
構造をもつ前記の「Ｓ■＊」を検出するＳＴ＊検出回２
８４０２と、同フレーム信号から同様に第１表に示した
ような論理構造をもつ前記のｒｓＰＪを検出するＳＰ検
出回路４０３と、例えばシリアル入力／パラレル出力タ
イプのラッチ回路等からなり、入力スイッチ回路（ここ
ではスイッチ回路ＳＷ１８　）のオンに基づき入力され
るデータ（前記データ列長データ「Ｄ・しｑ」である）
を記憶してこれを常時パラレル出力するデータ列長設定
器４０４と、入力されるフレーム信号（上記入力回路４
０１による復調出力）を前記データ列長データｒＤ　−
ＬＱＪのビット時間（例えば１６ビツト時間）ＴＯ［だ
けシフトするＴＤＩシフト回路４０５と、ＳＴ＊検出回
路４０２によるｒｓＴ＊Ｊ検出出力Ａを上記７０１分だ
け遅延出力するＴ　ＤＬｉｌ？延回路４０６と、ＳＰ検
出回路４０３によるｒｓＰＪ検出出力を同ＴＤＬ分だけ
遅延出力するＴＤＬ遅延回路４０７と、後述するＳＴＩ
検出回路４１２の検出出力りに基づき起動させて上記入
力回路４０１から発生されるりＯツク信号ＧＫを計数し
、後述するＥＲＲ’生成回路４１８から出力されるＥＲ
Ｒ’送出完了信号Ｊに基づきこの計数をリセットするカ
ウンタ４０８と、このカウンタ４０８による計数値Ｙと
上記データ列長設定器４０４の出力Ｘとを比較してカウ
ンタ計数値Ｙが設定器出力Ｘに達したとき所定の比較信
号を出力するディジタル比較器４０９と、入力信号（こ
こでは比較器４０９による比較出力）を前記ｒＥＲＲＪ
のビット時間（例えば１６ビツト時間）ＴＥＲＲ分だけ
遅延出力するＴ　ＥＲＲ遅延回路４１０と、当該ノード
コントローラ４ｑｔｆｉ管理するセンサ群２ｑＳおよび
アクチュエータ群２ｑＡに関して、ｉ：センサの数ｊ：センサ１個当りについてのデータビット数（第２表
参照）ｋ：アクチュエータの数ｉ：アクチュエータ１個当りについてのデータビット数
（第２表参照）であるとき、入力信号（ここでは比較器４０９による比
較出力）を（ｉＸｊ−ｋＸＪ）ビット分だけＲ延する（
ｉｘｊ−ｋｘｊりビット遅延回路４１１と、上記復調さ
れたフレーム信号から例えば第１表に示したような論理
１１造をもつ前記「ＳＴＩ」を検出するＳＴＩ検出回路
４１２と、同フレーム信号からこれも例えば第１表に示
したような論理構造をもつ前記のｒｓＴＯＪを検出する
第１および第２の２つのＳＴＯ検出回路４１３ａおよび
４１３ｂと、同フレーム信号に含まれる前記のｒＥＲＲ
Ｊに基づき前段ノードコントローラ４（Ｑ−１）からの
伝送信号についてのエラー発生の有無を検査するエラー
チエツク回路４１４と、同フレーム信号の一通路におか
れてこれをシリアル−（ｋＸＪ）ビットパラレルの両形
態にて出力するデータ抽出回路４１５と、入力されるフ
レーム信号（ここではデータ抽出回路４１５のシリアル
出力）を（ｉＸｊ）ビットだけシフトする（ｉｘｊ）ビ
ットシフト回路４１６と、入力されるフレーム信号（こ
こでは同様にデータ抽出回路４１５のシリアル出力出力
）を（ｉｘｊ−ｋＸＪ）ビットだけシフトする（ｉｘｊ
−ｋＸｊりビットシフト回路４１７と、フレーム信号中
のデータ列（ｒＤ　ＩＪ　、ｒＤＯＪ　）に基づいて前
記ｒＥＲＲＪの新たなコードであるｒＥＲＲ’　Ｊを生
成出力するとともに、上記比較出力（ここでは遅延回路
４１１におけるその（ｉＸｊ−ｋＸｆ）ビット分の遅延
出力）に基づき、その後ｒＥＲＲＪ’　Ｊのビット時間
後にＥＲＲ’送出完了信号を出力するＥＲＲ’生成回路
４１８と、当該ノードコントローラ４ｑとしての出力フ
レーム信号を所要に変調して、次段ノードコントローラ
４（ｑ＋１）へ送出する出力回路４１９と、センサ群２
ＱＳから加えられるセンサ出力を先の第２表に例示した
如くの「フレーム搭載データ」に変換して（前述の如く
変換不要の場合もある）これを出力するデータ生成回路
４２０と、上記データ抽出回路４１５の（ｋＸｊりビッ
トパラレル出力を所定タイミングでラッチするためのラ
ッチ回路４２１と、このラッチ回路４２１にラッチされ
た（ｋＸｉ）ビットデータを所定タイミングで取り込ん
でアクチュエータ群２ｑＡにあるｋｆｉ！］のアクチュ
エータに各々対応したｋだけのアクチュエータ駆動信号
を生成出力するアクチュエータ駆動信号生成回路４２２
と、コード検出出力（ここではＳＴＩ検出回路４１２に
よるｒｓＴＩＪ検出出力検出出力大してこれを（ｉｘｊ
）ビット分だけ遅延出力する（ｉｘｊ）ビット遅延回路
４２３と、同じくコード検出出力（ここでは第１ＳＴＯ
検出回路４１３ａによるｒｓＴＯＪ検出出力）を受入し
てこれを（ｋｘｌ−０，５）ビット分だけ遅延出力する
（ｋＸＪ！−０，５＞ビット遅延回路４２４と、上記Ｓ
Ｔ＊検出回路４０２によるｒｓＴ＊Ｊ検出出力Ａ１ＴＤ
［遅延回路４０６および４０７の遅延出力ＢおよびＣ，
ＳＴＩ検出回路４１２によるｒｓＴＩＪ検出出力り、（
ｉｘｊ＞ビット遅延回路４２３の遅延出力Ｅ、（ｋＸＪ
！−０，５）ビット遅延回路４２４の遅延出力Ｆ１第第
１ＳＴＯ検出路４１３ｂによるｒｓＴＯＪ検出出力Ｇ、
　ＴＥＲＲｉｌ！延回路４１０の遅延出力Ｈ，（ｉｘｊ
−ｋｘ、１）ビット遅延回路４１１の遅延出力Ｌ　ＥＲ
Ｒ’ＲＲ’路４１８からのＥＲＲ’送出完送出完了信号
上１エラーチエツク回路４１４からのエラーチエツク完
了信号Ｋをそれぞれ受入して、同ノードコントローラ４
ｑ内部の第１〜第９のスイッチ回路ＳＷ１１〜ＳＷ１９
の切換制御を行なう内部コントローラ４２５と、をそれ
ぞれ具えて構成される。

なお、このノードコントローラ４ｑにおいて、スイッチ
回路ＳＷｏは、上記ビット数（ｉＸｊ＞および（ｋＸｌ
の関係が、（ｉｘｊ）−（ｋｘ、Ｚ）≧Ｏ・　（１）であるとき、
予め「ｏ−ａＪ側に切り換えられ、同関係が（ｉｘｊ）−（ｋｘｌ）＜Ｏ・　（２）であるとき、予
めｒｏ−ｂＪ側に切り換えられるモードスイッチである
。

このスイッチ回路ＳＷＯのｌｏ−ｂＪ側に配されるαビ
ットオフセット回路４２６とは、例えばシフトレジスタ
の入出力態様の切換操作により、（ｉｘｊ）−（ｋｘｉ
）＋ｃｒ＝Ｏ・・（３）となるαビット分だけ、上記デ
ータ抽出回路４１５を介して（ｉＸｊ）ビットシフト回
路４１６およ（Ｆ（ｉｘｊ−ｋｘ７）ビットシフト回路
４１７に加えられるフレーム信号を見かけ上進める回路
である。

また、上記入力回路４０１は、各コントローラ間の信号
授受がメタルケーブル（ライスペアケーブルや同軸ケー
ブル等々）を介して電気的に行なわれる場合には、イン
ピーダンスマツチング回路、入力アンプ、復調回路等を
有した構成となり、同信号授受が光ファイバを介して光
学的に行なわれる場合には、光−電気変換器および復調
回路（マンチェスター復調回路あるいはＣＭＩ復調回路
等）等を有した構成となる。

他方、上記出力回路４１９も、各コントローラ間の信号
授受が、上記の如く電気的に行なわれる場合には、変調
回路やドライバ回路を有した構成となり、光学的に行な
われる場合には、変調回路や電気−光変換器を有した構
成となる。

また、上記エラーチエツク回路４１４は、ＣＲＣチエツ
ク方式や垂直水平パリティチエツク方式等により前記の
エラーチエツクを行なう周知の回路である。

第５図は、この第４図に示したノードコントローラ４ｑ
における上記内部コントローラ４２５の入出力論理を示
す図表であり（内部コントローラはこうした図表に示さ
れる入出力特性をもってその制御０論理が予め組まれた
回路）、該内部コントローラ４２５による同第５図に示
す如くのスイッチ回路切換制御により、同ノードコント
ローラ４ｑは、前記副フレーム信号のに入力ともなって
は第６図に示す態様をもって、また−例として上記（１
）式から満足されている場合、すなわちスイッチ回路Ｓ
ＷＯがＩＱ−ａＪ側にある場合、前記全フレーム信号の
へカに伴なっては第７図に示す態様をもって、それぞれ
動作するようになる。

第６図および第７図において、各々斜線で示す部分が、
次段ノードコントローラ（ｑ＋１）への伝送フレーム信
号を構成する要素として各々選択出力される部分である
。

第６図からも明らかなように、第４図に示したノードコ
ントローラ４ｑにあっては、前記副フレ−ム信号の入力
に伴ない、前記ｒＳＴ＊Ｊの検出に基づいて自らへのデ
ータ列長データｒＤ−Ｌｃ＋Ｊの該副フレーム信号から
の抽出、並びにこの抽出データｒＤ　−ＬＱＪの前記デ
ータ列長設定器４０４への取り込みを行なうとともに、
同副フレーム信号のｒｓＴ＊Ｊを時間ＴＤＬだけ遅延（
シフト）せしめて、これを残りのデータ列長データ列［
Ｄ・ＬＪおよびｒｓＰＪとともに、次段メートコントロ
ーラ４（（１＋１）への入力副フレーム信号として出力
回路４１９を介して転送する。

また同ノードコントローラ４ｑは、主フレーム信号の入
力に伴なっては、第７図からも明らかなように、前記（
ｉｘｊ＞と（ｋｘＪ）とのビット関係に応じて入力フレ
ーム信号の位相く時間）を所要に調整することにより、
当該センサデータｒＤＩｑＪのフレーム信号への取り込
み、並びに当該アクチュエータ制御データｒＤＯＱ　Ｊ
のフレーム信号からの抽出、の−括実行（時間的には多
少ずれて実行されるが・・・）を可能としている。

なお、上記制御データｒｏｏｑ　Ｊのアクチュエータ駆
動信号生成回路４２２への取り込みは、正常なエラーチ
エツク完了信号の出力があってはじめて実現されるもの
であり（第７図）　（Ｓ）および（ｑ）参照）、これに
よって「異常データ（エラーデータ）におけるアクチュ
エータの誤制御」などといった問題も良好に回避される
。

また、説明の便宜上、第４図〜第７図での図示は省略し
たが、エラーチエツク回路４１４にてエラーの発生が検
知された場合には、ＥＲＲ’ＲＲ’路４１８、あるいは
別途の回路を通じて、その旨示す適宜のコードがＥＲＲ
’　として、あるいは別途のコードとして、上記出力さ
れるフレーム信号に付加される。この場合は、通常、入
力フレーム信号からこの新たに付加されるコード部分の
存在を検出するための回路も更に具えられることとなる
。

第８図に、この第４図に示したノードコントローラ４ｑ
が前記くイ〉の構成に適用される場合を想定した主フレ
ーム信号の伝送推移を参考までに示す。

第９図は、直列間′ａ装＠構成として前記く口〉または
くハ〉の構成、また主フレーム信号に関するプロトコル
として前記＜Ｂ＞または＜ｄ＞または＜ｅ＞または＜ｆ
＞または＜ｉ＞のプロトコル、そして副フレーム信号に
関するプロトコルとして前記＜１＞のプロトコルを採用
′する場合に、センサ群のみを管理するノードコントロ
ーラとして好適なノードコントローラ構成の一例を示す
ものである。

なおこの第９図において、先の第４図に示した回路要素
と同一の回路要素にはそれぞれ同一の符号を付して示し
ており、これら回路要素についての重複する説明は省略
する（後述する第１３図以降の説明においても同様とす
る）。

ここでも、第０番目にあるとするこのノードコントロー
ラ４ｑは、同第９図に示されるように、入力回路４０１
、ＳＴ＊検出回路４０２、ｓｐ検出回路４０３、データ
列長設定器４０４、ＴＤＬシフト回路４０５、Ｔ　ＤＬ
ｉ８延回路４０６および４０７、カウンタ４０８　（Ｓ
ＴＩ検出回路４１２の検出出力りに基づき起動、ＥＲＲ
’送出完送出完了信号力きリセット）、比較器４０９、
ＴＥＲＲ遅延回銘４１０．ＳＴ！検出回路４１２、エラ
ーチエツク回路４１４、＜１ｘｊ）ビットシフト回路４
１６、ＥＲＲ’ＲＲ’路４１８（比較出力の遅延回路４
２３ｂによる（ｉｘｊ＞ビット分遅延出力ＧのＴ　ＥＲ
Ｒ後にＥＲＲ’送出完送出完了信号力）、出力回路４１
９、データ生成回路４２０、および（ｔｘｊ）ビット遅
延回路４２３ａおよび４２３ｂに加えて、上記ＳＴ＊検
出回路４０２によるｒｓＴ＊Ｊ検出出力Ａ、ＴＤＬ遅延
回路４０６および４０７の遅延出力ＢおよびＣ，ＳＴＩ
検出回路４１２によるｒｓＴＩＪ検出出力り、（ｉｘｊ
）ビット遅延回路４２３ａの遅延出力Ｅ、ＴＥＲＲ遅延
回路４１０の遅延出力Ｆ、（ｉｘｊ）ビット遅延回路４
２３ｂの遅延出力Ｇ、ＥＲＲ’生成回路４１８からのＥ
ＲＲ’送出完送出完了信号上１エラーチエツク回路４１
４からのエラーチエツク完了信号■をそれぞれ受入して
、同ノードコントローラ内部の第１〜第６のスイッヂ回
路５Ｗ２１〜２６の切換制御を行なう内部コントローラ
４２７、をそれぞれ具えて構成される。

第１０図は、第９図に示したノードコントローラ４ｑに
おける上記内部コントローラ４２７の入出力論理を示す
図表であり、該内部コントローラ４２７による同第１０
図に示す如くのスイッチ回路切換制御により、このノー
ドコントローラ４ｑは、前記副フレーム信号の入力にと
もなっては、第１１図に示す態様をもって、また前記主
フレーム信号の入力に伴なっては、第１２図に示す態様
に伴なって、それぞれ動作するようになる。

第１１図および第１２図においても、斜線で示す部分が
、次段ノードコントローラ４（ｑ＋１＞への伝送フレー
ム信号を構成する要素として各々選択出力される部分で
ある。

第１１図から明らかなように、第９図に示したノードコ
ントローラ４ｑにあっても、前記副フレーム信号の入力
に伴ない、前記ｒｓＴ＊Ｊの検出に基づいて自らへのデ
ータ列長データｒＤ　−Ｌａｊの該副フレーム信号から
の抽出、並びにこの抽出データｒＤ−ＬａＪの前記デー
タ列長設定器４０４への取り込みを行なうとともに、同
副フレーム信号のｒｓＴ＊Ｊを時間ＴＤＬだけ遅延（シ
フト）せしめて、これを残りのデータ列長データ列「Ｄ
・Ｌ」およびｒｓＰＪとともに、次段ノードコントロー
ラ４（Ｑ＋１＞への入力副フレーム信号として出力回路
４１９を介して転送する。

また同ノードコントローラ４ｑは、主フレーム信号の入
力に伴なっては、第１２図からも明らかなように、入力
主フレーム信号中の前記ｒｓＴＩＪのみを検出対象とし
て、当該センサデータｒＤＩｑ」のｒｓＴＩＪ直後への
取り込みを実現しており、同入力主フレーム信号中に前
記のｒｓＴＯＪやｒＤＯＪが存在していても、これらは
そのまま次段ノードコントローラ４（Ｑ＋１）への伝送
信号として通過される。

第１３図は、直列制御装置構成として前記く口〉または
く二〉またはくホ〉の構成、また主フレーム信号に間す
るプロトコルとして前記＜ａ＞または＜ｂ＞またはくｅ
ンまたは＜ｈ＞またはくｋ〉のプロトコル、そして副フ
レーム信号に関するプロトコルとして前記くＩ〉のプロ
トコルを採用する場合に、アクチュエータ群のみを管理
するノードコントローラとして好適なノードコントロー
ラ構成の一例を示すものである。

第９番目にあるとするこのノードコントローラ４ｑは、
同第１３図に示されるように、入力回路４０１、ＳＴ＊
検出回路４０２、ＳＰ検出回路４０３、データ列長設定
器４０４、ＴＤＬシフト回路４０５、Ｔ　ＤＬＩ延回路
４０６および４０７、カウンタ４０８、比較器４０９、
Ｔ　ＥＲＲ遅延回路４１０、ＳＴＯ検出回路４１３、エ
ラーチエツク回路４１４、エラーチエツク回路４１４、
データ抽出回路４１５、ＥＲＲ’ＲＲ’路４１８、出力
回路４１９、ラッチ回路４２１、アクチュエータ駆動信
号！Ｉ＠Ｉ１１回路４２２に加えて、入力信号（ここで
は比較器４０９による比較出力Ｇ）−を（ＴＥＲＲ＋ｋ
ｘｊ）だけ遅延出力する（ＴＥＲＲ＋　ｋｘ　１　）遅
延回路４２８と、入力されるフレーム信号を（ｋｘｉｌ
）ビットだけシフトする（ｋＸｊ）ビットシフト回路４
２９と、コード検出出力（ここではＳＴｏ検出回路４１
３によるｒｓＴＯＪ検出出力Ｄ）を（ｋＸｊ）ビット分
だけ遅延出力する（ｋＸｊ）ビット遅延回路４３０と、
上記Ｓ■＊検出回路４０２によるｒｓＴ＊Ｊ検出出力Ａ
、ＴＯＬ！延回路４０６および４０７の遅延出力Ｂおよ
びＣ，ＳＴＯ検出回路４１３によるｒｓＴＯＪ検出出力
り。

（ｋｘｊ）ビット遅延回路４３０の遅延出力Ｅ。

（ｋｘｊ−０，５）ビット遅延回路４３０の「延出力Ｆ
、比較回路４１０の遅延出力Ｇ、　ＴＥＲＲｉｌ（延回
路４１０の遅延出力Ｈ，（ＴＥＲＲ＋ｋｘＪ）遅延回路
４２８の遅延出力ｔ、ＥＲＲ’生成回路４１８からのＥ
ＲＲ’送出完送出完了信号上びエラーチエツク回路４１
４からのエラーチエツク完了信号Ｋをそれぞれ受入して
、同ノードコントローラ内部の第１に第８のスイッチ回
路５Ｗ３１〜３８の切換制御を行なう内部コントローラ
４３１、をそれぞれ具えて構成される。

第１４図は、第１３図に示したノードコントローラ４ｑ
における上記内部コントローラ４３１の入出力論理を示
す図表であり、該内部コントローラ４３１による同第１
４図に示す如くのスイッチ回路切換制卸により、このノ
ードコントローラ４ｑは、前記ａフレーム信号の入力に
伴なっては、第１５図に示す態様をもって、また前記主
フレーム信号の入力に伴なっては、第１６図に示す態様
に伴なって、それぞれ動作するようになる。

第１５図および第１６図においても、斜線で示す部分が
、次段ノードコントローラ４（ｑ＋１）への伝送フレー
ム信号を構成する要素として各々選択出力される部分で
ある。

第１５図から明らかなように、第１３図に示したノード
コントローラ４ｑにあっても、前記副フレーム信号の入
力に伴ない、前記ｒｓＴ＊Ｊの検出に基づいて自らへの
データ列長データ「Ｄ・しｑ」の該ｉＷＪフレーム信号
からの抽出、並びにこの抽出データｒＤ−ＬＱＪの前記
データ列長設定器４０４への取り込みを行なうとともに
、同副フレーム信号のｒｓＴＩＪを時間ＴＤＬだけ遅延
（シフト）せしめて、これを残りのデータ列長データ列
ｒＤ　−ＬＪおよびｒＳＰＪとともに、次段ノードコン
トローラ４（ａ＋１）への入力副フレーム信号として出
力回路４１９を介して転送する。

また同ノードコントローラ４ｑは、主フレーム信号の入
力に伴なっては、第１６図からも明らかなように、入力
主フレーム信号中の前記ｒｓＴＯＪのみを検出対象とし
て、当該アクチュエータ制御データｒＤＯｑＪのｒｓＴ
ＯＪ直後からの抽出を実現しており、同入力主フレーム
信号中に前記のｒｓＴＩＪやｒＤＩＪが存在していても
、これらはそのまま次段ノードコントローラ４（（１＋
１＞への伝送信号として通過される。上記制御データｒ
ＤＯｑＪのアクチュエータ駆動信号生成回路４２２への
取り込み等に関するメカニズムは、先の第４図に示した
ノードコントローラと同様である。

第１７図は、直列制御ｌ装置として前記くイ〉またはく
口〉の構成、また主フレーム信号に関するプロトコルと
して前記＜ｍ＞のプロトコル、そして副フレーム信号に
間するプロトコルとして前記〈Ｉ〉のプロトコルを採用
する場合に、センサ群とアクチュエータ群との双方を併
せ管理するノードコントローラとして好適なノードコン
トローラ構成の一例を示す。

ここでも第０番目にあるとするこのノードコントローラ
４ｑは、同第１７図に示されるように、入力回路４０１
、ＳＴ＊検出回路４０２、ＳＰ検出回路４０３、データ
列長設定器４０４、ＴＤＬシフト回路４０５、ＴＤＬ遅
延回路４０６および４０７、カウンタ４０８、比較器４
０９、Ｔ　ＥＲＲ遅延回路４１０、ＳＴＯ検出回路４１
３、エラーチエツク回路４１４、エラーチエツク回路４
１４、データ抽出回路４１５、ＥＲＲ’生成回路４１８
、出力回路４１９、データ生成回路４２０、ラッチ回路
４２１、アクチュエータ駆動信号生成回路４２２、（ｉ
ｘｊ）ビット遅延回路４２３、（ｋｘｊ−０，５）ビッ
ト遅延回路４２４、αビットオフセット回路４２６、お
よび（ｋｘｊ）ビットシフト回路４２９に加えて、入力
信号（ここでは比較器４０９による比較出力Ｇ）を（ｋ
ｘＪ−ｉｘｊ＋ＴＥＲＲ）だけ遅延出力する（ｋｘＪ−
ｉＸｊ＋ＴＥＲＲ）遅延回路４３２と、復調フレーム信
号から前記のｒｓＴＪを検出する第１および第２の２つ
のＳＴ検出回路４３３ａおよび４３３ｂと、入力される
フレーム信号を（ｋｘｊ−ｉｘｊ）ビットだけシフトす
る（ｋｘＪ−ｉｘｊ）ビットシフト回路４３４と、上記
ＳＴ＊検出回路４０２によるｒｓＴ＊Ｊ検出出力Ａ、Ｔ
ＤＬ遅延回路４０６および４０７の遅延出力ＢおよびＣ
１第１および第２８Ｔ検出回路４３３ａおよび４３３ｂ
によるｒｓＴＪ検出出力りおよびＥ、（ｉｘｊ）ビット
遅延回路４２３の遅延出力Ｆ、比較回路４０９の遅延出
力Ｇ、（ｋｘＪ−０，５）ビット遅延回路４２４の遅延
出力Ｈ，（ｋｘＪ−ｉｘｊ十ＴＥＲＲ）遅延回路４３２
の遅延出力！、ＴＥＲＲ遅延回路４１０の遅延出力Ｊ、
ＥＲＲ’生成回路４１８からのＥＲＲ’送出完了信号に
１およびエラーチエツク回路４１４からのエラーチエツ
ク完了信号りをそれぞれ受入して、四ノードコントロー
ラ内部の第１〜第９のスイッチ回路ＳＷ４１〜４９の切
換制御を行なう内部コントローラ４３５、をそれぞれ具
えて構成される。

第１８図は、第１７図に示したノードコントローラ４ｑ
１．：おける上記内部コントローラ４３５の入出力論理
を示す図表であり、該内部コント０−ラ４３５による同
第１８図に示す如くのスイッチ回路切換制御により、四
ノードコントローラ４ｑは、前記副フレーム信号の入力
に伴なっては、第１９図に示す態様をもって、また−例
として、スイッチ回路ＳＷＯがｒＯ−ａＪ側にある場合
、前記主フレーム信号の入力に伴なっては、第２０図に
示す態様をもって、それぞれ動作するようになる。

第１９図および第２０図においても、斜線で示す部分が
、次段ノードコントローラ４（ｑ＋１）への伝送フレー
ム信号を構成する要素として各々選択出力される部分で
ある。

第１９図から明らかなように、第１７図に示したノード
コントローラ４ｑにあっても、鉤記、ｆｆＪフレーム信
号の入力に伴ない、前記ｒＳＴ＊Ｊの検出に基づいて自
らへのデータ列長データＦＤ−Ｌｑ」の該副フレーム信
号からの抽出、並びにこの抽出データｒＤ−ＬｑＪの前
記データ列長設定器４０４への取り込みを行なうととも
に、同副フレーム信号のｒｓＴ＊Ｊを時間ＴＤＬだけ８
延（シフト）せしめて、これを残りのデータ列長データ
列ｒＤ　−ＬＪおよび「ｓＰＪとともに、次段ノードコ
ントローラ４（ｑ＋１）への入力副フレーム信号として
出力回路４１９を介して転送する。

また周ノードコントローラ４ｑは、主フレーム信号の入
力に伴なっては、第２０図からも明らかなように、前記
（ｉｘｊ）と（ｋＸｊ）とのビット関係に応じて入力フ
レーム信号の位相（時間）を所要に調整することにより
、当該センサデータｒＤＩａＪのフレーム信号中前記ｒ
ｓＴＪ直後への取り込み、並びに当該アクチュエータ制
御データｒＤＯｑＪの同フレーム信号中前記「データ列
終端位置」直前からの抽出、の−括実行（時間的には多
少ずれて実行されるが・・・）を可能としている。

なお、上記制御データｒＤＯｑＪのアクチュエータ駆動
信号生成回路４２２への取り込みが、正常なエラーチエ
ツク完了信号の出力があってはじめて実現され、これに
よって「異常データ（エラーデータ）におけるアクチュ
エータの誤制御」などといった問題も良好に回避される
こと、また更には、エラーチエツク回路４１４にてエラ
ーの発生が検知された場合に、ＥＲＲ’生成回路４１８
、あるいは別途の回路を通じて、その旨示す適宜のコー
ドがＥＲＲ’　として、あるいは別途のコードとして、
上記出力されるフレーム信号に付加されること、などは
、これまでに例示したノードコントローラと同様である
。

第２１図に、この第１７図に示したノードコントローラ
４ｑが前記くイ〉の構成に適用される場合を想定した主
フレーム信号の伝送推移を参考までに示す。

以上、直列制御装置構成くイ〉〜（ホ〉と、主フレーム
信号に関するプロトコルくａ〉〜くｔ〉と、副フレーム
信号に関するプロトコル＜Ｉ＞〜〈■〉との各組み合わ
せのちとに、これに適用されるいつくかのノードコント
ローラ構成についてその一例を示したが、上記において
割愛した他の組み合わせについて適用されるノードコン
トローラ、例えば、前記くイ〉またはく口〉の直列制御Ｉｌ装ｒａ構成にお
いて前記くｂ〉または＜Ｃ＞または＜ｄ＞またはくｅ〉
または＜ｆ＞または＜Ｑ＞または＜ｔｌ＞の主フレーム
信号に関するプロトコルを採用する場合のセンサ群およ
びとアクチュエータ群双方を併せ管理するノードコント
ローラ、あるいは各直列制卸装置構成、主フレーム信号
に関する各プロトコルに対して前記＜ｆｌ＞または＜ｌ
［＞または〈■〉の副フレーム信号に関するプロトコル
を採用する場合のセンサ群およびアクチュエータ群の双
方、若しくはいずれか一方のみ、を管理するノードコン
トローラ、また特に、前記＜ｌ［＞またはく■〉の謝フ
レーム信号に関するプロトコルを採用する場合に、少な
くとも前記カウンタ４０８および比較器４０９について
これを２系統具えて前記ｒ［）ＩＪおよびｒＤＯＪの各
々のデータ列終端位置を検知するノードコントローラ、
等々についても、上記の第４図〜第２１図に例示した構
成に基づけば、容易に構成することができる。

なお、同直列制御装置を構成するメインコントローラ３
０については、その具体構成の図示を割愛したが、これ
は例えば、先の第３図、あるいは第８図（ａ）、第２１
図（ａ＞に示した形態で信号ＳＯを出力し、第８図（ｆ
）、第２１図（ｆ）に示した態様で帰還される信号Ｓｎ
を取り込み得る回路であればよく（前記くホ〉のデジー
チェン状となる構成においては信号ＳＯの出力のみとな
る）、第２図および第３図に示した各種フレーム信号の
形態に応じて、これも任意かつ容易に構成することがで
きる。こうした直列制御装置にあっては、各ノードコン
トローラの構成に応じてその信号授受に間するプロトコ
ルが決定される。

また、上記の例では、データ列長データ「Ｄ・し」およ
び出力データｒＤＯＪが各ノードコント０−ラによって
抜き取られ、入力データｒＤＩＪが各ノードコントロー
ラによって付加される、すなわちフレーム信号全体とし
てのデータ列長がその都度変化する、としたが、他に例
えば、前記各種のスタートコード（ｒｓＴＩＪ、ｒｓＴ
ＯＪ。

ｒｓＴＪ　、ｒｓＴ＊Ｊ　）に対するこれら各データの
対応位置を予め各別に固定しておき、入力データｒＤＩ
Ｊについてはこれをフレーム信号中の各固定枠に投入す
るようにし、出力データｒＤＯＪまたはデータ列長デー
タＦＤ　−ＬＪについては、これをフレーム信号から抜
き取らずに、単にその内容を各ノードコントローラに記
憶せしめる、といった方式によって該直列制御装置とし
てのデータ授受を実現することもできる。これには、各
ノードコントローラに対し、予め番地設定を行なうよう
にし、この設定される番地とフレーム信号の上記スター
トコードからのデータ位置とを適宜に対応付けておくよ
うにすればよい。

ところで、以上の説明においては、各ノードコントロー
ラによって直接的に管理される端末要素が、センサ若し
くはアクチュエータであるとじたが、当該直列制御装ば
に対してデータ入力対象となる端末要素、若しくは同直
列制御装置からのデータ出力対象となる端末要素であれ
ば、他のいかなる端末であってもよいことは勿論である
。

〔発明の効果〕

以上説明したように、この発明によれば、■非常に簡素
な信号線配線構造をもって、合理的かつ高能率な端末の
運用管理が実現される。

■またこのため、端末数が非常に多い機械についても、
配線のためのスペースを削減でき、ひいては礪械自体の
小型化を図ることも可能となる。

■直接的に端末を管理する各ノードコントローラは、何
らアドレス等を必要としないため、端末の追加、削除、
あるいは入れ換え等に際しても、信号伝送系に対する配
慮は不要となり、機械の改造等も容易となる。

等々の多くの優れた効果を得ることができる。

【図面の簡単な説明】

第１図はこの発明にかかる直列制御装置の一実施例につ
いてその構成の概要を示すブロック図、第２図は同直列
制御装置において採用される各種主フレーム信号の形態
並びに信号授受のプロトコルについてその概念を模式的
に示す略図、第３図は同じく副フレーム信号についてそ
の形態およびプロトコル概念を模式的に示す略図、第４
図および第９図および第１３図および第１７図はそれぞ
れ同直列制御装置に適用されるノードコントローラにつ
いてその構成の一例を示すブロック図、第５図は第４図
に示したノードコントローラにおける内部コントローラ
の入出力論理を示す図表、第６図および第７図はそれぞ
れ第４図に示したノードコントローラの動作例を示すタ
イミングチャート、第８図は第４図に示したノードコン
トローラの直列接続により構成される直列制御装置の各
コントローラ間における主フレーム信号の伝送推移を模
式的に示すタイムチャート、第１０図は第９図に示した
ノードコントローラにおける内部コントローラの入出力
論理を示す図表、第１１図および第１２図はそれぞれ１
５９図に示したノードコントローラの動作例を示すタイ
ムチャート、第１４図は第１３図に示したノードコント
ローラにおける内部コントローラの入出力論理を示す図
表、第１５図および第１６図はそれぞれ第１３図に示し
たノードコントローラの動作例を示すタイムチャート、
第１８図は第１７図に示したノードコントローラにおけ
る内部コントローラの入出力論理を示す図表、第１９図
および第２０図はそれぞれ第１７図に示したノードコン
トローラの動作例を示すタイミングチャート、第２１図
は第１７図に示したノードコントローラの直列接続によ
り構成される直列制御装置の各コントローラ間における
フレーム信号の伝送推移を模式的に示すタイムチャート
、第２２図および第２３図はそれぞれ従来の制ｔＳ装置
の一例を示すブロック図である。１０・・・マシンコントローラ、２１８〜２　ｎ　Ｓ−・・センサ群、２１Ａ〜２ｎＡ・・・アクチュエータ群、３０・・・メ
インコントローラ、４１〜４ｎ、４ａ・・・ノードコントローラ、４０１・
・・入力回路、４０２・・・ｓＴ＊検出回路、４０３・
・・ＳＰ検出回路、４０４・・・データ列長設定器、４０５・・・ＴＤＬシフト回路、４０６．４０７・・・ＴＤＬ遅延回路、４０８・・・カ
ウンタ、４０９・・・比較器、４１０・・・Ｔ　ＥＲＲ
遅延回路、４１１＝（ｉＸｊ−ｋｘＪ）ビットｌ延回路、４１２・
・・ＳＴＩ検出回路、４１３・・・ＳＴＯ検出回路、４１４・・・エラーチエツク回路、４１５・・・データ抽出回路、４１６・・・（ｉＸｊ）ビットシフト回路、４１７−（
ｉｘｊ−ｋＸｊ）ビットシフト回路、４１８・・・ＥＲ
Ｒ’生成回路、４１９・・・出力回路、４２０・・・デ
ータ生成回路、４２１・・・ラッチ回路、４２２・・・
アクチュエータ駆動信号生成回路、４２３・・・（ｉｘ
ｊ）ビット遅延回路、４２４・　（ｋｘｊ−０，５）ビ
ット遅延回路、４２５．４２７，４３１，４３５川内部
コントローラ、４２６・・・αビットオフセット回路、４２８・・・（
ＴＥＲＲ＋ｋｘＪ）遅延回路、４２９・・・（ｋＸＪ）
ビットシフト回路、４３０・・・（ｋＸｌビット遅延回
路、４３２・・・（ｋｘノー１ｘｊ−ＴＥＲＲ）ｉｆ！
延回路、４３３・・・ＳＴ検出回路、４３４＝・（ｋｘＪ−ｉｘｊ＞ビットシフト回路、ＳＷ
Ｏ，ＳＷｌ　１〜ＳＷＩ　９．ＳＷ２１〜５Ｗ２６．５
Ｗ３１〜５Ｗ３８，５Ｗ４１〜５Ｗ４９゜・・・スイッ
チ回路、ＡＤ１〜ＡＤ４・・・アンドゲート、ＯＲ１，ＯＲ２・・・オアゲート。第２図第２図第２図

Claims

【特許請求の範囲】

（１）データ入力対象となる第１の端末およびデータ出
力対象となる第２の端末の多数と１つの制御手段との間
で信号の授受を実行するに、前記第１および第２の端末
、または第１の端末、または第２の端末に対応して、そ
の１乃至複数をそれぞれ管理単位とした第１の端末から
の出力データの受入、若しくは第２の端末へのデータ出
力を直接的に実行する第１〜第ｎの複数のノードコント
ローラを設け、また前記制御手段に対応して、前記第１
および第２の端末を統括管理するメインコントローラを
設けて、これらメインコントローラと第１〜第ｎのノー
ドコントローラとを各々信号線を介して環状に直列接続
するとともに、メインコントローラから発する第１のフ
レーム信号の第１〜第ｎのノードコントローラへの順次
の伝播に伴なって、ノードコントローラに受入される第
１の端末データの該第１のフレーム信号への取り込み、
若しくはメインコントローラを通じて同第１のフレーム
信号に予め割り付けられた第２の端末への出力データの
各対応するノードコントローラへの振り分けを行なう直
列制御装置であつて、前記メインコントローラは、前記
第１のフレーム信号の送出に先立って、この第１のフレ
ーム信号に含まれるデータ列についての各ノード別の対
応位置を示す対応位置情報が含まれる第２のフレーム信
号を送出し、前記ノードコントローラは、前記第２のフレーム信号の
入力に基づいて前記第１のフレーム信号に関する各自ら
の対応位置を認識し、その後の前記第１のフレーム信号
の入力時、この認識した対応位置に基づいて第１の端末
データの該第１のフレーム信号への付加、および同第１
のフレーム信号からの対応する第２の端末への出力デー
タの抽出、の少なくとも一方を行なうことを特徴とする直列制御装置。
（２）前記メインコントローラは、前記第２のフレーム
信号の１フレーム中に、前記対応位置情報列の先頭位置
を示すための第１の識別コードを少なくとも具えてこれ
を送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１の識別コードの認識に基づいて、前記対応
位置情報の各々割り当てられる情報内容を認識する請求項（１）記載の直列制御装置。
（３）前記メインコントローラは、前記第２のフレーム
信号の１フレーム中に、前記対応位置情報列の先頭位置
を示すための第１の識別コード、および同対応位置情報
列の終端位置を示すための第２の識別コードを少なくと
も具えてこれを送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１および第２の識別コードの少なくとも一方
の認識に基づいて、前記対応位置情報の各々割り当てら
れる情報内容を認識する請求項（１）記載の直列制御装
置。
（４）前記ノードコントローラは、前記割り当てられる
対応位置情報を前記第２のフレーム信号から順次抜き取
る請求項（２）または（３）記載の直列制御装置。
（５）前記メインコントローラは、前記第１のフレーム
信号の１フレーム中に、前記第１の端末データに関して
その先頭位置を示すための第３の識別コードと、前記第
２の端末への出力データに関してその先頭位置を示すた
めの第４の識別コードとを少なくとも具えて、これを送
出するものであって、前記対応位置情報は、前記第３若しくは第４の識別コー
ドから前記データ列の各ノード別の終端位置までのデー
タ列長を示すデータ列長データであり、前記ノードコントローラは、第１のフレーム信号に含ま
れる前記第３および第４の識別コードの少なくとも一方
、並びに第２のフレーム信号に含まれる対応データ列長
データ内容の認識に基づいて、第１の端末データの第１
のフレーム信号への付加、および同第１のフレーム信号
からの対応する第２の端末への出力データの抽出、の少
なくとも一方を行なう請求項（１）または（２）または（３）または（４）記
載の直列制御装置。
（６）前記第１のフレーム信号は、前記メインコントロ
ーラからの出力時、第３の識別コード、第４の識別コー
ド、および第２の端末への出力データ列、の順にフレー
ム構成される請求項（５）記載の直列制御装置。
（７）前記データ列長データは、各ノードに対応して、
前記第３の識別コードから前記第２の端末への出力デー
タ列終端位置までのデータ列長を示す各ノード毎に単一
のデータからなる請求項（６）記載の直列制御装置。
（８）前記データ列長データは、各ノードに対応して、
前記第３の識別コードから前記第１の端末データ列終端
位置までのデータ列長を示す第１のデータと、前記第４
の識別コードから前記第２の端末への出力データ列終端
位置までのデータ列長を示す第２のデータと、の各ノー
ド毎に２つのデータからなる請求項（６）記載の直列制御装置。
（９）前記データ列長データは、各ノードに対応して、
前記第４の識別コードから前記第２の端末への出力デー
タ列終端位置までのデータ列長を示す各ノード毎に単一
のデータからなる請求項（６）記載の直列制御装置。
（１０）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直後に管理対
象となる第１の端末データを付加し、前記第４の識別コ
ードの直後の第２の端末用出力データを管理対象となる
第２の端末への出力データとして抽出する請求項（７）または（８）または（９）記載の直列制御
装置。
（１１）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第４の識別コードの直前に管理対
象となる第１の端末データを付加し、同第４の識別コー
ドの直後の第２の端末用出力データを管理対象となる第
２の端末への出力データとして抽出する請求項（７）または（８）または（９）記載の直列制御
装置。
（１２）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第４の識別コードの直前に管理対
象となる第１の端末データを付加し、前記データ列長デ
ータに基づき認識される前記第２の端末への出力データ
列終端位置の直前の同第２の端末用出力データを管理対
象となる第２の端末への出力データとして抽出する請求項（７）または（８）または（９）記載の直列制御
装置。
（１３）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直後に管理対
象となる第１の端末データを付加し、前記データ列長デ
ータに基づき認識される前記第２の端末への出力データ
列終端位置の直前の同第２の端末用出力データを管理対
象となる第２の端末への出力データとして抽出する請求項（７）または（８）または（９）記載の直列制御
装置。
（１４）前記第１のフレーム信号は、前記メインコント
ローラからの出力時、第４の識別コード、第２の端末へ
の出力データ列、および第３の識別コード、の順にフレ
ーム構成される請求項（５）記載の直列制御装置。
（１５）前記データ列長データは、各ノードに対応して
、前記第４の識別コードから前記第１の端末データ列終
端位置までのデータ列長を示す各ノード毎に単一のデー
タからなる請求項（１４）記載の直列制御装置。
（１６）前記データ列長データは、各ノードに対応して
、前記第４の識別コードから前記第２の端末への出力デ
ータ列終端位置までのデータ列長を示す第３のデータと
、前記第３の識別コードから前記第１の端末データ列終
端位置までのデータ列長を示す第４のデータと、の各ノ
ード毎に２つのデータからなる請求項（１４）記載の直列制御装置。
（１７）前記データ列長データは、各ノードに、対応し
て、前記第３の識別コードから前記第１の端末データ列
終端位置までのデータ列長を示す各ノード毎に単一のデ
ータからなる請求項（１４）記載の直列制御装置。
（１８）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第４の識別コードの直後の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出し、前記第３の識別コードの直後に管
理対象となる第１の端末データを付加する請求項（１５）または（１６）または（１７）記載の直
列制御装置。
（１９）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直前の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出し、前記第３の識別コードの直後に管
理対象となる第１の端末データを付加する請求項（１５）または（１６）または（１７）記載の直
列制御装置。
（２０）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直前の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出し、前記データ列長データに基づき認
識される前記第１の端末データ列終端位置の直前に管理
対象となる第１の端末データを付加する請求項（１５）または（１６）または（１７）記載の直
列制御装置。
（２１）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第４の識別コードの直後の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出し、前記データ列長データに基づき認
識される前記第１の端末データ列終端位置の直前に管理
対象となる第１の端末データを付加する請求項（１５）または（１６）または（１７）記載の直
列制御装置。
（２２）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直後に管理対
象となる第１の端末データを付加する請求項（８）または（１６）または（１１）記載の直列
制御装置。
（２３）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる前記第１の端末データ列終端位置の直前に管理対象
となる第１の端末データを付加する請求項（８）または（１６）または（１７）記載の直列
制御装置。
（２４）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第４の識別コードの直後の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出する請求項（８）または（９）または
（１６）記載の直列制御装置。
（２５）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる前記第２の端末への出力データ列終端位置の直前の
同第２の端末用出力データを管理対象となる第１の端末
への出力データとして抽出する請求項（８）または（９）または（１６）記載の直列制
御装置。
（２６）前記ノードコントローラは、前記データ列長データのビット数をｍとするとき、入力フレーム信号をｍビットだけシフトするシフト手段
と、入力フレーム信号から前記第１の識別コードを検出する
第１の検出手段と、この第１の検出手段による検出出力をｍビット分だけ遅
延出力する遅延手段と、前記第１の検出手段による検出出力タイミングから前記
遅延手段による遅延出力タイミングまでの間の前記入力
フレーム信号を抽出してこれを記憶する記憶手段と、入力フレーム信号から前記第３若しくは第４の識別コー
ドを検出する第２の検出手段と、この第２の検出手段による検出出力により起動されて、
入力フレーム信号のビット時間に同期したクロックを計
数するカウンタと、このカウンタによる計数値と前記記憶手段に記憶された
値と比較して、カウンタによる計数値が記憶された値に
達したとき所定の比較信号を出力する比較器と、を少なくとも具え、前記第２のフレーム信号の入力に際
しては、その入力に基づき前記シフト手段によるシフト
信号を、前記遅延手段の遅延出力に基づき入力フレーム
信号を、それぞれ次段ノードコントローラへの入力フレ
ーム信号として選択出力し、前記第１のフレーム信号の
入力に際しては、前記比較記による比較信号に基づいて
前記データ列終端位置を知る請求項（１０）または（１１）または（１２）または（
１３）または（１８）または（１９）または（２０）ま
たは（２１）または（２２）または（２３）または（２
４）または（２５）記載の直列制御装置。
（２７）前記ノードコントローラは、第１および第２の
端末を管理対象とする第１種のノードコントローラと、
第１の端末のみを管理対象とする第２種のノードコント
ローラと、第２の端末のみを管理対象とする第３種のノ
ードコントローラと、の３種のノードコントローラから
なり、このうち少なくとも２種のノードコントローラが
前記メインコントローラに対して環状に直列接続される
請求項（５）記載の直列制御装置。
（２８）前記メインコントローラは、前記第１のフレー
ム信号の１フレーム中に、データ列の先頭位置を示すた
めの第５の識別コードを少なくとも具えてこれを送出す
るものであつて、前記対応位置情報は、前記第５の識別コードから前記デ
ータ列の各ノード別の終端位置までのデータ列長を示す
データ列長データであり、前記ノードコントローラは、第１のフレーム信号に含ま
れる前記第５の識別コード、並びに第２のフレーム信号
に含まれる対応データ列長データ内容の認識に基づいて
、第１の端末データの第１のフレーム信号への付加、お
よび同第１のフレーム信号からの対応する第２の端末へ
の出力データの抽出、の少なくとも一方を行なう請求項（１）または（２）または（３）または（４）記
載の直列制御装置。
（２９）前記データ列長データは、各ノードに対応して
、前記第５の識別コードから前記第２の端末への出力デ
ータ列終端位置までのデータ列長を示す各ノード毎に単
一のデータからなる請求項（２８）記載の直列制御装置。
（３０）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後に管理対
象となる第１の端末データを付加し、前記データ列長デ
ータに基づき認識される前記第２の端末への出力データ
列終端位置の直前の同第２の端末用出力データを管理対
象となる第２の端末への出力データとして抽出する請求項（２９）記載の直列制御装置。
（３１）前記データ列長データは、各ノードに対応して
、前記第５の識別コードから前記第１の端末データ列終
端位置までのデータ列長を示す各ノード毎に単一のデー
タからなる請求項（２８）記載の直列制御装置。
（３２）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出し、前記データ列長データに基づき認
識される前記第１の端末データ列終端位置の直前に管理
対象となる第１の端末データを付加する請求項（３１）記載の直列制御装置。
（３３）前記データ列長データは、各ノードに対応して
、前記第５の識別コードから前記第１の端末データ列終
端位置までのデータ列長を示す第５のデータと、前記第
５の識別コードから前記第２の端末への出力データ列終
端位置までのデータ列長を示す第６のデータと、の各ノ
ード毎に２つのデータからなる請求項（２８）記載の直列制御装置。
（３４）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５のデータに基づき認識される
位置の直前に管理対象となる第１の端末データを付加し
、前記第６のデータに基づき認識される位置の直前の前
記第２の端末用出力データを管理対象となる第２の端末
への出力データとして抽出する請求項（３３）記載の直列制御装置。
（３５）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５のデータに基づき認識される
位置の直前に管理対象となる第１の端末データを付加し
、同第５のデータに基づき認識される位置の直後の前記
第２の端末用出力データを管理対象となる第２の端末へ
の出力データとして抽出する請求項（３３）記載の直列制御装置。
（３６）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後に管理対
象となる第１の端末データを付加し、前記第５のデータ
に基づき認識される位置の直後の前記第２の端末用出力
データを管理対象となる第２の端末への出力データとし
て抽出する請求項（３３）記載の直列制御装置。
（３７）前記データ列長データは、各ノードに対応して
、前記第５の識別コードから前記第２の端末への出力デ
ータ列終端位置までのデータ列長を示す第７のデータと
、同第５の識別コードから前記第１の端末データ列終端
位置までのデータ列長を示す第８のデータと、の各ノー
ド毎に２つのデータからなる請求項（２８）記載の直列制御装置。
（３８）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第７のデータに基づき認識される
位置の直前の前記第２の端末用出力データを管理対象と
なる第２の端末への出力データとして抽出し、前記第８
のデータに基づき認識される位置の直前に管理対象とな
る第１の端末データを付加する請求項（３７）記載の直列制御装置。
（３９）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第７のデータに基づき認識される
位置の直前の前記第２の端末用出力データを管理対象と
なる第２の端末への出力データとして抽出し、同第７の
データに基づき認識される位置の直後に管理対象となる
第１の端末データを付加する請求項（３７）記載の直列制御装置。
（４０）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後の前記第
２の端末用出力データと管理対象となる第２の端末への
出力データとして抽出し、前記第７のデータに基づき認
識される位置の直後に管理対象となる第１の端末データ
を付加する請求項（３７）記載の直列制御装置。
（４１）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後に管理対
象となる第１の端末データを付加する請求項（２９）または（３３）記載の直列制御装置。
（４２）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる位置の直前に管理対象となる第１の端末データを付
加する請求項（３１）または（３３）または（３７）記載の直
列制御装置。
（４３）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる位置の直後に管理対象となる第１の端末データを付
加する請求項（３７）記載の直列制御装置。
（４４）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第５の識別コードの直後の第２の
端末用出力データを管理対象となる第２の端末への出力
データとして抽出する請求項（３１）または（３７）記
載の直列制御装置。
（４５）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる位置の直前の前記第２の端末用出力データを管理対
象となる第２の端末への出力データとして抽出する請求項（２９）または（３３）または（３７）記載の直
列制御装置。
（４６）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる位置の直後の前記第２の端末用出力データを管理対
象となる第２の端末への出力データとして抽出する請求項（３３）記載の直列制御装置。
（４７）前記ノードコントローラは、前記データ列長データのビット数をｍとするとき、入力フレーム信号をｍビットだけシフトするシフト手段
と、入力フレーム信号から前記第１の識別コードを検出する
第１の検出手段と、この第１の検出手段による検出出力をｍビット分だけ遅
延出力する遅延手段と、前記第１の検出手段による検出出力タイミングから前記
遅延手段による遅延出力タイミングまでの間の前記入力
フレーム信号を抽出してこれを記憶する記憶手段と、入力フレーム信号から前記第５の識別コードを検出する
第３の検出手段と、この第３の検出手段による検出出力により起動されて、
入力フレーム信号のビット時間に同期したクロックを計
数するカウンタと、このカウンタによる計数値と前記記憶手段に記憶された
値と比較して、カウンタによる計数値が記憶された値に
達したとき所定の比較信号を出力する比較器と、を少なくとも具え、前記第２のフレーム信号の入力に際
しては、その入力に基づき前記シフト手段によるシフト
信号を、前記遅延手段の遅延出力に基づき入力フレーム
信号を、それぞれ次段ノードコントローラへの入力フレ
ーム信号として選択出力し、前記第１のフレーム信号の
入力に際しては、前記比較記による比較信号に基づいて
前記データ列終端位置を知る請求項（３０）または（３２）または（３４）または（
３５）または（３６）または（３８）または（３９）ま
たは（４０）または（４１）または（４２）または（４
３）または（４４）または（４５）または（４６）記載
の直列制御装置。
（４８）前記ノードコントローラは、第１および第２の
端末を管理対象とする第１種のノードコントローラと、
第１の端末のみを管理対象とする第２種のノードコント
ローラと、第２の端末のみを管理対象とする第３種のノ
ードコントローラと、の３種のノードコントローラから
なり、このうち少なくとも２種のノードコントローラが
前記メインコントローラに対して環状に直列接続される
請求項（２８）記載の直列制御装置。
（４９）データ入力対象となる端末の多数と１つの制御
手段との間で信号の授受を実行するに、前記端末に対応
して、その１乃至複数をそれぞれ管理単位とした端末か
らの出力データの受入を直接的に実行する第１〜第ｎの
複数のノードコントローラを設け、また前記制御手段に
対応して、前記端末を統括管理するメインコントローラ
を設けて、これらメインコントローラと第１〜第ｎのノ
ードコントローラとを各々信号線を介して環状に直列接
続するとともに、メインコントローラから発するフレー
ム信号の第１〜第ｎのノードコントローラへの順次の伝
播に伴なつて、ノードコントローラに受入される端末デ
ータの該フレーム信号への取り込みを行なう直列制御装
置であって、前記メインコントローラは、前記第１のフ
レーム信号の送出に先立って、この第１のフレーム信号
に取り込まれるデータ列についての各ノード別の対応位
置を示す対応位置情報が含まれる第２のフレーム信号を
送出し、前記ノードコントローラは、前記第２のフレーム信号の
入力に基づいて前記第１のフレーム信号に間する各自ら
の対応位置を認識し、その後の前記第１のフレーム信号
の入力時、この認識した対応位置に基づいて端末データ
の該第１のフレーム信号への付加を行なうことを特徴とする直列制御装置。
（５０）前記メインコントローラは、前記第２のフレー
ム信号の１フレーム中に、前記対応位置情報列の先頭位
置を示すための第１の識別コードを少なくとも具えてこ
れを送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１の識別コードの認識に基づいて、前記対応
位置情報の各々割り当てられる情報内容を認識する請求項（４９）記載の直列制御装置。
（５１）前記メインコントローラは、前記第２のフレー
ム信号の１フレーム中に、前記対応位置情報列の先頭位
置を示すための第１の識別コード、および同対応位置情
報列の終端位置を示すための第２の識別コードを少なく
とも具えてこれを送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１および第２の識別コードの少なくとも一方
の認識に基づいて、前記対応位置情報の各々割り当てら
れる情報内容を認識する請求項（４９）記載の直列制御
装置。
（５２）前記ノードコントローラは、前記割り当てられ
る対応位置情報を前記第２のフレーム信号から順次抜き
取る請求項（５０）または（５１）記載の直列制御装置。
（５３）前記メインコントローラは、前記第１のフレー
ム信号の１フレーム中に、前記端末データに関してその
先頭位置を示すための第３の識別コードを少なくとも具
えて、これを送出するものであって、前記対応位置情報は、前記第３の識別コードから前記デ
ータ列の各ノード別の終端位置までのデータ列長を示す
データ列長データであり、前記ノードコントローラは、第１のフレーム信号に含ま
れる前記第３の識別コード、並びに第２のフレーム信号
に含まれる対応データ列長データ内容の認識に基づいて
、端末データの第１のフレーム信号への付加を行なう請求項（４９）または（５０）または（５１）または（
５２）記載の直列制御装置。
（５４）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直後に管理対
象となる第１の端末データを付加する請求項（５３）記載の直列制御装置。
（５５）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる前記端末データ列終端位置の直前に管理対象となる
端末データを付加する請求項（５３）記載の直列制御装
置。
（５６）前記ノードコントローラは、前記データ列長データのビット数をｍとするとき、入力フレーム信号をｍビットだけシフトするシフト手段
と、入力フレーム信号から前記第１の識別コードを検出する
第１の検出手段と、この第１の検出手段による検出出力をｍビット分だけ遅
延出力する遅延手段と、前記第１の検出手段による検出出力タイミングから前記
遅延手段による遅延出力タイミングまでの間の前記入力
フレーム信号を抽出してこれを記憶する記憶手段と、入力フレーム信号から前記第３の識別コードを検出する
第２の検出手段と、この第２の検出手段による検出出力により起動されて、
入力フレーム信号のビット時間に周期したクロックを計
数するカウンタと、このカウンタによる計数値と前記記憶手段に記憶された
値と比較して、カウンタによる計数値が記憶された値に
達したとき所定の比較信号を出力する比較器と、を少なくとも具え、前記第２のフレーム信号の入力に際
しては、その入力に基づき前記シフト手段によるシフト
信号を、前記遅延手段の遅延出力に基づき入力フレーム
信号を、それぞれ次段ノードコントローラへの入力フレ
ーム信号として選択出力し、前記第１のフレーム信号の
入力に際しては、前記比較記による比較信号に基づいて
前記データ列終端位置を知る請求項（５４）または（５５）記載の直列制御装置。
（５７）データ入力対象となる端末の多数と１つの制御
手段との間で信号の授受を実行するに、前記端末に対応
して、その１乃至複数をそれぞれ管理単位とした端末へ
のデータ出力を直接的に実行する第１〜第ｎの複数のノ
ードコントローラを設け、また前記制御手段に対応して
、前記端末を統括管理するメインコントローラを設けて
、これらメインコントローラと第１〜第ｎのノードコン
トローラとを各々信号線を介して直列接続するとともに
、メインコントローラから発生するフレーム信号の第１
〜第ｎのノードコントローラへの順次の伝播に伴なって
、メインコントローラを通じて該フレーム信号に予め割
り付けられた端末への出力データの各対応するノードコ
ントローラへの振り分けを行なう直列制御装置であって
、前記メインコントローラは、前記第１のフレーム信号の
送出に先立つて、この第１のフレーム信号に取り込まれ
るデータ列についての各ノード別の対応位置を示す対応
位置情報が含まれる第２のフレーム信号を送出し、前記ノードコントローラは、前記第２のフレーム信号の
入力に基づいて前記第１のフレーム信号に関する各自ら
の対応位置を認識し、その後の前記第１のフレーム信号
の入力時、この認識した対応位置に基づいて該第１のフ
レーム信号からの対応する端末への出力データの抽出を
行なうことを特徴とする直列制御装置。
（５８）前記メインコントローラは、前記第２のフレー
ム信号の１フレーム中に、前記対応位置情報列の先頭位
置を示すための第１の識別コードを少なくとも具えてこ
れを送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１の識別コードの認識に基づいて、前記対応
位置情報の各々割り当てられる情報内容を認識する請求項（５７）記載の直列制御装置。
（５９）前記メインコントローラは、前記第２のフレー
ム信号の１フレーム中に、前記対応位置情報列の先頭位
置を示すための第１の識別コード、および同対応位置情
報列の終端位置を示すための第２の識別コードを少なく
とも具えてこれを送出し、前記ノードコントローラは、第２のフレーム信号に含ま
れる前記第１および第２の識別コードの少なくとも一方
の認識に基づいて、前記対応位置情報の各々割り当てら
れる情報内容を認識する請求項（５７）記載の直列制御
装置。
（６０）前記ノードコントローラは、前記割り当てられ
る対応位置情報を前記第２のフレーム信号から順次抜き
取る請求項（５８）または（５９）記載の直列制御装置。
（６１）前記メインコントローラは、前記第１のフレー
ム信号の１フレーム中に、前記端末への出力データに関
してその先頭位置を示すための第３の識別コードを少な
くとも具えて、これを送出するものであつて、前記対応位置情報は、前記第３識別コードから前記デー
タ列の各ノード別の終端位置までのデータ列長を示すデ
ータ列長データであり、前記ノードコントローラは、第１のフレーム信号に含ま
れる前記第３の識別コード、並びに第２のフレーム信号
に含まれる対応データ列長データ内容の認識に基づいて
、第１のフレーム信号からの対応する端末への出力デー
タの抽出を行なう請求項（５７）または（５８）または
（５９）または（６０）記載の直列制御装置。
（６２）前記ノードコントローラは、入力される第１の
フレーム信号の、前記第３の識別コードの直後の端末用
出力データを管理対象となる端末への出力データとして
抽出する請求項（６１）記載の直列制御装置。
（６３）前記ノードコントローラは、入力される第１の
フレーム信号の、前記データ列長データに基づき認識さ
れる前記端末への出力データ列終端位置の直前の同端末
用出力データを管理対象となる端末への出力データとし
て抽出する請求項（６１）記載の直列制御装置。
（６４）前記ノードコントローラは、前記データ列長データのビット数をｍとするとき、入力フレーム信号をｍビットだけシフトするシフト手段
と、入力フレーム信号から前記第１の識別コードを検出する
第１の検出手段と、この第１の検出手段による検出出力をｍビット分だけ遅
延出力する遅延手段と、前記第１の検出手段による検出出力タイミングから前記
遅延手段による遅延出力タイミングまでの間の前記入力
フレーム信号を抽出してこれを記憶する記憶手段と、入力フレーム信号から前記第３の識別コードを検出する
第２の検出手段と、この第２の検出手段による検出出力により起動されて、
入力フレーム信号のビット時間に同期したクロックを計
数するカウンタと、このカウンタによる計数値と前記記憶手段に記憶された
値と比較して、カウンタによる計数値が記憶された値に
達したとき所定の比較信号を出力する比較器と、を少なくとも具え、前記第２のフレーム信号の入力に際
しては、その入力に基づき前記シフト手段によるシフト
信号を、前記遅延手段の遅延出力に基づき入力フレーム
信号を、それぞれ次段ノードコントローラへの入力フレ
ーム信号として選択出力し、前記第１のフレーム信号の
入力に際しては、前記比較記による比較信号に基づいて
前記データ列終端位置を知る請求項（６２）または（６３）記載の直列制御装置。
（６５）前記メインコントローラと前記第１〜第ｎのノ
ードコントローラは、環状に直列接続される請求項（５７）または（５８）または（５９）または（
６０）または（６１）または（６２）または（６３）ま
たは（６４）記載の直列制御装置。
（６６）前記メインコントローラと前記第１〜第ｎのノ
ードコントローラとは、メインコントローラを先頭とし
て第１〜第ｎのノードコントローラがこれにテジーチエ
ーン状に直列接続される請求項（５７）または（５８）
または（５９）または（６０）または（６１）または（
６２）または（６３）または（６４）記載の直列制御装
置。