JPH01293404A - プログラマブルコントローラ及びその入，出力インターフェース - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラ及びその入、出力
インターフェースの改善に関するものである。

〔従来の技術〕

プログラマブルコントローラは使用者の接ａする入、出
力機器′の数に応じた適正な仕様となし得るように、そ
の各構成部分をユニット（モジュール）化し、必要な数
の入、出力インターフェースを組み合わせて所望のプロ
グラマブルコントローラを構成できるようになっている
ものがある。ところで従来の入、出力インターフェース
はそのリード線を中継端子台に接続し、この中継端子台
に外部の入、出力機器に接続された導体を接続するよう
に使用されていた。

第９図は従来のプログラマブルコントローラの正面側斜
視図であり、制御盤９に直方体状のユニット１１．１２
．１，２，３．４が整列して取り付けられている。ユニ
ット１１ハＣＰｔ１ユニツト（フログラマプルコントロ
ーラ本体）、ユニット１２　ハＴｔ、　ｉＥｔユニット
、ユニット１は直流電源の入力機器に接続されるべき入
力インターフェース、ユニット２は交流電源の入力機器
に接続されるべき入力インターフェース、ユニット３．
４は夫々直流電源の出力機器、交流電源の出力機器に各
接続されるべき出力インターフェースである。これらの
ユニット１．２，３．４は外部機器、つまり入、出力機
器に接続するためのリードを背面のコネクタ１３に接続
してあり、これを制御盤９の背面に設けた配線ダクト８
内に通して、同じく制御盤９の背面に設けたレールｌＯ
に装着した多数の端子台５．５・・・まで延在させ、こ
こに外部配線ケムブル６の導体等を接続するようにして
いる。

〔発明が解決しようとする課題〕

このような構成では端子台５．５・・・の取り付けのた
めにスペースを要することは勿論、その取付作業、配線
作業が煩わしいという問題がある。

本発明は斯かる問題を解決するためになされたものであ
り、小型でありレール１０に取付は得、また導体を直接
接続できる入、出力モジュール及びこれらを用いてなる
プログラマブルコントローラを提供することを目的とす
る。

〔課題を解決するための手段〕

本願の第１の発明は入力機器からの信号を入力インター
フェースを介してプログラマブルコントローラ本体へ入
力し、プログラマブルコントローラ本体からの゛出力信
号を出力インターフェースを介して出力機器へ出力し、
前記プログラマブルコントローラ本体は複数の入、出力
インターフェースに対する信号送受を時分割的に行うべ
くなしてあるプログラマブルコントローラであって、入
力機器からの信号を模擬する模擬信号発生手段と、プロ
グラマブルコントローラ本体からそれを選択する信号が
与えられた場合に入力機器からの信号をその出力端子に
出力する回路とを有する入力インターフェースを具備す
ることを特徴とする。

また本願の第２の発明は、プログラマブルコントローラ
本体が入力機器と接続するための端子ビスを備えている
ものである。

本願の第３の発明は、プログラマブルコントローラ本体
からの信号に拘わらず特定の信号を出力機器へ与える手
段と、プログラマブルコントローラ本体からそれを選択
する信号から与えられた場合に、出力機器へ出力すべき
信号を記憶し、出力する回路とを有する出力インターフ
ェースとの接続が可能であることを特徴とする。

更に本願の第４の発明は、プログラマブルコントローラ
本体が出力機器と接続するための端子ビスを備えている
のである。

〔作用〕

第１の発明においては入力インターフェースから模擬信
号が発せられるとこれがプログラマブルコントローラ本
体へ入力される。これによって本発明のプログラマブル
コントローラを用いたシステムの立上時のシミュレーシ
ョンが行える。

またプログラマブルコントローラ本体からの選択信号を
受けると入力機器からの信号がプログラマブルコントロ
ーラ本体へ入力されることになるからそれによる制御が
行われる。

一方第３の発明においては前記特定の信号を出力機器へ
与えることでシミュレーションが行える。

またプログラマブルコントローラ本体からの選択信号を
受けると出力機器に対して同じくプログラマブルコント
ローラ本体から出力される信号を記憶して出力機器へ出
力するのである。

また第２．第４の発明では端子ビスにプログラマブルコ
ントローラ本体が入出力機器からの導体を直接つなぐこ
とができる。

〔実施例〕

以下本発明をその実施例を示す図面に基づいて詳述する
。

第１．２．３図は夫々本発明の入力インターフェースの
正面図、側面図及び平面図であり、第４図は本発明のプ
ログラマブルコントローラを制御盤９へ装着した状態を
示す正面側の斜視図である。

本発明の入力インターフェース、出力インターフェース
はいずれも同様の形状を有しており、従来の端子台５よ
り少し大、きい外形寸法のケース内に後述する回路の部
品が収容されている。以下図示の入力モジュール２１に
基づき構造を詳しく説明する。ケース２２は直方体の正
面に端部側が低くなる段部を両側に各２段形成し、背面
に幅方向に延在する係止溝２２ａを形成してなるもので
あり、各段部は幅方向に２分されており、合計８個の端
子ビス２３１，２３２・・・２３８がケース２２表面と
の間に導体押え用の角ワッシャ２４を介して螺着されて
いる。ケース２２正面の中央部には２つの動作表示灯２
５１，２５２及び模擬信号発生のためのスイッチ２６１
　、２６２を備えている。また動作表示灯２５１　、２
５２とスイッチ２６１゜２６２との間には入、出力イン
ターフェースの別、使用電源仕様等を表した銘板２７を
配しである。銘板２７は識別を容易とするために記載内
容に応じた色のものを用いるのがよい。

係止溝２７ａは制御盤９の背面下部に横方向に延在する
ように取付けたＤＩＮ規格のレール１０より少し広い溝
幅寸法（第２図の上下方向寸法）を有し端部には溝中央
部側に向けて係止突起２２ｂが設けられており、他端部
には溝内側へ出没自在のストッパ２８を設けている。ス
トッパ２８はケース２２の背面に、該背面に沿って回動
可能に枢支された板体であり、係止溝２２ａ内へ出没す
る部分と反対の端部は直角に曲折して操作部２８ａとし
ている。斯かるインターフェース２１はストッパ２８を
係止溝２２ａ外へ退避させた状態で係止溝２２ａ内にレ
ール１０を嵌入させ、次にストッパ２８を係止溝側へ突
出させて、ストッパ２８と突起２２ｂとでレール１０に
対する固定をする。

而して上述の入力インターフェース２１及び同様のケー
ス２２．ストッパ２８を有する出力インターフェース３
１を必要な個数レール１０に取付け、また電源ユニット
１２及びＣＰＵユニット　（プログラマブルコントロー
ラ本体）４１を取付け、ＣＰｕユニット４１背面のコネ
クタ４１ａに接続した導体を制′ａ盤９正面に取付けた
ダクト８に通して入、出力インターフェース２１．３１
にまで導き、−次側の端子ビスに接続する。また他側の
端子ビスには入出力機器に接続したケーブル６を繋ぎ込
んである。

ｃｐｕユニット４１は時分割入出力回路を備えており、
多数の入、出力インターフェース２１．３１に対する信
号送受を時分割的に行っていく、第５図はＣＰＵユニッ
ト４１と入、出力インターフェース２１　、３１との接
続状態を示す、　ｃｐｕユニット４１の時分割入出力回
路はフォトカプラ４１ｂを介してコネクタ４１ａに接続
されており、複数本の入力データ線４２は各別のフォト
カプラ４１ｂの発光素子側に連なっており、複数本の出
力データ線４３は各別のフォトカプラ４１ｂの受光素子
側に連なっている。更に複数本の選択線４４は各別のフ
ォトカプラ４１ｂの受光素子側に連なっている。入力イ
ンターフェース２１は選択線４４と入力データ線４２と
の間に、また出力インターフェース３１は選択線４４と
出力データ線４３との間に接続されている。後述するよ
うに入力インク−フェース２１は２回路（２点）分を有
し、各回路は端子ビス２３１．２３３が入力データ線４
２に、端子ビス２３２．２３４が選択線４４に接続され
る。これに対し出力インターフェース３１は１回路だけ
であり、端子ビス２３１が出力データ線４３に、端子ビ
ス２３２が選択線４４に接続される。

次に入力インターフェース２１の回路の構成を第６図に
基づいて説明する。

端子ビス２３７．２３８には直流電源りの正極、負極を
接続し、端子２３５，２３６には第１．第２の入力機器
、ここではリミットスイッチ接点５１ａ、５１ｂの一端
が接続される。これらの他端は直流電源５０の正極側に
一括接続されている。端子ビス２３５　（２３６）に与
えられた信号、即ち接点５１ａ（５１ｂ）の閉路時にハ
イとなる信号゛は逆流防止用のダイオード５２ａ、５２
ｂを介して３極切換のスイッチ２６１　（２６２）の切
換側の一端子に与えられ、スイッチ２６１　（２６２）
の共通端子は抵抗５３ａ　（５３ｂ）及び５４ａ　（５
４ｂ）、ツェナーダイオード５５ａ　（５５ｂ）、フォ
トカブラ５６ａ　（５６ｂ）の発光素子の直列回路に連
なり、この発光素子の他端を接地ライン、つまり端子ビ
ス２３８に接続しである。フォトカブラ５６ａ　（５６
ｂ）の受光素子は端子ビス２３１　（２３３）及び２３
２　（２３４）に接続されている。抵抗５３ａ　（５３
ｂ）と５４ａ　（５４ｂ）との接続点と、接地ラインと
の間には、電解コンデンサ５７ａ　（５７ｂ）が接続さ
れており、スイッチ２６１　（２６２）と抵抗５３ａ　
（５３ｂ）との間と、接地ラインとの間には、抵抗５８
ａ　（５８ｂ）と動作表示灯２５１　（２５２）との直
列回路が接続されている。

スイッチ２６１（２６２）の切換側の他の一端子は端子
ビス２３７に接続され、更に他の一端子は接地ラインに
接続されている。このような入力インターフェース２１
の動作は次のとおりである。まずスイッチ２６１　（２
６２）が図示の如く端子２３５　（２３６）に連なる端
子にある場合は外部機器からの信号を受は入れる状態に
あり、スイッチ５１　（５２）が閉路すると電源５０に
よりダイオード５２ａ　（５２ｂ）を介して電流が流れ
、電流の一部は動作表示灯２５１　（２５２）を点灯さ
せ、−部はツェナーダイオード５５ａ　（５５ｂ）を介
してフォトカブラ５６ａ　（５６ｂ）の発光素子を駆動
する。スイッチ５１　（５２）が開路′している場合は
動作表示灯２５１（２５２）は点灯されず、またフォト
カブラ５６ａ　（５６ｂ）の発光素子も駆動されない。

これに対してスイッチ２６１　（２６２）を端子ビス２
３７側へ切換えると、スイッチ５１　（５２）の開閉に
拘らず、電ａＳＯから電流が供給され動作表示灯２５１
　（２５２）及びフォトカブラ５６ａ　（５６ｂ）が駆
動される。逆にスイッチ２６１　（２６２）を接地線又
は端子ビス２３８側へ切換えるとスイッチ５１　（５２
）の開閉に拘らず、動作表示灯２５１　（２５２）及び
フォトカブラ５６ａ　（５６ｂ）は駆動されない。つま
り外部機器の動作に無関係に、その動作状態を模擬する
信号をｃｐｕユニッ目１へ与え得るのである。

第７図はＣＰＵユニット４１のコネクタ４１ａとフォト
カブラ４１ｂとの間に介装されている回路を示している
。出力トランジスタ４１ｃのベースは入力インターフェ
ースを選択するための信号の切出しに係るフォトカブラ
４１ｂの出力を受け、これによってオンするようになっ
ており、オンした場合のローレベルの信号が選択線４４
を介して入力インターフェース２１の端子ビス２３２　
（２３４）へ与えられる。端子ビス２３１は入力端子を
抵抗４１ｄでプルアップした入カバソファアンプ４１ｅ
に接続してあり、入カバソファアンプ４１ｅ出力をフォ
トカブラ４１ｂの発光素子に与えている。

いま図示の入力インターフェース２１の端子ビス２３１
．２３２側の回路が選択されるとトランジスタ４１ｃが
オンし、端子ビス２３２がローレベルとなる。このとき
フォトカブラ５６ａが駆動されていない場合は入力バッ
ファアンプ４１ｅの入力端子はプルアップされたままで
ある。これに対しフォトカブラ５６ａが駆動されている
場合は入カバソファアンプ４１ｅの入力端子がローレベ
ルとなる。このような入力のハイ、ローに応じて入カバ
ソファアンプ４１ｅはフォトカブラ４１ｂの発光素子を
駆動し、或いは駆動停止する。つまりＣＰｔ１ユニツト
４１は複数の入力インターフェースの２回路夫々に対し
、順次選択信号を夫々に連なる出力トランジスタ４１ｃ
から発していき、各入力インターフェースのデータ、つ
まりフォトカブラ５６ａ、５６ｂの駆動／非駆動の状態
を読込んでいく。

第８図は出力インターフェース３１の回路を示す。

端子ビス２３１．２３２は夫々出力データｍ４３、選択
線４４に接続され、また端子ビス２３３．２３４はこの
出力インターフェース３１用の図示しない直流電源の正
極、負極に各接続される。端子ビス２３７　、２３８に
は外部の出力機器６０を駆動するための直流電源６１の
正極、負極が各接続されており、出力機器６０は端子ビ
ス２３７　、２３５間に接続される。また端子ビス２３
７゜２３６間には強制動作信号源７０（図示、の例では
フォトカブラ）を接続する。

而して６１はロフリップフロフプであり、出力データ線
４３からの信号をＤ端子に、また選択線４４からの信号
をＣ端子に与えており、そのセット出力Ｑは３極切換ス
イツチ２６１の切換側一端子に与えている　（出力イン
ターフェース３１ではスイッチは１つでよい）。スイッ
チ２６１の共通側端子はドライバ６３の入力端子に接続
され、ドライバ２の出力端子と端子ビス２３３（電源の
正極）との間には、動作表示灯２５１（出力インターフ
ェース３１では動作表示灯は１つでよい）及びその限流
抵抗の直列回路並びに、フォトカブラ６４の発光素子及
びその限流抵抗の直列回路が並列的に接続されている。

フォトカブラ６４の受光素子のコレクタ側は端子ビス２
３７（電源王権）に連なり、エミッタ側はトランジスタ
６５のベース及びトランジスタ６６のコレクタに各接続
されている。トランジスタ６５のコレクタは端子ビス２
３５に、またエミッタは端子ビス２３８（接地ライン）
に接続されている。また端子ビス２３５．２３８間には
ツェナーダイオード６７を接続しである。トランジスタ
６６のエミッタは端子ビス２３８に接続してあり、ベー
スは保護抵抗を介して端子ビス２３６に連なっている。

前記切換スイッチ２６１の他の切換側端子は端子２３３
、２３４の夫々に接続されている。

次にこの出力インターフェース３１の回路動作について
説明する。出力データ線４３を通してこの出力インター
フェース３１に送られて来るデータ　（ハイレベル）は
当該出力インターフェース３１に対してＣＰｔ１ユニツ
）４１から選択線４４を介してその選択を示すパルス′
が与えられると前記データは０フリツプフロツプ６１に
ラッチされる。

図示の如く切換スイッチ６２がＤフリップフロップ６１
側にある場合は通常の動作状態にあり、Ｄフリップフロ
ツブ６１のセット出力Ｑはドライバ６３で増幅されその
反転出力により動作表示灯２５１が点灯し、またフォト
カブラ６４が駆動される。

フォトカブラ６４の駆動によりトランジスタ６５がオン
し、出力機器６０に通電が行われることとなる。

出力データ線４３にデータが送られて来ない場合にはト
ランジスタ６５はオンしない、このような動作の反復に
より各出力インターフェース３１からは時分割的にデー
タが出力されていく。

一方、端子２３６にハイレベルの信号を与えるとトラン
ジスタ６６はオンするからトランジスタ６５のベースが
強制的比ローレベルとなってトランジスタ６５をオフと
し出力データの如何に拘らず、出力機器６０に通電を行
わしめない。

またスイッチ２６１を端子２３３（又は２３４）側に切
換えるとこの出力インターフェースへの入力に拘らず、
ドライバ６３の出力がロー（又はハイ）となるのでＣＰ
Ｕユニット２からの出力データ信号と無関係に出力機器
に対して任意の信号を与え得る。

〔発明の効果〕

以上の如き本発明のプログラマブルコントローラ、入、
出力インターフェースによれば端子台の如き構成の入、
出力インターフェースにリード導体を直接繋ぎ込むこと
が可能であり、取付に際し大幅な省力化ができる。また
制御盤を小さくすることが可能である。また入力機器か
らの信号又はＣＰＵユニットからの信号に拘らず、それ
らを模擬する信号を任意に発せしめることが可能である
のでシステム構成時のシミュレーションが容易に行える
。更に前記実施例においては入、出力インターフェース
が各々２．１点の回路を有するだけであるので必要なだ
けのものを用いることで足りる。

即ち入出力機器はＤＣ２４Ｖ　、　ＡＣｌｏｏＶ等、交
直の別、電圧の別で他種存在する。一方従来は１つの人
。

出力インターフェースは１６点、３２点のものが標準で
あったので、例えばＤＣ２４Ｖ　１０点、ＡＣｌｏｏＶ
　４点が入力インターフェースとして必要である場合に
も１６点用がＤＣ２４Ｖ用、ＡＣ１００Ｖ用の各１つが
必要である。つまり残りの６＋１２−１８点が無駄とな
っている。これに対して本願発明の実施例ではＤＣ２４
Ｖ用５個、ＡＣ１００Ｖ用２個で足りるのである。

更に上記実施例においては入、出力インターフェース２
１．３１をＣＰＵユニット４１に対してマトリックス状
に接続しているのでこれらの間の接続導体本数が低減で
きるか、又は同導体数ではより多数の入、出力インター
フェースを接続できることになる。即ち出力データ１１
５本、選択線８本、入力データ線６本の場合、入力はＧ
　Ｘ　８　＝４８点、出力は５　Ｘ　８　＝４０点で合
計８８点の入出力機器の接続が可能である。これに対し
て従来では８８点の入出力ｉ器の接続のためには８８本
の導体を必要としたのである。

このように本発明によればユニット式のプログラマブル
コントローラの使用に際して種々の利点が得られる。

【図面の簡単な説明】

第１図は本発明の入、出力インターフェースの正面図、
第２図は側面図、第３図は平面図、第４図はその取付状
態を示す斜視図、第５図はＣＰＵユニットと入、出力イ
ンターフェースとの接続図、第６図は入力インターフェ
ースの回路図、第７図はＣＰＵユニットの一部回路図、
第８図は出力インターフェースの回路図１．第９図は従
来のプログラマブルコントローラの取付状態を示す斜視
図である。 ２１・・・入力インターフェース　３１・・・出力イン
ターフェース　４１・・・ＣＰＵユニット　２６１．２
６２・・・スイッチ　２３１　、２３２　　・・・２３
８・・・端子ビス特　許　出願人　　光洋電子工業株式
会社代理人　弁理士　　河　　野　　登　　夫導　　１
　　Ｉ 第　　２　図 第　　３　　コ 第　　４　　口 第　９　　ロ ｒ　　　””　　　””１

Claims (1)

1. 【特許請求の範囲】 １、入力機器からの信号を入力インターフェースを介し
   てプログラマブルコントローラ本体へ入力し、プログラ
   マブルコントローラ本体からの出力信号を出力インター
   フェースを介して出力機器へ出力し、前記プログラマブ
   ルコントローラ本体は複数の入、出力インターフェース
   に対する信号送受を時分割的に行うべくなしてあるプロ
   グラマブルコントローラであって、プログラマブルコン
   トローラ本体からそれを選択する信号が与えられた場合
   に入力機器からの信号をその出力端子に出力する回路と
   を有する入力インターフェースを具備することを特徴と
   するプログラマブルコントローラ。 ２、請求項第１項記載のプログラマブルコントローラに
   おいて、入力機器と接続された導体を接続するための端
   子ビス及びプログラマブルコントローラ本体との信号送
   受用の導体を接続するための端子ビスを備える入力イン
   ターフェース。 ３、入力機器からの信号を入力インターフェースを介し
   てプログラマブルコントローラ本体へ入力し、プログラ
   マブルコントローラ本体からの出力信号を出力インター
   フェースを介して出力機器へ出力し、前記プログラマブ
   ルコントローラ本体は複数の入、出力インターフェース
   に対する信号送受を時分割的に行うべくなしてあるプロ
   グラマブルコントローラであって、プログラマブルコン
   トローラ本体からの信号に拘わらず特定の信号を出力機
   器へ与える手段と、プログラマブルコントローラ本体か
   らそれを選択する信号が与えられた場合に、出力機器へ
   出力すべき信号を記憶し、出力する回路とを有する出力
   インターフェースを具備することを特徴とするプログラ
   マブルコントローラ。 ４、請求項第３項記載のプログラマブルコントローラに
   おいて、出力機器と接続された導体を接続するための端
   子ビス及びプログラマブルコントローラ本体との信号送
   受用の導体を接続するための端子ビスを備える出力イン
   ターフェース。