JPH01294260A - キャプスタンサーボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオテープレコーダなどのキャプスタンサ
ーボ回路に関する。

〔従来の技術〕

従来、ビデオテープレコーダ、回転ヘッド式のデジタル
オーディオチーブレコーダ（以下Ｒ−ＤＡＴと称する）
などは、キャプスタンサーボ回路により、記録時及び再
生時ｆζキャブスタンモータをサーボ駆動し、記録及び
再生のテープ走行を制御している。

ところで、キャプスタンサーボ回路には、キャプスタン
モータの速度検出用のＦＧ　（周波数発損）の出力パル
ス信号（以下ＦＧ倍信号称する）が速度検出信号として
入力され、かつ、キャプスタンモータの位相検出用のＰ
Ｇ（パルス発生器）の出力パルス信号（以下ＰＧ倍信号
称する）あるいはＦＧ倍信号分局信号が記録時の位相検
出信号として入力されるとともに、テープ再生によって
得られる再生時のトラッキング制御信号が再生時の位相
検出信号として入力される。

そして、キャプスタンサーボ回路の速度サーボ部により
、記録時及び再生時の速度検出信号の周期からサーボ制
御の目標速度からのずれ、すなわち速度誤差が検出され
るとともに、速度誤差ｌζ応じたレベルの速度誤差信号
が形成される。

まｔ二、キャプスタンサーボ回路の位相サーボ部１ζよ
り、記録時及び再生時の位相検出信号からサーボ制御の
目標位相からのずれ、すなわち位相誤差が検出されると
ともに、位相誤差に応じたレベルの位相誤差信号が形成
される。

なお、記録時の位相誤差は位相検出信号の間隔（位相）
から検出される。

また、再生時の位相誤差は、ＶＨ５、β方式のビデオテ
ープレコーダの場合、トラッキング制御信号を形成する
再生コントロールパルス信号の間隔から検出され、Ｒ−
ＤＡＴ、８Ｅリビデオテーブレコーダの場合、トラッキ
ング制御信号を形成する再生ＡＴＦ信号のレベル比較な
どから検出される。

そして、速度誤差信号と位相誤差信号とが加算合成され
てサーボ制御信号が形成されるとともに、該制御信号が
キャプスタンモータの駆動回路に供給され、このとぎ、
サーボ制御信号のレベルに応じてキャプスタンモータの
給電が制御され、キャプスタンモータがサーボ駆動され
る。

すなわち、記録時には、モータ特性のばらつき信号でキ
ャプスタンモータの回転位相が制御され、再生時には、
前述の定常速度偏差を補正するとともに、テープ走行位
相がテープ記録に応じた適正位相になるように、位相誤
差信号でキャプスタンモータの回転位相が制御される。

なお、サーボ制御の引込み範囲外の状態になる起動初期
には、位相誤差信号による誤動作を防止して急峻にキャ
プスタンモータの回転Ｗ立上るため、速度誤差信号のみ
を用いた速度制御によってキャプスタンモータが駆動さ
れ、回転速度がほぼ目標速度（サーボ範囲の中心速度）
に近づき、サーボ制御の引込み範囲内の安定した回転状
態に達した後に、位相誤差信号が速度誤差信号に加算合
成されて駆動回路ｆζ供給され、速度制御と位相制御が
行われる。

〔発明が解決しようとする課題〕

ところで、前述のモータ特性のばらつきなどにもとづき
、キャプスタンモータ１ζよっては定常速度偏差が大き
くなり、起動の際に速度誤差信号によって回転速度を目
標速度ｌζ引込むことが困難になる。

そして、再生時の位相制御の引込み範囲が記録時より狭
いため、とくに再生時には、定常速度偏差により、位相
制御が開始されるときに、キャプスタンモータが位相制
御のサーボ範囲に引込まれなくなり、トラッキング制御
が行えなくなる問題点がある。

また、記録及び再生のテープ走行は、キャプスタンモー
タがサーボ駆動され始めた後、記録及び再生の開始にも
とづき、ピンチローラがキャプスタンモータのキャプス
タン軸に圧接されてから始まり、このとき、キャプスタ
ンモータの負荷が変動して大きくなる。

そして、負荷変動にもとづき、キャプスタンモータの回
転速度が低下変動してテープ走行が不安定になり、おく
に、キャプスタンモータの回転力をベルトなどを介して
リール台に伝達し、キャプスタンモータをリールモータ
に兼用する溝成の場合、回転速度の低下変動が大きくな
ってキャプスタンモータが再びサーボ制御の引込み範囲
外の状態に戻り、このとき、速度９位相の両頂差信号に
よってモーターが駆動されていると、キャプスタンモー
タの再引込みが困難になるとともに、場合によっては引
込みが行えなくなってサーボ制御の不能状態１ζなる問
題点がある。

本発明は、速度誤差信号を定常速度偏差に応じた信号で
バイアス補正し、起動の際のキャプスタンモータの回転
速度を目標速度に十分に近づけるようにするとともに、
ピンチローラの圧接にもとづく回転速度の変動を位相制
御の開始前に吸収補正して確実にサーボ制御が行えるよ
うにしたキャプスタンサーボ回路を提供することを目的
とする。

〔課題を確決するための手段〕

前記目的を達成するための手段を以下に説明する。

本発明は、記録時及び再生時に、キャプスタンモータの
回転速度９位相の誤差検出にもとづき速度誤差信号９位
相誤差信号を形成するとともに、該両誤差信号を前記モ
ータの駆動回路に供給し、前記モータをサーボ駆動する
キャプスタンサーボ回路において、 前記モータの回転速度に比例して周波数変化する速度検
出信号の周期をくり返し計測する周期計測手段と、 前記計測手段の計測周期と設定された目標周期との差値
を加算積分する加算演算手段と、前記検出信号の周期で
前記演算手段の積分値をくり返し取込むとともに取込ん
だ積分値の信号を前記速度誤差信号に加算合成される定
常速度偏差の補正信号として出力するラッチ手段と、前
記差値が所定値以下になったときに前記ラッチ手段の取
込み禁止用の補正更新停止信号を出力する取込み制御手
段と、 記録又は再生の開始にもとづきピンチローラの前記モー
タのキャプスタン軸への圧接が完了するまで前記停止信
号の前記ラッチ手段への供給を禁止するゲート手段と、 前記停止信号によって前記ラッチ手段の取込みが禁止さ
れるまで前記位相誤差信号の前記駆動回路への供給を禁
止する起動制御スイッチ手段とを備えるという技術的手
段を講じている。

〔作用〕

したがって、キャプスタンモータが起動されるときＥζ
は、起動制御スイッチ手段によって位相誤差信号の供給
が禁止され、速度誤差信号と定常速度偏差の補正信号と
１こより、キャプスタンモータが速度制御のみｌζよっ
て駆動される。

このとき、加算演算手段の加算積分とラッチ手段の積分
値の取込みのくり返しにもとづき、補正信号を形成する
ラッチ手段の積分信号は、キャプスタンモータの回転速
度がサーボ制御の目標速度に近づくにしたがって、定常
速度偏差を吸収する一定値に収束し、速度誤差信号に加
算合成された補正信号の補正バイアスにもとづき、モー
タ特性のばらつきなどによらず、キャプスタンモータの
回転速度が迅速かつ確実に目標速度に引込まれ、はぼ目
標速度で安定に回転し始める。

さらに、記録又は再生の開始にもとづき、ピンチローラ
がキャプスタン軸に圧接されて負荷変動が生じ、キャプ
スタンモータの回転速度が低下変動しても、位相誤差信
号の供給が禁止されているため、速度誤差信号と補正信
号とにもとづく速度制御により、再び回転速度が目標速
度に迅速に引込まれ、ピンチローラの圧接ｌζよる速度
変動が位相制御の開始前に吸収されて補正される。

そして、ピンチローラの圧接が完了した後、速度検出信
号の計測周期と目標周期との差値が所定値以下になり、
補正信号が再び一定値に収束して回転速度が目標速度に
引込まれることにより、ゲート手段の禁止動作にもとづ
き、ラッチ手段の取込みが禁止されて補正信号の更新が
停止されるとともに、起動制御スイッチ手段の禁止が解
除され、位相誤差信号にもとづく位相制御が開始され、
速度制御と位相制御とによってキャプスタンモータがサ
ーボ駆動される。

〔実施例〕

つぎに、本発明を、その１実施例を示した第１図ととも
に詳細に説明する。

第１図はＲ−ＤＡＴに適用した場合を示し、同図ｆζお
いて、（υは速度検出入力端子であり、キャプスタンモ
ータ（２）の速度検出用のＦＧ（図示せず）の出力パル
ス信号、すなわちモータ（２）の回転速度に比例して周
波数変化するＦＧ倍信号速度検出信号として入力される
。

（３）は記録位相検出入力端子であり、記録時に、モー
タ（２）の位相検出用のＰＧ　（図示せず）の出力パル
ス信号、すなわちモータ（２）の回転位相に比例して位
相変化するＰＧ傷信号位相検出信号として入力される。

（４）は再生位相検出入力端子であり、再生時に、テー
プ再生によって得られた再生ＡＴＦ信号が位相検出信号
として入力される。

（５）は入力端子（１）のＦＧ倍信号入力されるＦＧ周
期測定回路であり、ＦＧ倍信号パルスエツジでリセット
トリガされるカウンタなどを用いて形成され、ＦＧ倍信
号周期をくり返しデジタル計測して各１周期の計測周期
のデータを測定値データＴとして出力する。

（６）は測定回路（５）を介したＦＧ倍信号入力される
速度サーボ部であり、ＦＣ信号の周期検出によってモー
タ（２）の速度誤差を検出し、速度誤差に比例したレベ
ルの速度誤差信号を出力する。

（７）は入力端子（８）の記録、再生のモード切換信号
によって記録接点（ｒｅｃ）　、再生接点（ｐｚｙ）に
切換えられる位相検出の切換スイッチであり、記録時に
は接点（ｒｅｃ）に入力された入力端子（３）のＰＧ傷
信号出力し、再生時には接点（ｐｔｙ）に入力された入
力端子（４）の再生ＡＴＦ信号を出力する。

（９）はスイッチ（７）の出力信号が入力される位相サ
ーボ部であり、入力されたＰＧ傷信号間隔、再生ＡＴＦ
ｆｉ号のレベル比較によってモータ（２）の位相誤差を
検出し、位相誤差に比例したレベルの位相誤差信号を出
力する。

αＱは不揮発性メモリからなる目標値メモリであり、サ
ーボ制御の引込み範囲の中心周期として設定されたＦＧ
倍信号目標周期のデータが、目標値データＴＯとして設
定されている。αυは測定回路（５）の測定値データＴ
とメモリ＜ＩＱの目標値データＴｏとの差を演算する減
算器であり、差値のデータΔＴを出力する。（２）はメ
モリαｑ、減算器αυとともに加算演算手段を形成する
加算器であり、後述のラッチ回路の出力データに減算器
αυの差値のデータΔＴを加算して差値のデータΔＴを
加算積分し、ΣΔＴの積分値のデータを出力する。

α３はクロック端子（ｃｋ）の立上り又は立下りのパル
スエツジ毎に加算器（２）の積分値のデータを取込むラ
ッチ回路であり、取込んだ積分値のデータを出力する。

α荀はハイレベルの停止モード信号が入力される入力端
子であり、Ｒ−ＤＡＴの停止モードの間ｌζ、ラッチ回
路時のリセット端子（ｒｓｔ）　Ｉζ停止モード信号を
供給してラッチ回路（至）の出力データを初期値（中心
値）０にリセットクリアする。

０５はラッチ回路αＪとともにラッチ手段を形成するＡ
／Ｄ変換器であり、ランチ回路（至）の出力データをア
ナログ変換し、積分値のデータに比例したレベルの信号
を、サーボ部（６）の速度誤差信号に加算合成されるモ
ータ（２）の定常速度偏差の補正信号として出力する。

αＱは入力端子（１）のＦＧ倍信号加算器（至）の加算
積分に要する所定時間だけ遅延する遅延回路であり、遅
延されたＦＧ倍信号アンドゲートαηを介してラッチ回
路（至）のクロック端子（ｃｋ）に出方する。（至）は
取込み制御手段を形成する補正完了の判定回路であり、
減算器ａυから出力された差値のデータΔＴと、設定さ
れた判定基準用の所定値のデータΔＴｏとを比較し、Δ
Ｔ≦ΔＴＯになるときに、ハイレベルの判定信号を取込
み禁止用の補正更新停止信号として出力する。

α１はリセット優先型のフリップフロップであり、リセ
ット端子（ｒ）がハイレベルになるリセット期間に反転
出力端子（Ｑ）からアンドゲート０ηにハイレベルのオ
ン信号を出力し、リセット端子（ｒ）がａ　−レベルに
なるリセット解除期間に判定回路Ｑ８）の出力信号によ
ってセットされ、出方端子（昂からアンドゲートａηに
ローレベルに反転した補正更新停止信号を出力する。

（１）は圧接検出入力端子であり、記録、再生の開始に
もとづきピンチローラ（図示せず）のモータ（２）のキ
ャプスタン軸への圧接が完了したときにローレベルに反
転する圧接検出信号が入力される。

？υはアンドゲートαη、フリップフロップα１ととも
にゲート手段を形成するオアゲートであり、入力端子α
４の停止モード信号と入力端子（ホ）の圧接検出信号と
が入力され、出力信号をフリップフロップＯＩのリセッ
ト端子（ｒ）に出力する。

四はサーボ部（９）の出力制御スイッチであり、起動制
御スイッチ手段を形成し、フリップフロップＯＩの反転
出力端子（ｑ）の出力信号のハイレベル、ローレベルに
よってオフ、オンし、アンドゲートαηがオフするまで
位相誤差信号の出力を禁止する。

＠はモータ（２）の駆動回路であり、サーボ部（６）の
速度誤差信号、スイッチ（２）を介したサーボ部（９）
の位相誤差信号及び変換器α９の出力信号が加算合成さ
れて入力されるとともに、入力信号のレベルに比例して
モータ（２）の駆動電流を制御する。

そして、測定回路（５）、メモリαｑ、減算ＷＱＩ）、
加算器（６）、ラッチ回路α鴫、変換器（２）、遅延回
路αＱ。

判定回路（至）及びフリップフロップ０燵、ゲートαη
。

Ｌ２１）により、モータ（２）の定言速度偏差補正用の
速度積分サーボ部が形成され、従来からのサーボ部（６
）、（９）に速度積分サーボ部を付加してキャプスタン
サーボ回路が形成されている。

なお、入力端子（ｓ）　＊　０４　ｍ翰の各信号は、Ｒ
−ＤＡＴの動作制御用のシステムコントローラ部（図示
せず）から出力される。

そして、釦操作などにもとづき記録又は再生が指令され
ると、駆動回路（財）の給電が開始されてモータ（２）
が起動され始める。

このとき、停止モードから記録又は再生へのモード切換
えにもとづき、停止モード信号が遮断されて入力端子Ｑ
４がローレベルになるとともに、スイッチ（８）が接点
（ｒｅｃ）　＊　（１”Ｖ）のいずれかに切換わる。

ところで、入力端子ｑ４がローレベルになっても、ピン
チローラが圧接されるまでは入力端子（１）にハイレベ
ルの信号が入力され続けるため、オアゲート（ロ）のハ
イレベルの出力信号によって７リツプフロツプＯ’Ｊが
リセット保持されるとともに、出力端子（ｑ）のハイレ
ベルの出力信号によってスイッチ■がオフに保持される
。

そして、モータ（２）の回転検出にもとづｉ　、ＦＧ倍
信号入力端子（１］から測定回路（５）に入力され、測
定回路（５）から減算器αυにＦＧ倍信号各１周期のデ
ータＴが出力されるとともに、測定回路（５）を介した
ＦＧ倍信号もとづき、サーボ部（６）からモータ（２）
の速度誤差信号が出力される。

ところで起動初期にはサーボ制御の引込み範囲から大き
くずれているため、サーボ部（６）の速度誤差信号は最
大レベルの信号となる。

そして、最大レベルの速度誤差信号にもとづき、モータ
（２）の回転が急峻に立上り始める。

また、減算器０Ｄの減算にもとづき、加算器（２）及び
判定回路α煙に正、負の符号を含むデータＴ、Ｔ。

の差値のデータが出力される。

そして、加算器（２）により、入力されたデータΔＴと
ラッチ回路口の出力データとが加算され、加算器＠から
ラッチ回路（至）に、各１周期のΔＴの加算積分値のデ
ータが出力される。

また、判定回路（至）により、入力されたデータΔＴと
設定されたデータΔＴＯとが比較され、起動初期にはデ
ータΔＴがデータΔＴＯより大きいため、判定回路（至
）の出力信号がローレベルに保持される。

そして、判定回路（至）のローレベルの出力信号にもと
づき、フリップフロップａ・がリセット保持されてアン
ドゲートａηがオンに保持される。

一方、入力端子（１）のＦＧ倍信号遅延回路ａ０に入力
され、各１周期の加算積分値のデータが加算器（２）か
ら出力されるタイミングで、遅延回路αＱからアンドゲ
ートαηに遅延されたＦＧ倍信号出力される。

そして、アンドゲートσηのオンにもとづき、アンドゲ
ートαηを介したＦＧ倍信号ラッチ回路（至）のクロッ
ク端子（ｃｋ）に入力され、ＦＧ倍信号周期で加算器（
ロ）の加算積分値のデータがラッチ回路σ３に取込まれ
て加算器（ロ）、変換器α９に出力される。

さらに、変換器ａ９のアナログ変換により、変換器（至
）からは、ラッチ回路α３の出力データに比例したレベ
ルの信号が出力される。

そして、スイッチ＠がオンされるまでは、サーボ部（６
）の速度誤差信号と変換器ａ９の出力信号とを加算合成
した信号が駆動回路（至）に入力され、速度誤差信号を
変換器０９の出力信号で補正バイアスした信号にもとづ
く速度制御のみにより、モータ（２）がサーボ制御の引
込み範囲内の回転速度に引込まれる。

このとき、モータ（２）の回転速度が前記目標周期に相
当する目標速度に近づくにしたがってデータＴ、ΔＴが
小さくなるととも１ζ、加算器（財）の加算積分値のデ
ータがモータ特性のばらつきなどにもとづくモータ（２
）の定常速度偏差を吸収する一定の補正値ｌζ収束し始
める。

そして、モータ（２）の回転速度が目標速度に十分近く
なり、ΔＴ≦ΔＴＯに達すると、判定回路（至）からフ
リップフロップα９に補正更新停止信号が出力される。

このとき、モータ（２）の特性のばらつきなどにもとづ
き、モータ（２）の動作点が規定より大きくずれて定常
速度偏差が大きくても、ラッチ回路Ｑ３の出力データに
もとづく変換器（至）の出力信号の補正バイアスにより
、定常速度偏差が吸収補正されて除去され、モータ（２
）の回転速度が目標速度ｆζ十分に近づく。

そのため、位相制御の引込み範囲が狭くなる再生時にも
、位相誤差信号による位相制御が開始される前に、モー
タ（２）が確実に位相制御が行えるサーボ制御の引込み
範囲内に引込まれる。

ところで、判定回路（至）から補正更新停止信号が出力
されたときにオアゲート（ハ）の出力信号がローレベル
になってフリップフロップＱ’Ｊのリセットが解除され
ていれば、判定回路（至）の補正更新停止信号ｌζよっ
てフリップフロップα嗜が直ちにセットされ、アンドゲ
ートαηがオフしてラッチ回路σ４の取込みが停止され
る。

そして、記録又は再生の開始によってピンチローラがキ
ャプスタン軸に圧接されると、負荷変動によってモータ
（２）の回転速度が低下変動する。

このとき、モータ（２）をリールモータに兼用する構成
であれば、負荷変動による速度低下が大きく、再びサー
ボ制御の引込み範囲外の状態に戻る。

一方、フリップフロップαりがセットされると、スイッ
チ四がオンしてサーボ部（９）の位相誤差信号も加算合
成されて駆動回路（ハ）に供給され、速度。

位相の両頂差信号ｌζもとづいてモータ（２）がサーボ
駆動される。

そのため、判定回路（至）の補正更新停止信号によって
フリップフロップα１が直ちにセットされると、ピンチ
ローラの圧接によってモータ（２）の回転速度が低下変
動したときに、速度２位相の両頂差信号が大きく変動し
、サーボ制御の引込みに長時間を要し、テープ走行が非
常に不安定になるとともに、とくに、前述の兼用する構
成の場合は、引込みが困難になってサーボ制御の不能状
態になる恐れがある。

そこで、ピンチローラの圧接が完了するまでは、入力端
子−のハイレベルによってフリップフロップ０りがリセ
ット保持され、判定回路（至）の補正更新停止信号によ
るフリップフロップａ傷のセットが禁止され、ラッチ回
路側が加算器＠の加算積分値のデータの取込みをくり返
すとともに、フリップフロップ０りのリセット保持によ
ってスイッチ幸がオフに保持され、サーボ部（９）の位
相誤差信号の供給も禁止され続ける。

そして、記録又は再生の開始ｌζもとづきピンチローラ
がキャプスタン軸に圧接され、負荷変動によってモータ
（２）の回転速度が低下し始めると、ＦＧ倍信号周期変
動にもとづき、サーボ部（６）の速度誤差信号と変換器
α９の出力信号とにより、速度制御のみｌζよってモー
タ（２）が再び目標速度ｌζ引込まれる。

このとき、モータ（２）の速度低下が大きく、引込み範
囲外の状態に戻っても、起動時と同様にして迅速かつ確
実にモータ（２）の回転速度が目標速度に引込まれ、テ
ープ走行の変動が著しく抑制される。

そして、ピンチローラの圧接が完了すると、入力端子（
１）にローレベルの圧接検出信号が入力され、オアゲー
トＱｐの出力信号がローレベルになってフリップフロッ
プａ１のリセット保持が確論される。

さらに、モータ（２）の回転速度が目標速度ｉζ十分に
近づくと、判定回路（至）から再に補正更新停止信号が
出力される。

したがって、フリップフロップ０９は、ピンチローラの
圧接完了後の補正更新停止信号によってセツトされる。

そして、フリップフロップα傷の出力端子（ｑ）からア
ンドゲートａηにローレベルに反転された補正更新停止
信号が供給され、アンドゲートαηがオフし、ラッチ回
路ｑ３の取込みが停止され、ラッチ回路αＪの出力デー
タが固定されて変換器α９の出力信号のレベルが一定に
なる。

また、フリップフロップＱ’Ｊの出力端子（ｑ）のロー
レベルの出力信号によってスイッチ（至）がオンし、サ
ーボ部（９）の位相誤差信号がサーボ′部（６）の速度
誤差信号、変換器α９の出力信号に加算合成されて駆動
回路＠に供給される。

そのため、ピンチローラの圧接が完了した後。

すなわち圧接による速度変動が吸収補正された後に、速
度９位相の両誤差信号によってモータ（２）がサーボ駆
動され、このとき、変換器α９の出力信号にもとづく定
常速度偏差の補正バイアスにより、再生時であっても確
実に位相制御が行え、良好なトラッキング制御でテープ
再生が行われる。

なお、記録時にはスイッチ（８）を介したＰＧ倍信号各
１周期の間隔と設定されたサーボ制御の目標位相の間隔
との差にもとづき、サーボ部（９）によって位相誤差が
検出され、位相誤差に比例した位相誤差信号が形成され
る。

また、再生時にはスイッチ（８）を介した再生ＡＴＦ信
号のレベル差演算にもとづき、サーボ部（９）によって
位相誤差が検出され、位相誤差、すなわちトラッキング
ずれに比例した位相誤差信号が形成される。

ところで、サーボ部（６）　、　（９）は構成の簡素化
及び制御精度の向上を図るため、多くの場合、デジタル
サーボ用集積回路を用いたハード回路あるいはマイクロ
プロセッサを用いたソフト回路により、いわゆるデジタ
ルサーボを行なうように形成される。

そして、速度積分サーボ部もデジタル回路で構成される
ため、全回路のデジタル化が図れ、しかも、サーボ部（
６１１（７）がマイクロプロセッサを用いたソフト回路
で形成されるときＩζは、該マイクロプロセッサを用い
て速度積分サーボ部もソフト回路で形成することにより
、サーボ部（６）　、　（７）を備えた従来の回路とほ
ぼ同一の部品数で形成することができる。

なお、前記実施例ではＲ−ＤＡＴに適用して説明したが
、ＶＨ５，β方式のビデオテープレコーダ。

８ミリビデオテープレコーダなどの回転ヘッド式の種々
のテープレコーダに適用できるのは勿論で以上のように
、本発明のキャプスタンサーボ回路によると、記録又は
再生を行うためにキャプスタンモータを起動する際に位
相誤差信号の供給が禁止され、速度誤差信号と定常速度
偏差の補正信号とにより、キャプスタンモータが速度制
御のみによって駆動され、このとき、加算演算手段の加
算情分とラッチ手段の積分値の取込みのくり返し１ζも
とづき、補正信号を形成するランチ手段の積分信号が、
キャプスタンモータの回転速度がサーボ制御の目標速度
に近づくにしたがって、定常速度偏差を吸収する一定値
に収束し、速度誤差信号に加算合成された補正信号の補
正バイアスにもとづき、モータ特性のばらつきなどによ
らず、キャプスタンモータの回転速度が迅速かつ確実に
目標速度に引込まれ、はぼ目標速度で安定に回転し始め
る。

さらに、記録又は再生の開始にもとづき、ピンチローラ
がキャプスタン軸に圧接されて負荷変動が生じ、キャプ
スタンモータの回転速度が低下変動しても、位相誤差信
号の供給が禁止されているため、速度誤差信号と補正信
号とにもとづく速度制御により、再び回転速度が目標速
度に迅速に引込まれ、ピンチローラの圧接による速度変
動が位相制御の開始前に吸収されて補正される。

そして、ピンチローラの圧接が完了した後、速度検出信
号の計測周期と目標周期との差値が所定値以下になり、
補正信号が再び一定値に収束して回転速度が目標速度に
引込まれることにより、ゲート手段の禁止動作にもとづ
き、ラッチ手段の取込みが禁止されて補正信号の更新が
停止されるとともに、起動制御スイクチ手段の禁止が解
除され、位相誤差信号にもとづく位相制御が開始され、
速度制御と位相制御とによってキャプスタンモータがサ
ーボ駆動される。

したがって、モータ特性のばらつきなどにもとづくキャ
プスタンモータの定常速度偏差が補正信号によって補正
され、キャプスタンモータの回転速度が位相制御の開始
前にサーボ制御の目標速度に確実に引込まれ、サーボ制
御の引込み範囲が狭い再生時にも、確実にサーボ制御が
行える。

しかも、ピンチローラの圧接にもとづく速度変動が吸収
補正されて再び目標速度に引込まれた後に、位相誤差信
号にもとづく位相制御が開始され、ピンチローラの圧接
によってサーボ制御の引込み範囲外にずれた状態になっ
ても、迅速かつ確実に再び引込み範囲に引込まれてキャ
プスタンモータがサーボ駆動され、良好なサーボ制御で
記録。

再生を行うことができる。

【図面の簡単な説明】

第１図は本発明のキャプスタンサーボ回路の１実施例の
ブロック図である。 （２）・・・キャプスタンモータ、（５）・・・ＦＧ周
期測定回路、（６）・・・速度サーボ部、（９）・・・
位相サーボ部、ａＱ・・・目標値メモリ、ａｐ・・・減
算器、（２）・・・加算器、（至）・・・ラッチ回路、
（イ）・・・Ａ／Ｄ変換器、０Ｑ・・・遅延回路、Ｑ７
）・・・アンドゲート、（至）・・・判定回路、Ｑ呻・
・・フリップフロップ、（２）・・・オアゲート、（２
）・・・出力制御スイッチ、（財）・・・駆動回路。

Claims (1)

1. 【特許請求の範囲】 １　記録時及び再生時に、キャプスタンモータの回転速
   度、位相の誤差検出にもとづき速度誤差信号、位相誤差
   信号を形成するとともに、該両誤差信号を前記モータの
   駆動回路に供給し、前記モータをサーボ駆動するキャプ
   スタンサーボ回路において、 前記モータの回転速度に比例して周波数変化する速度検
   出信号の周期をくり返し計測する周期計測手段と、 前記計測手段の計測周期と設定された目標周期との差値
   を加算積分する加算演算手段と、前記検出信号の周期で
   前記演算手段の積分値をくり返し取込むとともに取込ん
   だ積分値の信号を前記速度誤差信号に加算合成される定
   常速度偏差の補正信号として出力するラッチ手段と、 前記差値が所定値以下になつたときに前記ラッチ手段の
   取込み禁止用の補正更新停止信号を出力する取込み制御
   手段と、 記録又は再生の開始にもとづきピンチローラの前記モー
   タのキャプスタン軸への圧接が完了するまで前記停止信
   号の前記ラッチ手段への供給を禁止するゲート手段と、 前記停止信号によつて前記ラッチ手段の取込みが禁止さ
   れるまで前記位相誤差信号の前記駆動回路への供給を禁
   止する起動制御スイッチ手段とを備えたことを特徴とす
   るキャプスタンサーボ回路。