JPH01298722A - 半導体装置のパタン形成方法 - Google Patents
半導体装置のパタン形成方法Info
- Publication number
- JPH01298722A JPH01298722A JP12980388A JP12980388A JPH01298722A JP H01298722 A JPH01298722 A JP H01298722A JP 12980388 A JP12980388 A JP 12980388A JP 12980388 A JP12980388 A JP 12980388A JP H01298722 A JPH01298722 A JP H01298722A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- polysilicons
- dummy
- semiconductor device
- effective inner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000007261 regionalization Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 2
- 230000004083 survival effect Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- 239000004411 aluminium Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 239000012808 vapor phase Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のパタン形成方法に関する。
、 〔従来の技術〕
半導体集積回路装置は数多くの回数のフォトリングラフ
により各種の膜をパターン形成してでき上がる。この各
種の膜をフォトリングラフによってパターン形成する時
、パターン回路に必要とするもののみを形成していた。
により各種の膜をパターン形成してでき上がる。この各
種の膜をフォトリングラフによってパターン形成する時
、パターン回路に必要とするもののみを形成していた。
従って通常の場合、集積回路装置チップの周辺部はパタ
ーンが少ないことが多い。
ーンが少ないことが多い。
例えば２次元ＣＯＤの場合、第３図（ｂ）のＩＣチップ
２８の周辺部と有効内部パタン２９とにまたがる領域に
関する円内３０の部分を拡大図にすると第３図（ａ）に
示すようになっている。このように半導体装置が機能を
果すのに必要なパタンのみをレイアウトし不必要なパタ
ンはレイアウトしなかった。このパターンをフォトレジ
スト工程を用いて湿式エツチングにより形成していた。
２８の周辺部と有効内部パタン２９とにまたがる領域に
関する円内３０の部分を拡大図にすると第３図（ａ）に
示すようになっている。このように半導体装置が機能を
果すのに必要なパタンのみをレイアウトし不必要なパタ
ンはレイアウトしなかった。このパターンをフォトレジ
スト工程を用いて湿式エツチングにより形成していた。
最近、パタンの微細化にともなって工、チング方法が湿
式エツチングから気相エツチングへと変化してきた。湿
式エツチングにおいては、フォトレジストによって定め
られたパタンかどのように分布していようともエツチン
グはほぼ均一に進行し、はぼ等しい断面形状をもって形
成された。−方、気相エツチングにおいては、エツチン
グすべき面積すなわち除去面積が多い領域はエツチング
の進みが遅く、逆の場合、すなわち配線等残存部が多い
゛場合は速い。これは気相エツチングにおいては、エツ
チング面積が大きいところではエツチング面積の小さい
ところよりもエツチングガス種の置換補給が送れ、その
差がエツチング速度の違いとなると考えられている。
式エツチングから気相エツチングへと変化してきた。湿
式エツチングにおいては、フォトレジストによって定め
られたパタンかどのように分布していようともエツチン
グはほぼ均一に進行し、はぼ等しい断面形状をもって形
成された。−方、気相エツチングにおいては、エツチン
グすべき面積すなわち除去面積が多い領域はエツチング
の進みが遅く、逆の場合、すなわち配線等残存部が多い
゛場合は速い。これは気相エツチングにおいては、エツ
チング面積が大きいところではエツチング面積の小さい
ところよりもエツチングガス種の置換補給が送れ、その
差がエツチング速度の違いとなると考えられている。
例えば第３図に示す従来例の半導体装置で拡散パタン２
１の上部に設けられた第１層ポリシリコン２３と第２層
ポリシリコン２２において、チップの最外周部すなわち
コンタクト２５が存在している近辺の気相エツチングレ
イトは遅く、内部パタン（第３図（ａ）においてはコン
タクト２５が存在する部分より上部および図示していな
いさらにチップの内部）においては最外周部に比べて速
くなる。従って、有効内部パタンの周辺に同−膜からな
るパタンか存在しない場合は有効内部パタンの最外周部
（第３図（ａ）では周辺領域にある有効内部アルミパタ
ン２４上付近のコンタクト２５あたり）とその内部とで
は１エツチングレートが異なり、最外周部が完全にパタ
ニングされた時は、内部パタンにオーバーエッチ現象が
発生し、均一なエツチングができない。一方向部パタン
を正常にエツチングした時点で停止した場合は、最外周
部にはパタン残りが生ずるという欠点があった。
１の上部に設けられた第１層ポリシリコン２３と第２層
ポリシリコン２２において、チップの最外周部すなわち
コンタクト２５が存在している近辺の気相エツチングレ
イトは遅く、内部パタン（第３図（ａ）においてはコン
タクト２５が存在する部分より上部および図示していな
いさらにチップの内部）においては最外周部に比べて速
くなる。従って、有効内部パタンの周辺に同−膜からな
るパタンか存在しない場合は有効内部パタンの最外周部
（第３図（ａ）では周辺領域にある有効内部アルミパタ
ン２４上付近のコンタクト２５あたり）とその内部とで
は１エツチングレートが異なり、最外周部が完全にパタ
ニングされた時は、内部パタンにオーバーエッチ現象が
発生し、均一なエツチングができない。一方向部パタン
を正常にエツチングした時点で停止した場合は、最外周
部にはパタン残りが生ずるという欠点があった。
本発明の半導体装置のパタン形成方法は半導体基板上に
膜を形成し、前記膜を選択的にエツチング除去して必要
な内部パタン領域を形成する際、前記内部パタン領域の
外周部に前記内部パタンとほぼ同じ残存率を有するダミ
ーパタン領域を同時に形成することである。
膜を形成し、前記膜を選択的にエツチング除去して必要
な内部パタン領域を形成する際、前記内部パタン領域の
外周部に前記内部パタンとほぼ同じ残存率を有するダミ
ーパタン領域を同時に形成することである。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１実施例の平面図であり、これは第
３図に示す従来例の有効内部レイアウト領域の外周部に
ダミー領域を設置したものである。
３図に示す従来例の有効内部レイアウト領域の外周部に
ダミー領域を設置したものである。
本実施例においては特にポリシリコンのパタン形成方法
に関して本発明を適用している。第１図において拡散パ
タン１の上部に有効内部パタンとして第１ポリシリコン
３を幅５μｍ２間隔２μｍ（残存領域率約７０％）でく
り返したものと、第２ポリシリコン２を幅３．５μｍ２
間隔３．５μｍ（残存領域率５０％）でくり返したもの
がレイアウトされている。さらに周辺部のアルミ配線４
の下にダミーの第１ポリシリコンロを幅５μｍ２間隔２
μｍすなわち残存領域率約７０％で設置した。
に関して本発明を適用している。第１図において拡散パ
タン１の上部に有効内部パタンとして第１ポリシリコン
３を幅５μｍ２間隔２μｍ（残存領域率約７０％）でく
り返したものと、第２ポリシリコン２を幅３．５μｍ２
間隔３．５μｍ（残存領域率５０％）でくり返したもの
がレイアウトされている。さらに周辺部のアルミ配線４
の下にダミーの第１ポリシリコンロを幅５μｍ２間隔２
μｍすなわち残存領域率約７０％で設置した。
これによって第１ポリシリコン３を気相エツチングする
時、同時にダミー第１ポリシリコンロもエツチングされ
るので第１ポリシリコン３はコンタクト５付近を含めど
の領域部分も均一にエツチングされる。またダミーの第
２ポリシリコン７を幅３．５μｍ１間隔３．５μｍすな
わち残存領域率約５０％で新たに設置した。これによっ
て第２ポリシリコン２も第１ポリシリコン３と同様に均
一にエツチングされる。従って本実施例においては有効
アルミ配線４の下を利用しており、ベレット面積の増大
等のデメリットはない。
時、同時にダミー第１ポリシリコンロもエツチングされ
るので第１ポリシリコン３はコンタクト５付近を含めど
の領域部分も均一にエツチングされる。またダミーの第
２ポリシリコン７を幅３．５μｍ１間隔３．５μｍすな
わち残存領域率約５０％で新たに設置した。これによっ
て第２ポリシリコン２も第１ポリシリコン３と同様に均
一にエツチングされる。従って本実施例においては有効
アルミ配線４の下を利用しており、ベレット面積の増大
等のデメリットはない。
第２図は本発明の第２実施例でアルミ配線に適用した事
例である。有効内部アルミパタン３４の周辺にダミーパ
タン３８を有効内部アルミパタン３４とほぼ同一形状で
設置している。これにより有効内部アルミパタン３４の
気相エツチングはほぼ均一になされる。本実施例におい
ても有効内部第１ポリシリコン３３．有効内部第２ポリ
シリコン３２上も有効に利用している。
例である。有効内部アルミパタン３４の周辺にダミーパ
タン３８を有効内部アルミパタン３４とほぼ同一形状で
設置している。これにより有効内部アルミパタン３４の
気相エツチングはほぼ均一になされる。本実施例におい
ても有効内部第１ポリシリコン３３．有効内部第２ポリ
シリコン３２上も有効に利用している。
以上説明してきたように本発明は、半導体装置の有効内
部パタンに隣接して、その外周部に有効内部パタンとほ
ぼ等しい残存領域率からなるダミーパタンを配置するこ
とにより有効内部パタン全域にわたって均一なエツチン
グレイトが得られるという効果がある。本発明において
はポリシリコン、アルミを例示したが、その他シリサイ
ド等、気相エツチングによりパタンを形成するものに対
して有効であることは言うまでもない。
部パタンに隣接して、その外周部に有効内部パタンとほ
ぼ等しい残存領域率からなるダミーパタンを配置するこ
とにより有効内部パタン全域にわたって均一なエツチン
グレイトが得られるという効果がある。本発明において
はポリシリコン、アルミを例示したが、その他シリサイ
ド等、気相エツチングによりパタンを形成するものに対
して有効であることは言うまでもない。
第１図は本発明の第１実施例の平面図、第２図は本発明
の第２実施例の平面図、第３図（ａ）、 （ｂ）は従来
例の各平面図である。 １．２１・・・・・・拡散パタン、２，２２，３２・・
・・・・有効内部第２ポリシリコン、３，２３．３３・
・・・・・有効内部第１ポリシリコン、４，２４．３４
・・・・・・有効内部アルミパタン、５．２５・・・・
・・コンタクト、６・・・・・・ダミー第１ポリシリコ
ン、７・・・・・・ダミー第２ポリシリコン、２８・・
・・・・半導体装置、２９・・・・・・有効内部パタン
、３０・・・・・・半導体装置の一部領域ヲ示ス円、３
８・・・・・・ダミーアルミ。 代理人 弁理士 内 原 音 茅 ＩＩ！ｒ 第 ２ 可
の第２実施例の平面図、第３図（ａ）、 （ｂ）は従来
例の各平面図である。 １．２１・・・・・・拡散パタン、２，２２，３２・・
・・・・有効内部第２ポリシリコン、３，２３．３３・
・・・・・有効内部第１ポリシリコン、４，２４．３４
・・・・・・有効内部アルミパタン、５．２５・・・・
・・コンタクト、６・・・・・・ダミー第１ポリシリコ
ン、７・・・・・・ダミー第２ポリシリコン、２８・・
・・・・半導体装置、２９・・・・・・有効内部パタン
、３０・・・・・・半導体装置の一部領域ヲ示ス円、３
８・・・・・・ダミーアルミ。 代理人 弁理士 内 原 音 茅 ＩＩ！ｒ 第 ２ 可
Claims (1)
- 半導体基板上に膜を形成し、前記膜を選択的にエッチ
ング除去して必要な内部パタン領域を形成する際、前記
内部パタン領域の外周部に前記内部パタンとほぼ同じ残
存率を有するダミーパタン領域を同時に形成することを
特徴とする半導体装置のパタン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980388A JPH01298722A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置のパタン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980388A JPH01298722A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置のパタン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298722A true JPH01298722A (ja) | 1989-12-01 |
Family
ID=15018614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12980388A Pending JPH01298722A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置のパタン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
-
1988
- 1988-05-26 JP JP12980388A patent/JPH01298722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| KR0121559B1 (ko) | 반도체 제조 방법 | |
| JPH02177558A (ja) | 半導体集積回路装置 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR950010857B1 (ko) | 배선 패턴 형성방법 | |
| CN112768351B (zh) | 一种图形形成方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2524333B2 (ja) | 半導体装置 | |
| KR950015617A (ko) | 반도체소자의 미세패턴 제조방법 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| KR970000693B1 (ko) | 반도체 소자의 오버랩 여유 확보방법 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR940016731A (ko) | 반도체 장치의 더블 금속배선 형성 방법 | |
| KR970051897A (ko) | 반도체장치의 제조방법 | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| JPH0555210A (ja) | 半導体装置 | |
| JPS63244648A (ja) | 半導体装置の製造方法 | |
| KR980003891A (ko) | 노광용 정렬 키 제조방법 | |
| JPH04287347A (ja) | 半導体素子の接続装置及び其の製造方法 | |
| KR19980038060A (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR980005323A (ko) | 반도체 소자의 스티칭(Stitching) 공정방법 | |
| JPH03211858A (ja) | 半導体装置 |