JPH01298765A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH01298765A
JPH01298765A JP63129832A JP12983288A JPH01298765A JP H01298765 A JPH01298765 A JP H01298765A JP 63129832 A JP63129832 A JP 63129832A JP 12983288 A JP12983288 A JP 12983288A JP H01298765 A JPH01298765 A JP H01298765A
Authority
JP
Japan
Prior art keywords
film
melting point
point metal
high melting
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63129832A
Other languages
English (en)
Inventor
Kenji Nishida
健治 西田
Noriaki Sato
佐藤　典章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63129832A priority Critical patent/JPH01298765A/ja
Priority to KR1019890007090A priority patent/KR920004089B1/ko
Priority to EP19890109461 priority patent/EP0343667A3/en
Publication of JPH01298765A publication Critical patent/JPH01298765A/ja
Priority to US08/115,242 priority patent/US5384485A/en
Priority to US08/315,576 priority patent/US5512516A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体′！Ｊ置、特に微細化、高集積化するバイポーラ
トランジスタやＭＯＳトランジスタ等の引出電極に関し
、 低コンタクト抵抗化をするシリサイド膜の這い上がり特
性を適材適所に利用し、併せて金属配線や拡散バリア膜
のステンブカバレージを良好にし、かつ高信頼度の′Ｔ
Ｌｆｆｉを得ることを目的とし、第１の装置を゛１１導
体基板上のＰ！、縁周に形成された開口部を介して、該
半導体基板に形成された導電層と、導体材料とを接続す
る引出電極を備えた゛ト導体装置の前記開口部において
、 前記導ＴｒＬＪ！！ｊと、導電材料との間に該導電層に
近い方から第１．２の接続補償層及び拡散防止膜が順次
設けられ、 前記第１の接続補ｆＭ膜が、導電層の表面に沿って、延
在して設けられ、かつ、 前記第２の接続補ｆｆｉ膜が、開口部の内壁に沿って立
ち上るような形状で設けられてなることを含み構成し、 第２の装置を半導体基板に一対の不純物拡散領域と、ゲ
ート電極とを具備し、 前記一対の不純物拡散領域と金属配線とを接続する引出
電極が、 前記ゲート電極と、一対の不純物拡散領域とを覆うよう
に形成された絶縁膜に選択的に設けられた開口部におい
て、 前記不純物拡散領域と、金属配線との間に、該不純物拡
散領域に近い方がら第１．２の高融点金属シリサイド膜
と、拡散バリア膜とが設けられ、前記第１の高融点金属
シリサイド膜が不純物拡散領域の表面に沿って、延在し
て設けられ、がっ、前記第２の高融点金属シリサイド膜
が開口部の内壁に沿って立ち上った形状で設けられ、前
記不純物拡散領域に形成された第１の高融点金属シリサ
イド膜と、ゲートＴＬ極上に自己整合的に同時に形成さ
れた高融点金属シリサイド膜とが、ゲート電極の側壁絶
縁膜の側壁において、電気的に分離されていることを含
み構成する。
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関するものであ
り、更に詳しく言えば、微細化、高集積化するバイポー
ラトランジスタやＭＯＳトランジスタ等の引出電極の構
造とその形成方法に関するものである。
近年の半導体装置の高集積化、高速化及び高信頼性の為
に、チタン（Ｔｉ）、コバルト（Ｃｏ）などの高融点金
属のンリサイドを基板（Ｓｉ）と電極配線とのコンタク
ト部分に用いる方法が考案されている。この方法では以
下の問題点がある。例えばチタンシリサイド（ＴｉＳｉ
ｘ）の這い上がり、チタンシリサイド（ＴｉＳｉｘ）と
アルミニウム（Ｍ）との相互拡散を防く為の拡散バリア
（ＴｉＮなど）の必要性、それをスパックなどで薄くつ
ける為に拡散バリアのステンプカバレージが悪くなると
いう問題がある。
このためこれらの問題点を解決する必要がある。
〔従来の技術〕
第７図は、従来例に係る説明図である。
同図（ａ）は、従来例に係るＭＯ３Ｉ−ランジスタを説
明する図である。
図において、ＭＯＳトランジスタは、ｐ型Ｓｉ基板１．
フィールド絶縁膜２．ｎ°型の不純物拡散領域からなる
ドレイン３及びソース４と、ゲート電！７ｉｌＧと低コ
ンタクト抵抗化をするシリサイド膜５と、ＡＮ配線８と
、該Ａｆｆｉ配線８やゲート１を極を絶縁する５ｉ０２
膜６やＰＳＧＩＩ（ＪＴより構成される。
なお、シリサイド膜５はＴｉＳｉ２膜を用いたセルファ
ラインコンタクト及びサリサイド構造を有している。ま
た、破線円内図はそのサリサイド構造を有しており、図
において、９はＴｉＳｉ２膜５と／ｌ配線８との間にお
いて相互拡散をするＡρやＳｉ原子である。
同図（ｂ）は、シリサイド膜５の形成方法を説明する図
である。図において、シリサイド膜５はフィールド絶縁
膜２により画定されたＰ型Ｓｉ基板１に絶縁されたゲー
ト電極Ｇを形成した後に、該ｐ型Ｓｉ基板１の全面にＴ
ｉ１１２５ａを形成し、その後シリサイド化アニールを
することにより形成される。
なお、破線円内図は、シリサイド化アニールの際のＴｉ
Ｓｉ膜５の状態を示している。図において、１０はゲー
ト電極Ｇの低コンタクト抵抗化用のＴｉ１ｔ、膜５と、
ｎ９型の不純物拡散領域４の低コンタクト抵抗化用のＴ
ｉＳｉ□ｌｌ’２５とが相互に這い上がったり、横方向
へ延びたりして、生じたサリサイド構造特有のショート
部分であり、電気的に導通状態を形成し、これにより正
常なトランジスタ動作をすることができない。
（発明が解決しようとする課Ｂ） ところで従来例によれば、半導体装置の微細化。
高集積化によりＡＮ配線８とｎ゛型の不純物拡散領域３
，４やゲート電極Ｇとを接続する場合、低コンタクト抵
抗化をするＴｉＳｉｇＷｊ４５を設けている。
このため、第７図（ａ）のようにＴｊＳｉ、膜５とＡＰ
配線８との間、又は、Ｓｉ基板１．ＴｉＳｉ膜５及びＡ
Ｎ配線８との間の相互拡散による接合破壊を招くことが
ある。これを防ぐために、Ｔ−ｉＳ’ｉ２膜５とΔｉ配
線５との間にＴｉＮ膜等の拡散バリア膜が必要となるが
、３１　Ｔ　ｉ　Ｎ膜等をリアクティブスパックなどで
形成する場合、その膜厚を低抵抗化のために極力（３０
００人程度）薄くする必要がある。しかし、この膜厚を
薄くすると微細化によるアスペクト比が大きくなるコン
タクトホールではステップカバレージが悪くなるという
第１の問題がある。
また、同図（ｂ）のように、ＴｉＳｉ２膜５を形成する
際に３１　Ｔ　ｉ　Ｓ　ｉ　ｚ膜５の這い上がりや、横
方向への延在化によりショート部分１０を招くことがあ
る。このため、Ｔｉ膜５ａを熱処理して、まずＴｉＳｉ
ｘ膜にし、その後未反応のＴｉｖ５ａを除去して、再度
熱処理することによりＴｉＳｉ２膜５を形成する２段階
アニールを必要とし、製造工程数が多くなるという第２
の問題がある。
本発明は、かかる従来例の課題に鑑み創作されたもので
あり、低コンタクト抵抗化をするシリサイド膜の這い上
がり特性を適材適所に利用し、併せて拡散バリアのステ
ップカバレージが良好で、高信頼度の電極構造を有し、
かつその形成工程数の簡略化、省略化が可能な半導体装
置及びその製造方法の提供をその目的とする。
〔課題を解決するための手段〕
本発明の半導体装置及びその製造方法は、その原理図を
第１．２図に、その一実施例を第３〜６図に示すように
、その構造原理を半導体基板１００上の絶Ｕ層１０２に
形成された開口部１０４を介して、該半導体基板１００
に形成された導電層１０１と、導体材料１０６とを接続
する引出電極を備えた半導体装置の前記開口部１０４に
おいて、 前記導電層１０１と、導電材料１０６との間に該導？１
層１０１に近い方から第１．２の接続補償層１０３ａ、
１０３ｂ及び拡散防止膜１０５が順次設けられ、 前記第１の接続補償Ｗ　１０３　ａが、導電層１０１の
表面に沿って、延在して設けられ、かつ、前記第２の接
続補償膜１０３ｂが、開口部１０４の内壁に沿って立ち
上るような形状で設けられてなることを特徴とし、 その形成原理を素子分離をする第１の絶縁層１０２ａに
より画定される半導体基板１００に導電層１０１を形成
する工程と、 前記導電層１０１の表面に第１の接続補償層１０３ａを
形成する工程と、 前記基板１００の全面に第２の絶縁層１０２ｂを形成す
る工程と、 前記接続補償層１０３ａ上の第２の絶縁層１０２ｂを選
択的に除去して、該接続補償層１０３ａを露出する開口
部１０４を形成する工程と、前記開口部１０４の内壁に
沿って立ち上がる第２の接続補償層１０３ｂを形成する
工程と、前記第２の接続補償層１０３ｂ上に拡散防止膜
１０５と導電材Ｆ：Ｉ　１０６を順次形成する工程を有
することを特徴とし、 その第１の装置を′＋−導体基板１１に一対の不純物拡
散領域１４．１５と、ゲート電極Ｇとを具備前記一対の
不純物拡散領域１４．１５と金属配線２２とを接続する
引出電極が、 前記ゲート電極Ｇと、一対の不純物拡散領域１４．１５
とを覆うように形成された絶縁膜１８゜１９に選択的に
設けられた開口部２０において、前記不純物拡散領域１
４．１５と、金属配線２２との間に、該不純物拡散領域
に近い方から第１．２の高融点金属シリサイド膜！７ａ
、１７ｂと、拡散バリア膜２１ａとが設けられ、前記第
１の高融点金属シリサイド＃　ｌ　７　ａが不純物拡散
領域１４．１５の表面に沿って、延在して設けられ、か
つ、 前記第２の高融点金属シリサイド膜１７ｂが開口部２０
の内壁に沿って立ち上った形状で設けられ、 前記不純物拡散領域１４．１５に形成された第１の高融
点金属シリサイド膜１７ａと、ゲート電極Ｇ上に自己整
合的に同時に形成された高融点金属シリサイド膜１７ａ
とが、ゲート電極Ｇの側壁絶縁膜１３の側壁において、
電気的に分離されていることを特徴とし、 その第２の装置を前記拡散バリア膜２１ａが前記第１，
２の高融点金属シリサイド膜１７ａ。
１７、ｂを構成する高融点金属を窒化してなる高融点金
属窒化膜２１ａ、又は新たに設けた拡ｌｉｔバリアｌ１
ｉ２４であることを特徴とし、 その第１の形成方法を半導体基板１１に、一対の不純物
拡散領域１４．１５と、ゲート電ｔｉＧと、側壁絶縁１
１２１３とを形成し、その後該基板１１上に第１の高融
点金属膜１６を形成する工程と、前記基板１１を熱処理
して、前記第１の高融点金属１６をシリサイド化し、不
純物拡散領域１４゜１５及びゲート電極Ｇ上に第１の高
融点金属シリサイド膜１７ａを形成する工程と、 前記熱処理の結果、シリサイドしなかった第１の高融点
金属膜１６を除去して、ゲート電極Ｇ上部の第１の高融
点金属シリサイド膜１７ａと、不純物拡散領域１４．１
５上部の第１の高融点金属シリサイド膜１７ａとを分離
する工程と、前記基板１１の全面に絶縁膜１８．１９を
形成し、その後不純物拡散領域１４．１５上の！！縁膜
１Ｂ、１９を選択的に除去して、前記第１の高融点金属
シリサイドＷｉ　１７　ａを露出する開口部２０を形成
し、その後前記開口部２０に第２の高融点金属膜２１を
形成する工程と、 前記基板１１を窒素雰囲気中において熱処理をして、前
記第２の高融点金属膜２１をシリサイド化し、前記開口
部２０の内壁に沿って立ち上がる第２の高融点金属シリ
サイドＩＩＱ１７ｂを形成すると共に、前記高融点金属
膜２１と窒素とを反応させることにより、該第２の高融
点金属シリサイド１１２１７　ｂの表面領域及び開口部
２０以外の領域に高融点金属窒化膜２１ａから成る拡散
バリア膜を形成する工程と、 前記高融点金属窒化膜２１ａ上に配線２２を形成する工
程とを有することを特徴とし、その第２の形成方法を前
記開口部２０に第２の高融点金ＦＡＨＬ！ｌを形成する
工程の後の工程が、前記基板１１を熱処理して、該第２
の高融点金属膜２１をシリサイド化し、その後シリサイ
ド化しなかった第２の高融点金属膜２１を全面除去し、
その後前記開口部２０に拡散バリア膜２４を形成する工
程と、 前記拡散バリア膜２４上に配線２２を形成する工程であ
ることを特徴とし、上記目的を達成する。
〔作用］ 本発明の半導体装置の引出電極の構造によれば、第１の
接続補償層１０３ａが、導電層１０１の表面領域にほぼ
等しい領域に設けられ、かつ第２の接続ＩＩｉ償層１０
３ｂが開口部１０４の内壁に沿って立ち上がった形状で
設けられている。
このため、導電Ｍ１０１と第１の接続補償層１０３ａと
の接触面積を大きくすること、及び第２の接続補償層１
０３ｂと、拡散防止膜１０５を介在させた導電材料１０
６との接触面積を広くすることができ、従来例に比べて
、導電層１０１と導電材料１０６との総合接触面を広（
することが可能となる。
これにより隣接する引出Ｔ、４ｖｌとの間の絶縁層１０
２の横方向の長さを長くすることができ、該装置を微細
化しても所定の絶縁耐力を維持することが可能となる。
また、本発明の引出電極の形成方法によれば、半導体基
板１００に導電層１０１を形成した後に、該導電層１０
１の表面領域に第１の接続補償層１０３ａを形成し、そ
の後該第１の接続補償層１０３ａ上に開口部１０４を有
する第２の絶縁層１０２ｂを形成し、その後開口部１０
４の内壁に第２の接続補償層１０３ｂを形成している。
このため、第１の接続補償層１０３ａと第２の接続補償
層１０３ｂとを一体化することができ、導電層１０１と
導電材料１０６との接触面積を従来に比べて広くするこ
とが可能となる。
さらに本発明の第１．２の半導体装置によれば、不純物
拡散領域１４．１５の表面領域へ、ゲート電極Ｇとの上
に第１の高融点金属膜１６を形成した後に半シリサイド
化された高融点金属シリサイド１７ａと、その後開口部
２０を有するｔＩＡ縁膜１８．１９を形成し、さらに開
口部２０の内壁に立ち上がる第２の高融点金属膜２１の
シリサイド化による高融点金属シリサイド１７ｂとを熱
処理して一体化した接続補償層を設けた引出電極を有し
ている。
このため、不純物拡散領域１４．１５の表面領域の高融
点金属シリサイド膜１７ａと開口部２０に立ち上がる高
融点金属シリサイド膜１７ｂとにより、該不純物拡散領
域１４．１５と、配線２２との間の接触面積を広くする
こと、及びゲート電極Ｇとの絶縁を良くすることが可能
となる。これにより拡散バリア膜を極力薄＜シてもステ
ップカバーレージを良くすること、及びコンタクト抵抗
の低減化を図ることが可能となる。
また、本発明の第１の形成方法によれば不純物拡散領域
１４．１５の表面領域と、ゲート電極Ｇとの上に第１の
高融点金属膜１６を形成した後にその熱処理をして、該
第１の高融点金属膜１６を半シリサイド化、かつ一体化
した接続補１π層を有する引出電極を自己整合的に形成
すること、及び第２高融点金属膜２１を熱処理し、開口
部２１底部のシリサイド１７ｂと高融点金属窒化膜から
なる拡散バリア膜２１ａの三者が同時に形成され、その
際シリサイド化したシリサイド１７ａが化学量論的に安
定なＴｉ５ｉｚとなり、引出電極を製造することができ
る。これにより二段階アニール等を有効に利用すること
、引出電極の形成工程の簡略化、及びその微細化を図る
ことが可能となる。
なお、第２の形成方法によれば、第２の高融点金属膜２
１を熱処理して、・第１．２の高融点シリサイド膜１７
ａ、１７ｂを自己整合的に一体した後に一旦、シリサイ
ドしなかった第２の高融点金属膜２１を除去し、その後
新たに拡散バリア膜２４を形成している。
このため、配線２２の材質に応じた拡散バリア膜２４を
選択形成することが可能となる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明をす
る。
第３〜６図は本発明の実施例に係る半導体装置及びその
製造方法を説明する図であり、第３図は本発明の第１の
実施例に係るＭＯＳ）ランジスクの構造図を示している
。
図において、例えばｎチャンネル型のＭＯＳトランジス
タの場合、１１はｐ型Ｓｉ基板、１２はトランジスタ形
成領域を画定するフィールド絶縁膜。
１４．１５はＡｓ”イオンやＰ゛イオン注入して形成さ
れるｎ゛型の不純物拡散領域、１’７ａ。
１７ｂは低コンタクト抵抗化をするシリサイド膜（Ｔｉ
Ｓｉｘ膜）であり、一体形成された接続補償層である。
なお、Ｔｉ５ｉｚ膜１７ａは不純物拡散領域１４．１５
の表面領域とほぼ等しい領域に形成され、その領域にお
いてサイドウオール絶縁膜１３及びフィールド絶縁膜１
２への這い上がりを少なく、また、不純物拡散領域１．
’！、１５上のＣＶＤ５ｉＯ□■りやＰＳＧＩ］２１９
に選択的に開口した開口部２０において、Ｔｉ５ｉｚ膜
１７ｂがその這い上がりを多くされている。
２１ａは拡散バリア膜であり、Ａｊ２配線２２のへｐ原
子と、ｐ型Ｓｉ７；％膜１１のＳｉ原子やＴｉ５ｉｚ膜
のＳｉ原子との相互拡１１シを防止するＴｉＮ　ｒｖ：
である。
なお、拡散バリアＩＩ！２２１ａは、開口部２０のＴｉ
５ｉｚ膜１７ａの這い上がり形成と同時に、Ｔｉ膜２１
を共通にして窒素又はアンモニア雰囲気において形成さ
れる。
２２はＡＩ２配線であり、不純物拡散領域１４゜１５と
外部とを接続する金属配線である。なおＡ２合金配線を
用いても良い。これ等により、接触面積の広い引出電極
を構成することができる。
また、１３はサイドウオール絶縁膜であり、ＣＶＤ酸化
膜等により形成される。１Ｂ、１９゜２３はＡＮ配線等
を絶縁するＣＶＤ酸化膜やＰＳＧ膜等である。
これにより、第１の実施例に係る半導体装置を構成する
。
第２図は、本発明の第２の実施例に係るＭＯＳトランジ
スタの構造図である。
図において、第１の実施例と同じ符号のものは同じ機能
を有しているので説明を省略する。なお第１の実施例と
胃なるのは、拡散バリアＩＩＱ２１ａがＴ　１１１２を
熱処理して開口部２１ａの這い上がりを形成する際にＴ
ｉ膜を共通にして、窒素又はアンモニア雰囲気中におい
て形成されるＴｉＮ膜２１ａに対して、第２の実施例で
は開口部２ｏのＴｉ５ｉｚ膜の這い上がりに使用したＴ
ｉ膜を除去し、他の拡散バリア膜、例えばＴｉ−膜２４
等を設けている点である。
このようにして、第１．２の実施例によれば、不純物拡
散領域１４．１５の表面領域とゲート電極Ｇとの上にＴ
ｉ１ｌ’２１６を形成した後に半シリサイド化したＴｉ
Ｓｉｘ膜１７ａと、その後開口部２ｏを有する絶縁膜１
８．１９を形成し、さらに開口部２０の内壁に立ち上が
るＴｉ膜２１のシリサイド化によるＴｉ５ｉｚ膜１７ｂ
とを熱処理して一体化した接続８１１ｉ（ｒＳ層を設け
た引出Ｔ；、Ｊｂを有している。
このため、不純物拡散領域１４．１５の表面領域のＴｉ
５ｉＪ２１７　ａと開口部２ｏに立ち上がるＴｉ５ｉｚ
ｌ１２１７　ｂとにより、該不純物拡散領域１４゜１５
と屈配線２２との間の接触面積を広くすること及び引出
電極とゲート電極Ｇとの絶縁を良くすることが可能とな
る。
これにより、拡散バリア膜２１ａを極力薄くしてもステ
ップカバーレージを良くすること、及びコンタクト抵抗
の低減化を図ることが可能となる。
第３図は、本発明の第１の実施例に係るＭＯＳトランジ
スタの形成工程図である。
図において、まずフィールド絶縁膜１２により画定され
たＰ型Ｓｉ基板ｌｌ上に、ゲート電極Ｇと、該ゲート電
極Ｇのサイドウオールを絶縁する５ｉＯｉ膜１３と一対
のｎ゛型の不純物拡散ｓＴｉ域１４゜１５とを形成し、
その後ｐ型Ｓｉｉ板１１の全面に、第１の高融点金属膜
として膜厚４００〔入］以上のＴｉ膜１６を形成する（
同図（ａ））。
次にｐ型Ｓｉ基板１１を熱処理して、第１の高融点金属
シリサイド膜として不純物拡散領域１４゜１５やゲート
ａＧに自己整合的に半シリサイド化したＴｉＳｉｘ膜＋
７ａ膜形７ａる。なお熱処理条件は、ＰＴＡ　（ラビツ
ト・サーマル・アニール）装置やファーネス炉等により
加熱温度を６５０’Ｃ程度、加熱時間を１分程度とする
。これにより、Ｔｉ１Ｋ！１５は完全にシリサイド化せ
ずに半シリサイド化した膜となり、その這い上がりを少
なくできる。
その後、シリサイド化しなかったＴｉ膜１６を除去する
。その除去方法は過酸化水素（ｔｌｚｏｚ）　、水酸化
アンモニウム（ＮＨ，０１１）の水？８液による等方性
エンチングとし、その割合は、およそＩ（２０２：ＮＨ
ａｏｌｌｌｌｚＯ＝ｔ、ｓ　　：　１　：　４とする（
同図（ｂ））。
次イアＴｉ５ｉＸ膜１７ａを絶縁するＣ　Ｖ　ＤＳｉＯ
ｚｌｌＩ２１８やＰＳＧＩＩ！：膜１９を形成し、その
後不図示のレジスト膜をマスクにして、ＲＩＢ法等によ
る異方性エンチングによりＣ■ＤＳｉＯ□膜１８やＰＳ
Ｇ膜１９を選択的に除去して、Ｔｉ５ｉＸｉ々１７ａを
露出する開口部２０を形成する。その後、第２の高融点
金属膜として、膜厚４００〔人］以上のＴｉ膜２１を形
成する（同図（Ｃ））。
さらに、ｐ型Ｓｉ基（反１１を熱処理して、Ｔｉ５ｉＸ
ｖ！、１７ａのグインリサイド化（ＴｉＳｉ２化）と開
口部２０に這い上がるＴｉ５ｉｚ膜１７ｂと、拡散バリ
ア膜としてＴｉＮ膜２１ａとを形成する。なおその熱処
理条件は、ファーネス炉等により、窒素又はアンモニア
（Ｎ　Ｚ又はＮＨユ）雰囲気中、かつ加熱温度を９００
［’Ｃ）程度、加熱時間を数十分程度とする。これによ
り一回の熱処理によってＴｉ５ｉｚｌ１２１７ｂを開口
部に積極的に這い上がらせること、かツＴｉ５ｉｘＩ１
２１７　ａの化学量論的安定化と、Ｔｉ１Ｌｉ２１のＴ
ｉＮ化の王者とを同時に形成することができる。このた
め、開口部（コンタクトホール）２０のアスペクト比を
下げ、ステンプカバレージを改善すること及び併せて、
低コンタクト抵抗化を図ることが可能となる（同図（ｄ
））。
次にアルミニウム又は、アルミニウム合金を成長して、
パターニングすることによりＡＰ配線２２を形成し、そ
の後ＰＳ（４２３等によりＡＮ配線２２をｔ′０！縁す
る（同図（ｅ））。
これ等により第１の実施例に係る！、４０Ｓｌ−ランジ
スタを形成することができる。
このようにして、不純物拡散領域１４．１５の表面領域
と、ゲート電極との上にＴｉ膜１６を形成した後に、そ
の熱処理をして、Ｔｉ膜１６を半シリサイド化（化学Ｕ
Ｑ的に不安定な状態にすること）し、さらに開口部２０
を有するＣＶ　ＤＳｉＯＪ２１８、ＰＳＧ膜１９をｐ形
Ｓｉ基板ｌｌ上に形成した後に開口部２０の内壁に立ち
上がるＴｉ１１２２１をシリサイド化するために、Ｎ２
雰囲気中でその熱処理をしている。
このため、半シリサイド化したＴｉＳｉｘ膜１７ａと、
Ｎ２雲囲気中でシリサイド化したＴｉＳｉ２膜１７ｂと
を、化学ｆｆ１ｉＱ的安定化、かつ一体化した接続＋＋
ｌｉ償層を自己整合的に形成すること、Ｔｉ膜２１を熱
処理し、開口部２１底部のシリサイド１７ｂとＴｉＮ膜
２１からなる拡散バリア膜２１ａの王者が同時に形成さ
れその際、シリサイド化したシリサイド１７ａが化学ｍ
ＸＨ的に安定なＴｉＳｉ、となり、引出電極を製造する
ことができる。
これにより、二段階アニール等を有効に利用すること、
引出電極の形成工程の簡略化及びその微細化を図ること
が可能となる。
第４図は、本発明の第２の実施例に係るＭＯＳトランジ
スタの形成工程図である。
図において、第２の実施例に係るＭＯＳ）ランジスタの
形成工程図（ａ）〜（Ｃ）は第１の実施例に係るＭＯＳ
）ランジスタの形成工程図（ａ）〜（ｃ）と同様である
ので説明を省略する。
従って、開口部２０を有するＰ型Ｓｉｉ板１１の全面に
第２のＴｉ１ｌＷ２１を形成した後の形成工程について
説明をする。
Ｔｉ膜２１の形成後は、ｐ型Ｓｉ基板１１を熱処理して
Ｔｉ５ｉＸ膜１７ａのグイシリサイド化（ＴｉＳｉｘ化
）と、開口部　２０に這い上がるＴｉＳｉ２膜１７ｂと
を形成する。なおこの場合の熱処理条件は、第１の実施
例のようなＮ２やＮＨ，雰囲気中で熱処理をすることな
く、加熱温度や加熱時間等を同一とすることにより行う
。
その後シリサイド化しなかったＴｉ膜２１を全面除去す
る。なおその除去方法は第１の実施例に係る第１のＴｉ
１ｉ１６と同様な方法により行う（同図（ｄ））。
次に拡散バリア膜としてＴｉＳｉ２膜を形成し、金属配
線としてＡｎ配線２２をパターニングし、ＰＳＧｖ、２
３により該／ｌ配線２２を絶縁する。
なおＡ！配線２２とは別の金属配線を用いる場合は、拡
散バリア膜として、Ｔｉｈ膜２４に変えて他のバリア性
を有するＭｏＮ１１９などを用いても良い（同図（Ｃ）
）。
これにより第２の実施例に係るＭＯＳトランジスタを形
成することができる。
このようにして、Ｔｉ膜２１を熱処理して、Ｔｉ５ｉＸ
膜１７　ａ　、　ＴｉＳｉ２膜１７ｂを自己整合的に化
学量論的安定化かつ一体化した後に、−口、シリサイド
しなかったＴｉ膜２１を除去し、その後新たに拡散バリ
ア膜２４を形成している。
このため第１の実施例に比べて、第２の実施例では、金
屈配ｖＡ２２に応した拡散バリア膜を選択形成すること
が可能となる。なお本発明の実施例では〜１０Ｓトラン
ジスタを例にして説明したが、バイポーラトランジスタ
の電極においても、本発明の電極構造及びその形成方法
を適用することが可能である。
〔発明の効果〕
以上説明したように本発明によれば、導１と導電材ｒ１
とを接続する引出ＴＬｌｖｉを、例えば高融点金属シリ
サイド膜の遺り特性を適材適所に利用することにより、
電極接触面積を増加させ電極コンタクトホールのアスペ
クトを下げ、金属配線や拡１１シバリア膜のステップカ
バレージを良好とする高信頼度の電極構造を形成するこ
とが可能となる。
また本発明によれば、−回の熱処理により、高融点金属
ＩＩ２のシリサイド化等の処理や引出電極の形状を自己
整合的に同時に形成することができるので！ｌ！造工程
の簡略化をすること、及びその省略化を図ることが可能
となる。
これにより、微細化、高集積化をするバイポーラトラン
ジスタやＭＯＳトランジスタ等の半導体装置を製造する
ことが可能となる。
【図面の簡単な説明】
第１図は、本発明の半導体装置に係る引出電極の原理図
、 第２図は、本発明の半導体装置に係る引出電極の形成方
法の原理図、 第３図は、本発明の第１の実施例に係るＭＯＳトランジ
スタの構造図、 第４図は、本発明の第２の実施例に係るＭＯＳトランジ
スタの構造図、 第５図は、本発明の第１の実施例に係るＭＯＳトランジ
スタの形成工程図、 第６図は、本発明の第２の実施例に係るＭＯＳトランジ
スタの形成工程図、 第７図は、従来例に係るＭＯＳトランジスタを説明する
図である。 （符号の説明） １００・・・半導体基板、 １０１・・・導電層、 １０２又は１０２ａ、１０２ｂ−・・絶縁層又は第１．
２の絶縁層、 １０３ａ、１０３ｂ−第１．２の接続補償層、１０４・
・・開口部、 １０５・・・拡散防止膜、 １０６・・・導電材料、 １．１１・・・ｐ型Ｓｉ基板（半導体基板）、２．１２
・・・フィールド絶縁膜、 ３．１５・・・ドレイン（不純物拡散領域）、４．１４
・・・ソース（不純物拡散領域）、５・・・Ｔｉ５ｉ２
ＩＩ々（高融点金属シリサイド膜）、５　ａ、　　１６
．　２１＝４ｉ膜（第１．２の高融点金属膜）、 ６　、　１８−５ｉ（ｈ膜、　　ＣＶ　ＤＳｉＯｚ膜（
絶縁膜）、７．１９．２３・・・ＰＳＧ膜（絶縁膜）、
８．２２・・・ＡＥ配線（配線）、 ９・・・ＡＰやＳｉ原子、 １０・・・ショート部分、 １３・・・サイドウオール絶縁膜（絶縁膜）、１７−Ｔ
ｉＳｉ、　ｖ （仮性高融点金属シリサイド膜）、 ＋７ａ・・・Ｔｉ５ｉｚ膜（化学量論的不安定な高融点
金属シリサイド膜）、 ２０・・・開口部（コンタクトホール）、２１　ａ−ｒ
ＩＮＮ２（拡散バリア膜）、２４・・・ＭｏＮＪＩ９　
（別の拡散バリア１ＩＩ２）、Ｇ・・・ゲートＴＬ極。

Claims (6)

    【特許請求の範囲】
  1. （１）半導体基板（１００）上の絶縁層（１０２）に形
    成された開口部（１０４）を介して、該半導体基板（１
    ００）に形成された導電層（１０１）と、導体材料（１
    ０６）とを接続する引出電極を備えた半導体装置の前記
    開口部（１０４）において、 前記導電層（１０１）と、導電材料（１０６）との間に
    該導電層（１０１）に近い方から第１、２の接続補償層
    （１０３ａ、１０３ｂ）及び拡散防止膜（１０５）が順
    次設けられ、 前記第１の接続補償膜（１０３ａ）が、導電層（１０１
    ）の表面に沿って、延在して設けられ、かつ、 前記第２の接続補償膜（１０３ｂ）が、開口部（１０４
    ）の内壁に沿って立ち上るような形状で設けられてなる
    ことを特徴とする半導体装置。
  2. （２）素子分離をする第１の絶縁層（１０２ａ）により
    画定される半導体基板（１００）に導電層（１０１）を
    形成する工程と、 前記導電層（１０１）の表面に第１の接続補償層（１０
    ３ａ）を形成する工程と、 前記基板（１００）の全面に第２の絶縁層（１０２ｂ）
    を形成する工程と、 前記接続補償層（１０３ａ）上の第２の絶縁層（１０２
    ｂ）を選択的に除去して、該接続補償層（１０３ａ）を
    露出する開口部（１０４）を形成する工程と、 前記開口部（１０４）の内壁に沿って立ち上がる第２の
    接続補償層（１０３ｂ）を形成する工程と、 前記第２の接続補償層（１０３ｂ）上に拡散防止膜（１
    ０５）と導電材料（１０６）を順次形成する工程を有す
    ることを特徴とする半導体装置の製造方法。
  3. （３）半導体基板（１１）に一対の不純物拡散領域（１
    ４、１５）と、ゲート電極（Ｇ）とを具備し、 前記一対の不純物拡散領域（１４、１５）と金属配線（
    ２２）とを接続する引出電極が、 前記ゲート電極（Ｇ）と、一対の不純物拡散領域（１４
    、１５）とを覆うように形成された絶縁膜（１８、１９
    ）に選択的に設けられた開口部（２０）において、 前記不純物拡散領域（１４、１５）と、金属配線（２２
    ）との間に、該不純物拡散領域に近い方から第１、２の
    高融点金属シリサイド膜（１７ａ、１７ｂ）と、拡散バ
    リア膜（２１ａ）とが設けられ、 前記第１の高融点金属シリサイド膜（１７ａ）が不純物
    拡散領域（１４、１５）の表面に沿って、延在して設け
    られ、かつ、 前記第２の高融点金属シリサイド膜（１７ｂ）が開口部
    （２０）の内壁に沿って立ち上った形状で設けられ、 前記不純物拡散領域（１４、１５）に形成された第１の
    高融点金属シリサイド膜（１７ａ）と、ゲート電極（Ｇ
    ）上に自己整合的に同時に形成された高融点金属シリサ
    イド膜（１７ａ）とが、ゲート電極（Ｇ）の側壁絶縁膜
    （１３）の側壁において、電気的に分離されていること
    を特徴とする半導体装置。
  4. （４）前記拡散バリア膜（２１ａ）が前記第１、２の高
    融点金属シリサイド膜（１７ａ、１７ｂ）を構成する高
    融点金属を窒化してなる高融点金属窒化膜（２１ａ）、
    又は新たに設けた拡散バリア膜（２４）であることを特
    徴とする請求項３記載の半導体装置。
  5. （５）半導体基板（１１）に、一対の不純物拡散領域（
    １４、１５）と、ゲート電極（Ｇ）と、側壁絶縁膜（１
    ３）とを形成し、その後該基板（１１）上に第１の高融
    点金属膜（１６）を形成する工程と、 前記基板（１１）を熱処理して、前記第１の高融点金属
    （１６）をシリサイド化し、不純物拡散領域（１４、１
    ５）及びゲート電極（Ｇ）上に第１の高融点金属シリサ
    イド膜（１７ａ）を形成する工程と、 前記熱処理の結果、シリサイドしなかった第１の高融点
    金属膜（１６）を除去して、ゲート電極（Ｇ）上部の第
    １の高融点金属シリサイド膜（１７ａ）と、不純物拡散
    領域（１４、１５）上部の第１の高融点金属シリサイド
    膜（１７ａ）とを分離する工程と、 前記基板（１１）の全面に絶縁膜（１８、１９）を形成
    し、その後不純物拡散領域（１４、１５）上の絶縁膜（
    １８、１９）を選択的に除去して、前記第１の高融点金
    属シリサイド膜（１７ａ）を露出する開口部（２０）を
    形成し、その後前記開口部（２０）に第２の高融点金属
    膜（２１）を形成する工程と、 前記基板（１１）を窒素雰囲気中において熱処理をして
    、前記第２の高融点金属膜（２１）をシリサイド化し、
    前記開口部（２０）の内壁に沿って立ち上がる第２の高
    融点金属シリサイド膜（１７ｂ）を形成すると共に、前
    記高融点金属膜（２１）と窒素とを反応させることによ
    り、該第２の高融点金属シリサイド膜（１７ｂ）の表面
    領域及び開口部（２０）以外の領域に高融点金属窒化膜
    （２１ａ）から成る拡散バリア膜を形成する工程と、 前記高融点金属窒化膜（２１ａ）上に配線（２２）を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  6. （６）前記開口部（２０）に第２の高融点金属膜（２１
    ）を形成する工程の後の工程が、 前記基板（１１）を熱処理して、該第２の高融点金属膜
    （２１）をシリサイド化し、その後シリサイド化しなか
    った第２の高融点金属膜（２１）を全面除去し、その後
    前記開口部（２０）に拡散バリア膜（２４）を形成する
    工程と、 前記拡散バリア膜（２４）上に配線（２２）を形成する
    工程であることを特徴とする請求項５記載の半導体装置
    の製造方法。
JP63129832A 1988-05-27 1988-05-27 半導体装置及びその製造方法 Pending JPH01298765A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63129832A JPH01298765A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法
KR1019890007090A KR920004089B1 (ko) 1988-05-27 1989-05-26 반도체 장치에 전극을 연결하기 위한 접속구조 및 그의 형성방법
EP19890109461 EP0343667A3 (en) 1988-05-27 1989-05-26 Contact structure for connecting electrode to a semiconductor device and a method of forming the same
US08/115,242 US5384485A (en) 1988-05-27 1993-08-18 Contact structure for connecting an electrode to a semiconductor
US08/315,576 US5512516A (en) 1988-05-27 1994-09-30 Contact structure for connecting an electrode to a semiconductor device and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63129832A JPH01298765A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01298765A true JPH01298765A (ja) 1989-12-01

Family

ID=15019334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63129832A Pending JPH01298765A (ja) 1988-05-27 1988-05-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US5384485A (ja)
EP (1) EP0343667A3 (ja)
JP (1) JPH01298765A (ja)
KR (1) KR920004089B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231713A (ja) * 1989-03-03 1990-09-13 Nec Corp 半導体装置の製造方法
JPH07111252A (ja) * 1990-04-20 1995-04-25 Applied Materials Inc 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491433A3 (en) * 1990-12-19 1992-09-02 N.V. Philips' Gloeilampenfabrieken Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
JPH06333944A (ja) * 1993-05-25 1994-12-02 Nippondenso Co Ltd 半導体装置
JP2701751B2 (ja) * 1994-08-30 1998-01-21 日本電気株式会社 半導体装置の製造方法
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
US5824577A (en) * 1995-02-16 1998-10-20 National Semiconductor Corporation MOSFET with reduced leakage current
US5956590A (en) * 1995-05-25 1999-09-21 United Microelectronics Corp. Process of forming a field effect transistor without spacer mask edge defects
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5739064A (en) * 1996-11-27 1998-04-14 Micron Technology, Inc. Second implanted matrix for agglomeration control and thermal stability
KR100219533B1 (ko) * 1997-01-31 1999-09-01 윤종용 임베디드 메모리소자 및 그 제조방법
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
KR100464394B1 (ko) * 1997-09-08 2005-02-28 삼성전자주식회사 실리사이드층을이용한반도체장치의금속배선형성방법
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6258714B1 (en) * 1999-04-01 2001-07-10 Alliance Semiconductor Corporation Self-aligned contacts for salicided MOS devices
US6255703B1 (en) 1999-06-02 2001-07-03 Advanced Micro Devices, Inc. Device with lower LDD resistance
US6242776B1 (en) * 1999-06-02 2001-06-05 Advanced Micro Devices, Inc. Device improvement by lowering LDD resistance with new silicide process
US6436805B1 (en) 1999-09-01 2002-08-20 Micron Technology, Inc. Local interconnect structures and methods for making the same
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
US6441433B1 (en) * 2001-04-02 2002-08-27 Advanced Micro Devices, Inc. Method of making a multi-thickness silicide SOI device
JP2003100659A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
US7501333B2 (en) * 2006-07-19 2009-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Work function adjustment on fully silicided (FUSI) gate
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
US20140306290A1 (en) * 2013-04-11 2014-10-16 International Business Machines Corporation Dual Silicide Process Compatible with Replacement-Metal-Gate
US9653296B2 (en) * 2014-05-22 2017-05-16 Infineon Technologies Ag Method for processing a semiconductor device and semiconductor device
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
JPS6243176A (ja) * 1985-08-20 1987-02-25 Seiko Epson Corp 半導体装置の製造方法
JPS62169412A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS62179723A (ja) * 1986-02-03 1987-08-06 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
JPS5863165A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 多層電極構造を有した半導体装置
JPS58143570A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 半導体装置
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
US4816879A (en) * 1982-12-08 1989-03-28 North American Philips Corporation, Signetics Division Schottky-type rectifier having controllable barrier height
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
JPS615580A (ja) * 1984-06-19 1986-01-11 Toshiba Corp 半導体装置の製造方法
US5006916A (en) * 1984-07-11 1991-04-09 Texas Instruments Incorporated Vertical-walled contacts for VLSI semiconductor devices
KR920009916B1 (ko) * 1984-08-27 1992-11-06 아메리칸 텔리폰 앤드 텔레그라프 캄파니 직접 회로 소자용 확산 장벽층 및 그 형성 방법
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61224414A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置の製造方法
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
JPS6262555A (ja) * 1985-09-13 1987-03-19 Hitachi Ltd 半導体装置
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
JPS62162362A (ja) * 1986-01-10 1987-07-18 Mitsubishi Electric Corp Ｍｏｓ型集積回路及びその製造方法
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5027185A (en) * 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
JPS6243176A (ja) * 1985-08-20 1987-02-25 Seiko Epson Corp 半導体装置の製造方法
JPS62169412A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS62179723A (ja) * 1986-02-03 1987-08-06 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231713A (ja) * 1989-03-03 1990-09-13 Nec Corp 半導体装置の製造方法
JPH07111252A (ja) * 1990-04-20 1995-04-25 Applied Materials Inc 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法

Also Published As

Publication number Publication date
US5384485A (en) 1995-01-24
KR900019180A (ko) 1990-12-24
EP0343667A2 (en) 1989-11-29
EP0343667A3 (en) 1991-04-17
KR920004089B1 (ko) 1992-05-23
US5512516A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
JPH01298765A (ja) 半導体装置及びその製造方法
US5565383A (en) Method for selective formation of silicide films without formation on vertical gate sidewalls using collimated sputtering
US5231038A (en) Method of producing field effect transistor
JPH076977A (ja) 集積回路の構造およびコンタクトウインドーの形成方法
US6218716B1 (en) Enhanced structure for salicide MOSFET
JPH0837164A (ja) 半導体装置の製造方法
JP2675713B2 (ja) 半導体装置及びその製造方法
JP2830762B2 (ja) 半導体装置の製造方法
JPH09283462A (ja) 半導体装置及びその製造方法
US7326644B2 (en) Semiconductor device and method of fabricating the same
JP2636786B2 (ja) 半導体装置の製造方法
JPH08274187A (ja) 半導体装置の製造方法
JPH03129775A (ja) 半導体装置およびその製造方法
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JPH06204173A (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
KR100276876B1 (ko) 콘택 식각후 손실된 실리사이드 보상 방법
KR100360960B1 (ko) 반도체 장치 제조 방법
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JP2752222B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
KR960013635B1 (ko) 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법
JPH07273197A (ja) 半導体装置及びその製造方法
JPH11233639A (ja) 半導体集積回路装置及びその製造方法
JPH07231092A (ja) 半導体装置及びその製造方法
JPH09148571A (ja) 半導体装置の製造方法