JPH01300357A - 電子ディスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子ディスク装胃に係わり、特に装置の不正
動作時にメモリ内容を保護できる電子ディスク装置に関
する。

〔従来の技術〕

過去十数年に半導体集積回路は著しい発展をとげてきて
いる。マイクロプロセッサを例にとっても、４ビツトか
ら８ビツト、１６ビツＦ１３２ビツトと高機能化、高性
能化の１途をたどっている。このような高機能化、高性
能化した論理デバイスの応用装置ではその使用するメモ
リ空間も広大になり、各種の管理が必要になってきてい
る。

特に、メモリ保護は例えば、Ｏ３（オペレーティング・
システム）を他のプログラムから保護したりユーザタス
ク相互間を隔離したりする点から重要である。また、プ
ログラムの格納されている領域に誤ってデータを書き込
むことによるシステムの暴走を防ぐ点からも重要になっ
てきている。従来、例えば、プログラムやデータの保護
はそれらの領域（セグメントまたはページ）ごとにあら
かじめ定めた属性を示すディスクリブタを設けて行われ
た。すなわち、このセグメントがアクセスされるたびに
、このアクセスの性質、例えば、読み出しか、書き込み
か、実行かがディスクリブタに設定された属性、例えば
読み出か書き込みか、実行の許可か、禁止かに対してチ
エツクされる。そしてアクセスが違反していた時は、ト
ラップが発生し、Ｏ８に制御が移るようになされていた
。ところで、本発明に係わるような電子ディスク装置で
は、ハードウェアの故障などで生じる不正なメモリエリ
アに対して書き込みを行っても、これを検出し、停止さ
せる手段を従来有していなかった。

〔発明が解決しようとする課題〕

このように、従来の電子ディスク装置は、ハードウェア
の故障などが生じると、不正なメモリエリアに書き込み
を行ってしまい、メモリの内容が破壊されるという問題
があった。

〔課題を解決するための手段〕

データおよび管理情報などを格納するデータメモリ回路
と、このデータメモリ回路と同一のアドレスを有し、こ
のデータメモリ回路の格納内容を装置の故障時に保護す
るための保護情報を格納する制御メモリ回路と、この制
御メモリ回路に格納される上記保護情報を生成し、これ
をあらかじめ上記制御メモリ回路に書き込み、かつ装置
の故障時には上記データメモリ回路の所望のアドレスに
対する書き込みに際して、その前に、上記制御メモリ回
路から、このデータメモリ回路に対する書込アドレスと
同一のアドレスに格納された上記保護情報を読み出し、
書込動作を停止させるメモリ制御回路とを具備している
。

従って、本発明による電子ディスク装置を用いると、制
御メモリ回路は、保護すべきデータメモリ回路と同一の
アドレスを持ち、このデータメモリ回路の格納内容を保
護するための保護情報を格納する。そして、メモリ制御
回路は、上記保護情報を生成し、上記制御メモリ回路に
あらかじめ書き込み、かつハードウェアの故障などに際
して、上記データメモリ回路の任意のアドレスに対する
書き込み前に、上記制御メモリ回路から、上記データメ
モリ回路に対する書込アドレスと同一のアドレスに格納
された上記保護情報を読み出し、書込動作を停止させる
。これにより、障害が発生しても、データメモリ回路の
メモリ内容の破壊を最小限に抑えることができる。

〔実施例〕

以下実施例につき、本発明の詳細な説明する。

第１図は本実施例の電子ディスク装置を示したものであ
る。

図において、図示しない上位装置からのアドレス信号１
１およびデータ信号１２は、インタフェース制御回路１
４を介してデータメモリ回路１５に送られる。インタフ
ェース制御回路１４は図示しない上位装置とのインタフ
ェースの制御を行う。データメモリ回路１５は、上記の
データ信号１２に含まれるデータや管理情報などを格納
する。

また、このデータメモリ回路１５は制御メモリ回路１７
に接続される。この制御メモリ回路１７は、データメモ
リ回路１５と同一のアドレスを有し、またデーダメモリ
回路１５を保護するための保護情報１９を格納する。さ
らに、データメモリ回路１５からアドレス信号１１を受
ける。制御メモリ回路１７に格納される保護情報１９は
、この制御メモリ回路１７に接続されたメモリ制御回路
２１で生成される。このメモリ制御回路２１は、また、
データメモリ回路１５とインタフェース制御回路１４に
接続される。そしてこのメモリ制御回路２１は、データ
メモリ回路１５と制御メモリ回路１７に制御信号２３．
２４を送出し、これらの回路に対する読み書きを制御す
る。さらに、このメモリ制御回路２１は、インタフェー
ス制御回路１４を介して図示しない上位装置から、メモ
リ読み書きの制御信号２５を受け、その動作が起動され
る。

次に動作について説明する。

まず、初期化処理において、メモリ制御回路２１で生成
された保護情報１９が、制御信号２３に従って、一定の
アドレス間隔で制御メモリ回路１７に書き込まれる。そ
の後、図示しない上位装置から制御信号２５がメモリ制
御回路２１に送られ、これによりメモリ制御回路２１が
設定され、次の動作を行う。すなわち、図示しない上位
装置からデータメモリ回路１５にアドレス信号１１に従
ってデータ信号１２に含まれるデータが書き込まれる前
に、データメモリ回路１５および制御メモリ回路１７の
同一アドレスが読み出され、これにより制御メモリ回路
１７からデータメモリ回路１５の保護されるべきアドレ
スに対する保護情報１９が読み出される。正常時には、
データメモリ回路１５に対する書き込みは、制御メモリ
回路１７に保護情報１９が書き込まれていないアドレス
に対して行われる。従ってこの場合は、メモリ制御回路
２１により、制御メモリ回路１７から保護情報１９は検
出されず、書込動作は継続される。一方、異常時、すな
わちハードウェアの故障時などで、制御メモリ回路１７
の保護情報１９が格納されているアドレスに書き込みが
行われると、メモリ制御回路２１は、この保護情報１９
を検出する。この結果、メモリ制御回路２１は、データ
メモリ回路１５に対するその後のデータ書き込みを制御
情報２４により中止させ、メモリ内容の保護を行う。

〔発明の効果〕

このように、本発明の電子ディスク装置は、保護すべき
データメモリ回路と同一のアドレスを持ち、このデータ
メモリ回路の格納内容を、装置の何らかの故障時に保護
するための保護情報を格納する制御メモリ回路と、保護
情報を生成し、あらかじめこの保護情報を上記制御メモ
リ回路に書き込み、かつ装置の故障時に上記データメモ
リ回路の所望のアドレスに対する書き込み前に、上記制
御メモリ回路から、このデータメモリに対する書込アド
レスと同一のアドレスに格納された上記保護情報を読み
出し、書込動作を停止させるメモリ制御回路とを設ける
ことにより、ハードウェア故障などの装置故障時に、メ
モリ内容の破壊を最小限に抑え得る効果がある。

【図面の簡単な説明】

第１図は、本発明の電子ディスク装置の一実施例を示す
ブロック図である。 １５・・・・・・データメモリ回路、 １７・・・・・・制御メモリ回路、 ２１・・・・・・メモリ制御回路。 出　　願　　人 日本電気株式会社 代　　理　　人

Claims (1)

1. 【特許請求の範囲】 データおよび管理情報などを格納するデータメモリ回路
   と、 このデータメモリ回路と同一のアドレスを有し、このデ
   ータメモリ回路の格納内容を装置の故障時に保護するた
   めの保護情報を格納する制御メモリ回路と、 この制御メモリ回路に格納される前記保護情報を生成し
   、これをあらかじめ前記制御メモリ回路に書き込み、か
   つ装置の故障時には前記データメモリ回路の所望のアド
   レスに対する書き込みに際して、その前に、前記制御メ
   モリ回路から、このデータメモリ回路に対する書込アド
   レスと同一のアドレスに格納された前記保護情報を読み
   出し、書込動作を停止させるメモリ制御回路 とを具備することを特徴とする電子ディスク装置。