JPH01302866A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01302866A JPH01302866A JP13360388A JP13360388A JPH01302866A JP H01302866 A JPH01302866 A JP H01302866A JP 13360388 A JP13360388 A JP 13360388A JP 13360388 A JP13360388 A JP 13360388A JP H01302866 A JPH01302866 A JP H01302866A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor part
- ion
- ion implantation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はへテロ接合を有する半導体構体にオーミック電
極を形成してなる半導体装置に関するもので、この半導
体装置を利用して電界効果型トランジスタ（ＦＥＴ）を
構成したときそのＦＥＴのゲート・ソース間の寄生抵抗
を小さくできる半導体装置を提供しようとするものであ
る。
極を形成してなる半導体装置に関するもので、この半導
体装置を利用して電界効果型トランジスタ（ＦＥＴ）を
構成したときそのＦＥＴのゲート・ソース間の寄生抵抗
を小さくできる半導体装置を提供しようとするものであ
る。
←）従来の技術
従来のへテロ接合を有する半導体構体を利用する電界効
果トランジスタとしてＨＥＭＴ（ＨｉｙｈＥｌ！ｅｃｔ
ｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｅｒ）が
知られている。このＨＥＭＴの最も典型的な構成では、
第７図に示す如く、半絶縁性ＧａＡｓ基板グυ上に、ア
ンドープＧ ａ Ａ ｓ層（７ｚ、シリコンドープのｎ
型ＡｌｘＱａｔ−ＸＡＳ層内、及びｎ型ＧａＡｓ層σ燭
をＪ［次積層し、ｎ型Ｇ ａ Ａ ｓ ／１（７４１上
にソース、ドレイン電極となるオーミック電極σ１ｆｆ
ｌを形成し、実質上ｎ型Ａ／’ｘＧａ１−ｘＡｓ層（７
３１上にゲー）ｔｌ極となるショットキ電極σηを形成
している。そして、オーミツクイ極閥σＱとしてはＡ
ｕ Ｇ ｅ／Ｎｉが用いられている。
果トランジスタとしてＨＥＭＴ（ＨｉｙｈＥｌ！ｅｃｔ
ｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｅｒ）が
知られている。このＨＥＭＴの最も典型的な構成では、
第７図に示す如く、半絶縁性ＧａＡｓ基板グυ上に、ア
ンドープＧ ａ Ａ ｓ層（７ｚ、シリコンドープのｎ
型ＡｌｘＱａｔ−ＸＡＳ層内、及びｎ型ＧａＡｓ層σ燭
をＪ［次積層し、ｎ型Ｇ ａ Ａ ｓ ／１（７４１上
にソース、ドレイン電極となるオーミック電極σ１ｆｆ
ｌを形成し、実質上ｎ型Ａ／’ｘＧａ１−ｘＡｓ層（７
３１上にゲー）ｔｌ極となるショットキ電極σηを形成
している。そして、オーミツクイ極閥σＱとしてはＡ
ｕ Ｇ ｅ／Ｎｉが用いられている。
オーミック電極のコンタクト抵抗、これを含むゲート・
ソース間寄生抵抗はＨＥＭＴの動作特性に犬きく影響を
及ぼすなめ、コンタクト抵抗、ゲート・ソース間寄生抵
抗の一層の低減が動作特性向上の走めに必要とされてい
る。ところで、ＡｕＧｅ／Ｎｉのオーミック電極はオー
ミック形成後に、４００°Ｃ程度以上のアニールを行な
うとコンタクト抵抗の増加が起こるため、現在、オーミ
ック形成後には、４００℃以上に昇温するプロセスを採
らないようにしている。しかしながら、半導体構体とし
てＧａＡｓ ｏｎ ８３基板を用意し、ＧａＡｓ上
に作製した素子とＳｉ上に作製した素子を結合するよう
な場合には、ＧａＡｓ上にオーミック電極を形成し念後
、プロセス上、５００〜６００°Ｃ程度に昇温すること
が必要となる。このような場合には、Ａ〔粉ｅ／Ｎｉ電
極を使用することができないため、耐熱性の漬れたオー
ミック電極の形成が必要となる。ＧａＡｓ基板上への耐
熱性の優れた電極例として、Ｇｅ／Ｉｎ／Ｍｏ／Ｗの４
層金属が報告されている（Ｍ２Ｍｕｒａｋａｍｉ ｅ
ｔ ａ！、：Ｊ。
ソース間寄生抵抗はＨＥＭＴの動作特性に犬きく影響を
及ぼすなめ、コンタクト抵抗、ゲート・ソース間寄生抵
抗の一層の低減が動作特性向上の走めに必要とされてい
る。ところで、ＡｕＧｅ／Ｎｉのオーミック電極はオー
ミック形成後に、４００°Ｃ程度以上のアニールを行な
うとコンタクト抵抗の増加が起こるため、現在、オーミ
ック形成後には、４００℃以上に昇温するプロセスを採
らないようにしている。しかしながら、半導体構体とし
てＧａＡｓ ｏｎ ８３基板を用意し、ＧａＡｓ上
に作製した素子とＳｉ上に作製した素子を結合するよう
な場合には、ＧａＡｓ上にオーミック電極を形成し念後
、プロセス上、５００〜６００°Ｃ程度に昇温すること
が必要となる。このような場合には、Ａ〔粉ｅ／Ｎｉ電
極を使用することができないため、耐熱性の漬れたオー
ミック電極の形成が必要となる。ＧａＡｓ基板上への耐
熱性の優れた電極例として、Ｇｅ／Ｉｎ／Ｍｏ／Ｗの４
層金属が報告されている（Ｍ２Ｍｕｒａｋａｍｉ ｅ
ｔ ａ！、：Ｊ。
Ａｐｐｌ、Ｐｈｙｓ、６２（８）、 １５０ｃｔｏｂ
ｅｒ１９８７゜ｐ３２９５〜ｐ５３０５ ’Ｔｈｅｒ
ｍａｌｌｙ ｓｔａｂｌｅｏｈｍ＋ｃ ｃｏｎｔａ
ｃｔｓ ｔｏ ｎ−ｔｙｐｅ ＧａＡｓ ：１１、
ＭｏＧｅＩｎＷ ｃｏｎｔａｃｔ ｍｅｔａＩ！’
参照）。
ｅｒ１９８７゜ｐ３２９５〜ｐ５３０５ ’Ｔｈｅｒ
ｍａｌｌｙ ｓｔａｂｌｅｏｈｍ＋ｃ ｃｏｎｔａ
ｃｔｓ ｔｏ ｎ−ｔｙｐｅ ＧａＡｓ ：１１、
ＭｏＧｅＩｎＷ ｃｏｎｔａｃｔ ｍｅｔａＩ！’
参照）。
（−埼 発明が解決しようとする課題上述の半導体構
体に耐熱性の優れたオーミック電’＆（Ｇｅ／Ｉｎ／Ｍ
ｏ／Ｗの４層電極）を形成してＦＢＴを構成すると、そ
のＦＢＴのゲート・ソース間の寄生抵抗Ｒ８が、従来の
オーミック電極（ＡｕＧｅ／Ｎｉの２層電極）における
同種の寄生抵抗の１６倍程度になるということが実験的
に確認され九。
体に耐熱性の優れたオーミック電’＆（Ｇｅ／Ｉｎ／Ｍ
ｏ／Ｗの４層電極）を形成してＦＢＴを構成すると、そ
のＦＢＴのゲート・ソース間の寄生抵抗Ｒ８が、従来の
オーミック電極（ＡｕＧｅ／Ｎｉの２層電極）における
同種の寄生抵抗の１６倍程度になるということが実験的
に確認され九。
本発明はこの寄生抵抗を低減させることができる半導体
装置を提供しようとするものである。
装置を提供しようとするものである。
に）課題を解決するための手段
本発明はイオンアンドープの第１半導体材料よりなる第
１半導体部を有する基板の該第１半導体部上に、イオン
ドープの第２半導体材料からなる第２半導体部を形成し
、この第２半導体部上にイオンドープの第１半導体材料
からなる第３半導体部を形成し、更にこの第３半導体部
上に該第３半導体部にオーミック接続されている電極を
形成してなる半導体装置において、前記１極直下の前記
第３、第２、第１各半導体部内に、前記第１半導体部と
第２半導体部との境界付近に或いは該境界付近並びに前
記第２半導体部と第３半導体部との境界付近にピーク濃
度を有するようにイオン注入領域を形成していることを
特徴とする半導体装置である。
１半導体部を有する基板の該第１半導体部上に、イオン
ドープの第２半導体材料からなる第２半導体部を形成し
、この第２半導体部上にイオンドープの第１半導体材料
からなる第３半導体部を形成し、更にこの第３半導体部
上に該第３半導体部にオーミック接続されている電極を
形成してなる半導体装置において、前記１極直下の前記
第３、第２、第１各半導体部内に、前記第１半導体部と
第２半導体部との境界付近に或いは該境界付近並びに前
記第２半導体部と第３半導体部との境界付近にピーク濃
度を有するようにイオン注入領域を形成していることを
特徴とする半導体装置である。
（ホ）作 用
第１半導体部と第２半導体部との境界付近にピークａ度
を有するイオン注入領域は第１、第２各半導体部のバン
ド不連続による抵抗増加傾向を抑制させ、一方、第２半
導体部と第３半導体部との境界付近にピーク１度を有す
るイオン注入領域は第２、第３半導体部の間のへテロ界
面の存在や低Φヤリ７１度層による抵抗増加傾向を抑制
させる。
を有するイオン注入領域は第１、第２各半導体部のバン
ド不連続による抵抗増加傾向を抑制させ、一方、第２半
導体部と第３半導体部との境界付近にピーク１度を有す
るイオン注入領域は第２、第３半導体部の間のへテロ界
面の存在や低Φヤリ７１度層による抵抗増加傾向を抑制
させる。
（へ）実施例
本発明の実施例を図ＵｆＪに従い説明する。第１図は第
１実施例を用いてＨＷ Ｍ Ｔを構成したものの要部断
面図である。
１実施例を用いてＨＷ Ｍ Ｔを構成したものの要部断
面図である。
第１図において、ｉｌ＋は半絶縁性Ｇａ Ａ Ｓ材料（
以下ＧａＡｓ材料を第１半導体材料とい５）からなる基
板で、この基板の上部にはイオンアンドープの第１半導
体材料よシなる第１半導体部（２）を備えている。本実
施例とは異なシ、第１半導体部がＷｉ仮を兼ねるように
構成しても良い。尚、この第１半導体部（２）の厚さは
１μｍにしている。この第１半導体部（２）上には、ｎ
型イオン（Ｓｉイオン）をドープ（ドーグ渣２ Ｘ １
０’に）してなるＡｒＧａＡｓ材料（以下第２半導体材
料という）からなる第２半導体部（３）が設けられてい
る（厚さ５００Ｘ）。（４）はこの第２半導体部（３）
上に形成されている第３半導体部であり、このｇ６半導
体部は第１半導体材料からなりＳｉイオンがドープ（ド
ープ量２ ｘ １０”／” ）されている。厚さは５０
０Ｘである。
以下ＧａＡｓ材料を第１半導体材料とい５）からなる基
板で、この基板の上部にはイオンアンドープの第１半導
体材料よシなる第１半導体部（２）を備えている。本実
施例とは異なシ、第１半導体部がＷｉ仮を兼ねるように
構成しても良い。尚、この第１半導体部（２）の厚さは
１μｍにしている。この第１半導体部（２）上には、ｎ
型イオン（Ｓｉイオン）をドープ（ドーグ渣２ Ｘ １
０’に）してなるＡｒＧａＡｓ材料（以下第２半導体材
料という）からなる第２半導体部（３）が設けられてい
る（厚さ５００Ｘ）。（４）はこの第２半導体部（３）
上に形成されている第３半導体部であり、このｇ６半導
体部は第１半導体材料からなりＳｉイオンがドープ（ド
ープ量２ ｘ １０”／” ）されている。厚さは５０
０Ｘである。
このように構成してなる半導体構体上にはゲート電極と
なるショットキｗｔｆＩ（５１と、ソース・ドレイン各
電極となるオーミック電極１６１＋７１とを形成してい
る。ショットキ電極（５）はその下のへテロ接合部に電
界作用を付与するように第３半導体部（４）の凹部に形
成されている。一方、オーミック電極（６）（７）は耐
熱性の優れたオーミック電極を得るため、第３半導体部
側から順次、Ｇｅ／Ｉｎ／Ｍｏ／Ｗ ｔ−積層してなる
４層構造に形成している。
なるショットキｗｔｆＩ（５１と、ソース・ドレイン各
電極となるオーミック電極１６１＋７１とを形成してい
る。ショットキ電極（５）はその下のへテロ接合部に電
界作用を付与するように第３半導体部（４）の凹部に形
成されている。一方、オーミック電極（６）（７）は耐
熱性の優れたオーミック電極を得るため、第３半導体部
側から順次、Ｇｅ／Ｉｎ／Ｍｏ／Ｗ ｔ−積層してなる
４層構造に形成している。
ｆ８１ｆ９１はオーミック電極ｆ６１１７１直下の第３
、第２、第１各半導体部（４）（３１＋２１内に形成し
てなるイオン注入領域であり、このイオン注入領域を形
成する之めのイオン注入条件は加速電圧１２０ＫｅＶ、
ドーズｔｓｘｔｏ’％−である。ここで、このイオン注
入領域ｆ８１ｆ９１は第１半導体部（２）と第２半導体
部１３）との境界付近でピーク濃度を持つように構成さ
れている。このＨＥＭＴのゲート・ソース間の寄生抵抗
（Ｒ２］は、このようなイオン注入領域を持之ない従来
の半導体構体に上記各電極を形成してなる１４ Ｅ Ｍ
Ｔの寄生抵抗（Ｒ１）に比べて小さい抵抗値を示す。
、第２、第１各半導体部（４）（３１＋２１内に形成し
てなるイオン注入領域であり、このイオン注入領域を形
成する之めのイオン注入条件は加速電圧１２０ＫｅＶ、
ドーズｔｓｘｔｏ’％−である。ここで、このイオン注
入領域ｆ８１ｆ９１は第１半導体部（２）と第２半導体
部１３）との境界付近でピーク濃度を持つように構成さ
れている。このＨＥＭＴのゲート・ソース間の寄生抵抗
（Ｒ２］は、このようなイオン注入領域を持之ない従来
の半導体構体に上記各電極を形成してなる１４ Ｅ Ｍ
Ｔの寄生抵抗（Ｒ１）に比べて小さい抵抗値を示す。
第２図は本発明の他の実施例を示すものである。
これは、第１図の第１実施例の半導体構体に、更に、イ
オン注入領ｗｔ１１１（ｆｉ＋を形成したことを特徴と
するものである。このイオン注入領域を形成するための
イオン注入条件は加速電圧６０ＫｅＶ、ドーズｉｓ ｘ
１ｏ’３ｙｄでＴｏシ、このイオン注入領域１１αα
Ｄは第２半導体部（３１と第３半導体部（４）との境界
付近でピーク濃度を持つように構成されている。この第
２実施例に基づ（ＨＥＭＴのゲート・ソース間の寄生抵
抗（ＲＳ ）は、上記寄生抵抗（Ｒ２）よシも更に小さ
い抵抗値を示す。
オン注入領ｗｔ１１１（ｆｉ＋を形成したことを特徴と
するものである。このイオン注入領域を形成するための
イオン注入条件は加速電圧６０ＫｅＶ、ドーズｉｓ ｘ
１ｏ’３ｙｄでＴｏシ、このイオン注入領域１１αα
Ｄは第２半導体部（３１と第３半導体部（４）との境界
付近でピーク濃度を持つように構成されている。この第
２実施例に基づ（ＨＥＭＴのゲート・ソース間の寄生抵
抗（ＲＳ ）は、上記寄生抵抗（Ｒ２）よシも更に小さ
い抵抗値を示す。
第３図は本発明の更に他の実施例を示すものである。こ
れは、第１実施例に比べて、第２半導体部の厚さ、第３
半導体部の構成、及びイオン注入領域形成のためのイオ
ン注入条件を変更したものである。即ち、第２半導体部
（３）の厚さは２５ＯＮであり、第３半導体部（４）は
厚さ２００Ａのｎ型の第１半導体材料（ドープＭ ３
ｘ １０１７／１５ ）からなる内部層（４ａ）と該内
部層上に形成されている５ｏｏＸのｎ型の第１半導体材
料（ドープ量２×１０１８Ｓ〕からなる外部層（４ｂ）
とを備えておシ、イオン注入領域（８１ｆ９１のイオン
注入条件は加速電圧１１０ＫｅＶ、ドーズｔｓ ｘ １
ｏ１３ｙｃｉｖｃ設定している。上記内部層（４ａ）は
ゲート部のリーク電流低減の九めに利用される。この第
３実施例に基づ＜ＨＢＭＴのゲート・ソース間の寄生抵
抗（Ｒ５）は、上記イオン注入領Ｍｆ８１ｉ９１を持た
ない半導体構体に形成してなるＨＥＭＴの寄生抵抗（Ｒ
４〕に比べて小さい抵抗値を示す。
れは、第１実施例に比べて、第２半導体部の厚さ、第３
半導体部の構成、及びイオン注入領域形成のためのイオ
ン注入条件を変更したものである。即ち、第２半導体部
（３）の厚さは２５ＯＮであり、第３半導体部（４）は
厚さ２００Ａのｎ型の第１半導体材料（ドープＭ ３
ｘ １０１７／１５ ）からなる内部層（４ａ）と該内
部層上に形成されている５ｏｏＸのｎ型の第１半導体材
料（ドープ量２×１０１８Ｓ〕からなる外部層（４ｂ）
とを備えておシ、イオン注入領域（８１ｆ９１のイオン
注入条件は加速電圧１１０ＫｅＶ、ドーズｔｓ ｘ １
ｏ１３ｙｃｉｖｃ設定している。上記内部層（４ａ）は
ゲート部のリーク電流低減の九めに利用される。この第
３実施例に基づ＜ＨＢＭＴのゲート・ソース間の寄生抵
抗（Ｒ５）は、上記イオン注入領Ｍｆ８１ｉ９１を持た
ない半導体構体に形成してなるＨＥＭＴの寄生抵抗（Ｒ
４〕に比べて小さい抵抗値を示す。
第４図は本発明の更に他の実施例を示すものである。こ
れは、第３図の実施例の半導体構体に、更に、イオン注
入領域任■ａυを形成したことを特徴とするものである
。このイオン注入領域を形成するためのイオン注入条件
は加速電圧８０ＫｅＶ、ドーズ量５ ｘ １ （３”７
ｃｗ’でアシ、このイオン注入領填Ｕ旧υは第２半導体
部（３１と第３半導体部（４ａ）との境界付近でピーク
濃度を持つように構成されている。この実施例に基づ＜
ＨＥＭＴのゲート・ソ−ス間の寄生抵抗（Ｒ６）は上記
寄生抵抗（Ｒ５）よりも更に小さい抵抗値を示す。
れは、第３図の実施例の半導体構体に、更に、イオン注
入領域任■ａυを形成したことを特徴とするものである
。このイオン注入領域を形成するためのイオン注入条件
は加速電圧８０ＫｅＶ、ドーズ量５ ｘ １ （３”７
ｃｗ’でアシ、このイオン注入領填Ｕ旧υは第２半導体
部（３１と第３半導体部（４ａ）との境界付近でピーク
濃度を持つように構成されている。この実施例に基づ＜
ＨＥＭＴのゲート・ソ−ス間の寄生抵抗（Ｒ６）は上記
寄生抵抗（Ｒ５）よりも更に小さい抵抗値を示す。
第３図は本発明の更に他の実施例を示すものである。こ
れは、第１実施例に比べて、第２半導体部の構成を変更
したものである。即ち、第２半導体部（３）は厚さ２５
０Ｘのｎ型の第２半導体材料（ドープ槍２ Ｘ １０’
シー）からなる内部層（６ａ）と、該内部層上に形成さ
れている５００Ｘのｎ型の第２半導体材料（ドープｆ
２ Ｘ １０”／’３’）からなる外部層（５ｂ）とを
備えている。内部層（５ａ）の組成は上述の各実施例に
おける第２半導体部と同様、Ａｌｏ２７ＧａＯ５７５Ａ
Ｓ であるが、外部層（３ｂ）の組成はＡ ｌａｘ Ｇ
ａ＋−ｘＡｓ （０＜Ｘ≦０．２７）としている。本実
施例におけるイオン注入領域（８１ｉ９１のイオン注入
条件は第１実施例と同様、加速電圧１２０ ＫｅＶ、ド
ースｋｋ ５ Ｘ １ ｏ１′／ｃｓ２であり、このイ
オン注入領域ｆ８１ｆ９１は第１半導体部（２）と第２
半導体部（５ａ）との境界付近でピーク濃度を持つよう
に構成されている。この半導体溝体を用いてなるＨＢＭ
Ｔのゲート・ソース間の寄生抵抗（Ｒ６）は、このよう
なイオン注入領域を持たない半導体構体をベースに構成
してなるＨＥＭＴの寄生抵抗（Ｒ７）に比べて小さい抵
抗値を示す。
れは、第１実施例に比べて、第２半導体部の構成を変更
したものである。即ち、第２半導体部（３）は厚さ２５
０Ｘのｎ型の第２半導体材料（ドープ槍２ Ｘ １０’
シー）からなる内部層（６ａ）と、該内部層上に形成さ
れている５００Ｘのｎ型の第２半導体材料（ドープｆ
２ Ｘ １０”／’３’）からなる外部層（５ｂ）とを
備えている。内部層（５ａ）の組成は上述の各実施例に
おける第２半導体部と同様、Ａｌｏ２７ＧａＯ５７５Ａ
Ｓ であるが、外部層（３ｂ）の組成はＡ ｌａｘ Ｇ
ａ＋−ｘＡｓ （０＜Ｘ≦０．２７）としている。本実
施例におけるイオン注入領域（８１ｉ９１のイオン注入
条件は第１実施例と同様、加速電圧１２０ ＫｅＶ、ド
ースｋｋ ５ Ｘ １ ｏ１′／ｃｓ２であり、このイ
オン注入領域ｆ８１ｆ９１は第１半導体部（２）と第２
半導体部（５ａ）との境界付近でピーク濃度を持つよう
に構成されている。この半導体溝体を用いてなるＨＢＭ
Ｔのゲート・ソース間の寄生抵抗（Ｒ６）は、このよう
なイオン注入領域を持たない半導体構体をベースに構成
してなるＨＥＭＴの寄生抵抗（Ｒ７）に比べて小さい抵
抗値を示す。
第３図は本発明の更に他の実施例を示すものである。こ
れは、第３図の実施例の半導体構体に、更に、イオン注
入領域ｉｌｌ ｆｌ １１を形成したことを特徴とする
ものである。このイオン注入領域を形成する九めのイオ
ン注入条件は第２実施例と同様、加速電圧６０Ｉ（ｅＶ
、ドーズＨ５ｘ １０”７ｃｔ’であυ、このイオン注
入領域＋１（ｌｆｌｌｌは第２半導体部（６ｂ）と第３
半導体部（４）との境界付近でピーク濃度を持つように
構成されている。この実施例に基づく１４ｇＭＴのゲー
ト・ソース間の寄生抵抗（Ｒ９〕は上記寄生抵抗（Ｒ８
）よりも更に小さい抵抗値を示す。
れは、第３図の実施例の半導体構体に、更に、イオン注
入領域ｉｌｌ ｆｌ １１を形成したことを特徴とする
ものである。このイオン注入領域を形成する九めのイオ
ン注入条件は第２実施例と同様、加速電圧６０Ｉ（ｅＶ
、ドーズＨ５ｘ １０”７ｃｔ’であυ、このイオン注
入領域＋１（ｌｆｌｌｌは第２半導体部（６ｂ）と第３
半導体部（４）との境界付近でピーク濃度を持つように
構成されている。この実施例に基づく１４ｇＭＴのゲー
ト・ソース間の寄生抵抗（Ｒ９〕は上記寄生抵抗（Ｒ８
）よりも更に小さい抵抗値を示す。
上記各寄生抵抗（１４１３〜（１＜９）はＨＥＭＴのゲ
ートに定電流を流し、ドレインバイアスを変化させたと
きの、ゲート・ソース間゛鑞圧とソース電流との関係か
ら導出してなるもので、上記各寄生抵抗はそれぞれ次の
抵抗値（単位オーム］を示した。
ートに定電流を流し、ドレインバイアスを変化させたと
きの、ゲート・ソース間゛鑞圧とソース電流との関係か
ら導出してなるもので、上記各寄生抵抗はそれぞれ次の
抵抗値（単位オーム］を示した。
Ｒ１＝４．１． Ｒ２社５．０． Ｒ４ｌ場２
．４゜Ｒ４＝４．５． Ｒ５＝３．２． Ｒ６
電２．６゜Ｒ７”４．０． Ｒｅ”２．９．
Ｒ９−”２．５゜（ト）発明の効果 本発明の半導体装置は第１半導体部と第２半導体部との
境界付近にピーク濃度を有するイオン注入領域を設けて
いるので、このイオン注入領域が第１、第２半導体部の
バンド不連続による抵抗増加傾向を抑制させ、この半導
体構体に耐熱性の潰れたオーミック電標を持つＨＥＭＴ
を構成しても寄生抵抗を小さくすることができる。又、
第２半導体部と第３半導体部との境界付近にピーク濃度
を有するイオン注入領域を更に形成するようにすれば、
両生導体部間のへテロ界面の存在や低キヤリア濃度層に
よる抵抗増加傾向を抑制させることができ、更に寄生抵
抗の抵抗値を低減させることができる。
．４゜Ｒ４＝４．５． Ｒ５＝３．２． Ｒ６
電２．６゜Ｒ７”４．０． Ｒｅ”２．９．
Ｒ９−”２．５゜（ト）発明の効果 本発明の半導体装置は第１半導体部と第２半導体部との
境界付近にピーク濃度を有するイオン注入領域を設けて
いるので、このイオン注入領域が第１、第２半導体部の
バンド不連続による抵抗増加傾向を抑制させ、この半導
体構体に耐熱性の潰れたオーミック電標を持つＨＥＭＴ
を構成しても寄生抵抗を小さくすることができる。又、
第２半導体部と第３半導体部との境界付近にピーク濃度
を有するイオン注入領域を更に形成するようにすれば、
両生導体部間のへテロ界面の存在や低キヤリア濃度層に
よる抵抗増加傾向を抑制させることができ、更に寄生抵
抗の抵抗値を低減させることができる。
第１図、第２図、第３図、第４図、第３図、第３図はそ
れぞれ本発明装置の異なる実施例の概略構成図、＠７図
は従来装置の概略構成図である。
れぞれ本発明装置の異なる実施例の概略構成図、＠７図
は従来装置の概略構成図である。
Claims (1)
- 【特許請求の範囲】 １、イオンアンドープの第１半導体材料からなる第１半
導体部を有する基板の該第１半導体部上に、イオンドー
プの第２半導体材料からなる第２半導体部を形成し、こ
の第２半導体部上にイオンドープの第１半導体材料から
なる第３半導体部を形成し、更にこの第３半導体部上に
該第３半導体部にオーミック接続されている電極を形成
してなる半導体装置において、前記電極直下の前記第３
、第２、第１各半導体部内に、前記第１半導体部と第２
半導体部との境界付近にピーク濃度を有するようにイオ
ン注入領域を形成していることを特徴とする半導体装置
。 ２、イオンアンドープの第１半導体材料からなる第１半
導体部を有する基板の該第１半導体部上に、イオンドー
プの第２半導体材料からなる第２半導体部を形成し、こ
の第２半導体部上にイオンドープの第１半導体材料から
なる第３半導体部を形成し、更にこの第３半導体部上に
該第３半導体部にオーミック接続されている電極を形成
している半導体装置において、前記電極直下の前記第３
、第２、第１各半導体部内に、前記第１半導体部と前記
第２半導体部との境界付近並びに前記第２半導体部と前
記第３半導体部との境界付近にそれぞれピーク濃度を有
するようにイオン注入領域を形成していることを特徴と
する半導体装置。 ３、請求項１又は２の前記電極は、Ｇｅ／Ｉｎ／Ｍｏ／
Ｗの層構造であることを特徴とする半導体装置。 ４、前記第３半導体部はイオン濃度が異なる２層構造で
あり、イオン濃度の低い層が前記第２半導体部側に配設
されていることを特徴とする請求項１又は２又は３記載
の半導体装置。 ５、前記第１半導体材料はＧａＡｓであり、前記第２半
導体材料はＡｌＧａＡｓであり、前記第２半導体部はＡ
ｌの組成比の異なる２層を有し、Ａｌの組成比の大きい
層が前記第１半導体部側に配設されていることを特徴と
する請求項１又は２又は３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13360388A JPH01302866A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13360388A JPH01302866A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302866A true JPH01302866A (ja) | 1989-12-06 |
Family
ID=15108662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13360388A Pending JPH01302866A (ja) | 1988-05-31 | 1988-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283915A (ja) * | 2008-05-09 | 2009-12-03 | Cree Inc | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134480A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置 |
| JPS62264672A (ja) * | 1986-05-13 | 1987-11-17 | Fujitsu Ltd | 半導体装置 |
| JPS63104484A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-05-31 JP JP13360388A patent/JPH01302866A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134480A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体装置 |
| JPS62264672A (ja) * | 1986-05-13 | 1987-11-17 | Fujitsu Ltd | 半導体装置 |
| JPS63104484A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283915A (ja) * | 2008-05-09 | 2009-12-03 | Cree Inc | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 |
| US9711633B2 (en) | 2008-05-09 | 2017-07-18 | Cree, Inc. | Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329677B1 (en) | Field effect transistor | |
| JPH0435904B2 (ja) | ||
| US5739557A (en) | Refractory gate heterostructure field effect transistor | |
| JPH06120520A (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| EP0130676A2 (en) | Semiconductor device having a hetero junction | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS6182477A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP7313197B2 (ja) | 半導体装置 | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| US5532507A (en) | MES field effect transistor possessing lightly doped drain | |
| JPH01302866A (ja) | 半導体装置 | |
| JPS6359272B2 (ja) | ||
| JP3601649B2 (ja) | 電界効果トランジスタ | |
| CA1158366A (en) | Semiconductor device of the high frequency field effect transistor type and charge coupled device using such a semiconductor | |
| JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| JPH0328065B2 (ja) | ||
| JPS61116875A (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS58212182A (ja) | 半導体装置 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JPS6153778A (ja) | 電界効果トランジスタ | |
| JPS6365676A (ja) | 電界効果トランジスタ |