JPH0130307B2 - - Google Patents
Info
- Publication number
- JPH0130307B2 JPH0130307B2 JP55094348A JP9434880A JPH0130307B2 JP H0130307 B2 JPH0130307 B2 JP H0130307B2 JP 55094348 A JP55094348 A JP 55094348A JP 9434880 A JP9434880 A JP 9434880A JP H0130307 B2 JPH0130307 B2 JP H0130307B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- junction
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波帯で用いられ
るトランジスタの構造に関する。
るトランジスタの構造に関する。
超高周波トランジスタを設計する上に於て、高
周波帯での動作を可能にする為にはエミツタのフ
リンジング効果を考慮して限られた面積でエミツ
タの周囲長（LE）が最大になる様にし、又帰還
容量となり利得低下を生じさせるコレクタベース
接合容量（Cob）を最小にするためコレクタ面積
（Ac）が最小になる様にして、LE／Acをできる
限り大きくとるように配慮している。
周波帯での動作を可能にする為にはエミツタのフ
リンジング効果を考慮して限られた面積でエミツ
タの周囲長（LE）が最大になる様にし、又帰還
容量となり利得低下を生じさせるコレクタベース
接合容量（Cob）を最小にするためコレクタ面積
（Ac）が最小になる様にして、LE／Acをできる
限り大きくとるように配慮している。
しかしながら、第１図に模式的に示すように、
コレクタ領域１上にベース２、エミツタ３の各領
域を有するプレーナ構造ではエミツタ６及びベー
ス電極が同一平面上にある為、お互いの電極を分
離する領域（スペーシング）が必要である。従つ
てスペーシング部分によりコレクタ面積が大きく
なつてしまいLE／Acを上げるには限界があつた。
この限界を打破し新しい構造である段付電極トラ
ンジスタ（SFT）も提案されている。これは第
２図に示すようにエミツタ電極６′、ベース電極
５′の間に段差を設ける事によりスペーシングを
ほぼ零にするようにしたものである。ここでエミ
ツタ電極６′は囲りを絶縁膜で囲まれた導体層
６″を介してエミツタ領域３に接続される。しか
しこの、SET構造に於ても、依然として平面的
な電極配置となつているために、コレクタ面積は
まだ余分な部分（外部ベース領域）を含んでお
り、LE／Acを十分高く取ることができなかつた。
コレクタ領域１上にベース２、エミツタ３の各領
域を有するプレーナ構造ではエミツタ６及びベー
ス電極が同一平面上にある為、お互いの電極を分
離する領域（スペーシング）が必要である。従つ
てスペーシング部分によりコレクタ面積が大きく
なつてしまいLE／Acを上げるには限界があつた。
この限界を打破し新しい構造である段付電極トラ
ンジスタ（SFT）も提案されている。これは第
２図に示すようにエミツタ電極６′、ベース電極
５′の間に段差を設ける事によりスペーシングを
ほぼ零にするようにしたものである。ここでエミ
ツタ電極６′は囲りを絶縁膜で囲まれた導体層
６″を介してエミツタ領域３に接続される。しか
しこの、SET構造に於ても、依然として平面的
な電極配置となつているために、コレクタ面積は
まだ余分な部分（外部ベース領域）を含んでお
り、LE／Acを十分高く取ることができなかつた。
本発明は上述の問題点を無くし、LE／Acを十
分高く取れる新規なトランジスタの構造を提供す
ることを目的とする。本発明の半導体装置は、ベ
ース領域の側面にベース電極引き出し用導体層を
接触させ、導体層上にベース電極を形成すること
により構成される。
分高く取れる新規なトランジスタの構造を提供す
ることを目的とする。本発明の半導体装置は、ベ
ース領域の側面にベース電極引き出し用導体層を
接触させ、導体層上にベース電極を形成すること
により構成される。
以下、図面を参照して本発明の一実施例を説明
する。第３図に本発明を高周波用トランジスタに
適用した例を示し、まずその構造について説明す
る。コレクタ領域７の中央部には台形状の突起部
が設けられこの突起部の中に上からエミツタ、ベ
ースの各領域９，８が含まれている。即ち、ベー
ス・エミツタ接合及びベース・コレクタ接合は
夫々平行する平面で形成され、それらの周囲は突
起部の側面に現われている。更に、ベース領域の
側面にはベース領域と同一導電型の不純物が添加
されたポリシリコン層１０の端部が接触してお
り、このポリシリコン層１０上にベース電極１２
が形成されている。一方、エミツタ電極１３は突
起部のエミツタ領域９の表面と接触するように形
成されている。更に、突起部周囲のコレクタ領域
７の表面上には絶縁膜１４が一体に設けられ、こ
の絶縁膜１４により突起部側面に露出しているベ
ース・コレクタ接合面が保護されている。又、ベ
ース電極１２とエミツタ電極１３とは保護膜１１
により互いに絶縁され、かつこの保護膜１１は素
子表面及び突起部のベース・エミツタ接合面を外
部雰囲気から保護している。かかる構造のトラン
ジスタの製造方法を第４図ａ〜ｅに示す各工程で
の断面図を参照して説明する。
する。第３図に本発明を高周波用トランジスタに
適用した例を示し、まずその構造について説明す
る。コレクタ領域７の中央部には台形状の突起部
が設けられこの突起部の中に上からエミツタ、ベ
ースの各領域９，８が含まれている。即ち、ベー
ス・エミツタ接合及びベース・コレクタ接合は
夫々平行する平面で形成され、それらの周囲は突
起部の側面に現われている。更に、ベース領域の
側面にはベース領域と同一導電型の不純物が添加
されたポリシリコン層１０の端部が接触してお
り、このポリシリコン層１０上にベース電極１２
が形成されている。一方、エミツタ電極１３は突
起部のエミツタ領域９の表面と接触するように形
成されている。更に、突起部周囲のコレクタ領域
７の表面上には絶縁膜１４が一体に設けられ、こ
の絶縁膜１４により突起部側面に露出しているベ
ース・コレクタ接合面が保護されている。又、ベ
ース電極１２とエミツタ電極１３とは保護膜１１
により互いに絶縁され、かつこの保護膜１１は素
子表面及び突起部のベース・エミツタ接合面を外
部雰囲気から保護している。かかる構造のトラン
ジスタの製造方法を第４図ａ〜ｅに示す各工程で
の断面図を参照して説明する。
まず、コレクタ基板２０上でコレクタ・ベース
接合、エミツタベース接合を形成する領域をマス
ク技術を用いて絶縁膜２１（例えば窒化膜）で保
護し、スチーム雰囲気中に於て熱酸化を行ない酸
化膜２２を形成する（同図ａ）。次いで絶縁膜２
１を除去し、所望の接合深さになる様コレクタベ
ース接合２３エミツタベース接合２４を形成すべ
く不純物を導入してベース、エミツタ拡散領域２
５，２６を形成する。これはマス絶縁膜２１を形
成する時の一回のマスク目合せ技術で各々の接合
を形成することが出来る（同図ｂ）。次いでベー
スコンタクト領域を形成するために接合を囲む絶
縁膜２２を所定の深さだけエツチング除去し、エ
ミツタ領域２６、ベース領域２５の各側面を露出
させ（台形状の部分）ベース・コレクタ接合部は
絶縁膜２２で覆われたままにする。絶縁膜２２及
び台形状の部分にベースと同一の不純物をドープ
したポリシリコン２７を付着させる（同図ｃ）。
次に最初に用いたマスクを反転させエミツタ領域
２６表面及びベースエミツタ接合２４の側面に付
着したポリシリコン層をレジスト２８を用いて除
去する。この様にしてベース領域２５の側面にの
み付着したポリシリコン層を形成し、低温に於て
ポリシリコンにドープされた不純物を拡散する。
この結果初期に拡散した接合２３，２４をあまり
変化させずに、ベースコンタクト部２９を形成す
る事が出来る（同図ｄ）。次いで全面に絶縁膜３
０を形成し、その上電極配線用金属を蒸着して、
所定の部分をエツチング除去しベース・エミツタ
電極３１，３２を形成すれば良い。コレクタ電極
３３は基板裏面に形成してもよい。このようにし
て以下に述べる著しい作用効果を有する高周波用
トランジスタが得られる。
接合、エミツタベース接合を形成する領域をマス
ク技術を用いて絶縁膜２１（例えば窒化膜）で保
護し、スチーム雰囲気中に於て熱酸化を行ない酸
化膜２２を形成する（同図ａ）。次いで絶縁膜２
１を除去し、所望の接合深さになる様コレクタベ
ース接合２３エミツタベース接合２４を形成すべ
く不純物を導入してベース、エミツタ拡散領域２
５，２６を形成する。これはマス絶縁膜２１を形
成する時の一回のマスク目合せ技術で各々の接合
を形成することが出来る（同図ｂ）。次いでベー
スコンタクト領域を形成するために接合を囲む絶
縁膜２２を所定の深さだけエツチング除去し、エ
ミツタ領域２６、ベース領域２５の各側面を露出
させ（台形状の部分）ベース・コレクタ接合部は
絶縁膜２２で覆われたままにする。絶縁膜２２及
び台形状の部分にベースと同一の不純物をドープ
したポリシリコン２７を付着させる（同図ｃ）。
次に最初に用いたマスクを反転させエミツタ領域
２６表面及びベースエミツタ接合２４の側面に付
着したポリシリコン層をレジスト２８を用いて除
去する。この様にしてベース領域２５の側面にの
み付着したポリシリコン層を形成し、低温に於て
ポリシリコンにドープされた不純物を拡散する。
この結果初期に拡散した接合２３，２４をあまり
変化させずに、ベースコンタクト部２９を形成す
る事が出来る（同図ｄ）。次いで全面に絶縁膜３
０を形成し、その上電極配線用金属を蒸着して、
所定の部分をエツチング除去しベース・エミツタ
電極３１，３２を形成すれば良い。コレクタ電極
３３は基板裏面に形成してもよい。このようにし
て以下に述べる著しい作用効果を有する高周波用
トランジスタが得られる。
即ち、ベース電極３１は端部がベース領域２５
の側面に接触しているポリシリコン層２７上に形
成されているので、ベース・コレクタ接合面積は
突起部の平面的な面積だけとなり、Acを十分小
さくすることができる。従つてエミツタ長LEを
従来と同じにしてもLE／Acを著しく大きく取る
ことができ高周波特性を大きく向上させることが
できる。更に、その製造においても何等困難な作
業を必要とはせず、容易に製作可能である。特に
突起部側面に露出されているベースコレクタ接合
エミツタ・ベース接合部は外部雰囲気から確実に
保護されているため、接合部に不純物が付着して
その耐圧を低くするような特性上、動作上の欠点
もない。更に本構造を用いれば目合せ技術を必要
とせずに簡単な目合わせ工程で微細構造のトラン
ジスタと同等の特性を有する素子の製作が可能で
ある。又、電力用素子に適用する場合には熱バラ
ンスを考慮してユニツトトランジスタ（エミツタ
１本、ベース２本）を各々隔離させて形成しても
相互間の並列接続は極めて容易で、かつ素子面積
の大幅な縮少も達成できる。尚、ベース領域の側
面に接触するポリシリコン層の代わりに、オーミ
ツク接触する金属（例えばアルミニウム等）を用
いてもよいし、絶縁膜や電極の材質は適宜任意に
選択して差し支えない。
の側面に接触しているポリシリコン層２７上に形
成されているので、ベース・コレクタ接合面積は
突起部の平面的な面積だけとなり、Acを十分小
さくすることができる。従つてエミツタ長LEを
従来と同じにしてもLE／Acを著しく大きく取る
ことができ高周波特性を大きく向上させることが
できる。更に、その製造においても何等困難な作
業を必要とはせず、容易に製作可能である。特に
突起部側面に露出されているベースコレクタ接合
エミツタ・ベース接合部は外部雰囲気から確実に
保護されているため、接合部に不純物が付着して
その耐圧を低くするような特性上、動作上の欠点
もない。更に本構造を用いれば目合せ技術を必要
とせずに簡単な目合わせ工程で微細構造のトラン
ジスタと同等の特性を有する素子の製作が可能で
ある。又、電力用素子に適用する場合には熱バラ
ンスを考慮してユニツトトランジスタ（エミツタ
１本、ベース２本）を各々隔離させて形成しても
相互間の並列接続は極めて容易で、かつ素子面積
の大幅な縮少も達成できる。尚、ベース領域の側
面に接触するポリシリコン層の代わりに、オーミ
ツク接触する金属（例えばアルミニウム等）を用
いてもよいし、絶縁膜や電極の材質は適宜任意に
選択して差し支えない。
第１図、第２図は夫々従来のトランジスタの断
面構造図、第３図は本発明の一実施例を示す高周
波用トランジスタの断面図、第４図ａ〜ｅは夫々
その製造工程順での断面図である。 １，７，２０……コレクタ基板、４，１１，１
４，２２，３０……絶縁膜、２，８，２５……ベ
ース領域、３，９，２６……エミツタ領域、５，
５′，１２，３１……ベース電極、６，６′，１
３，３２……エミツタ電極、３３……コレクタ電
極、２３……ベース・コレクタ接合、２４……ベ
ース・エミツタ接合、２９……ベースコンタクト
層、２８……レジスト膜、６″……導体層。
面構造図、第３図は本発明の一実施例を示す高周
波用トランジスタの断面図、第４図ａ〜ｅは夫々
その製造工程順での断面図である。 １，７，２０……コレクタ基板、４，１１，１
４，２２，３０……絶縁膜、２，８，２５……ベ
ース領域、３，９，２６……エミツタ領域、５，
５′，１２，３１……ベース電極、６，６′，１
３，３２……エミツタ電極、３３……コレクタ電
極、２３……ベース・コレクタ接合、２４……ベ
ース・エミツタ接合、２９……ベースコンタクト
層、２８……レジスト膜、６″……導体層。
Claims (1)
- １ 裏面に第１の電極が形成され、表面に平坦な
突起を有する一導電型の半導体基板と、該半導体
基板の前記突起の平坦表面上全面に該平坦表面と
同一面積で形成された他の導電型の第１の半導体
層と、該半導体層の表面に同一面積で形成された
前記一導電型の第２の半導体層と、前記半導体基
板の前記表面で前記突起の周囲に、該突起よりも
厚くかつ前記突起と前記第１の半導体層との厚さ
の和よりも薄く形成された絶縁膜と、該絶縁膜上
に、前記第１の半導体層の側面に接しかつ前記第
１と第２の半導体層との接合および前記半導体基
板の前記突起と前記第１の半導体層との接合に接
触することなく前記第１の半導体層よりも薄く設
けられた半導体物質層の第２の電極と、前記第２
の半導体層の表面に接触する第３の電極とを含む
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9434880A JPS5720468A (en) | 1980-07-10 | 1980-07-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9434880A JPS5720468A (en) | 1980-07-10 | 1980-07-10 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5720468A JPS5720468A (en) | 1982-02-02 |
| JPH0130307B2 true JPH0130307B2 (ja) | 1989-06-19 |
Family
ID=14107773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9434880A Granted JPS5720468A (en) | 1980-07-10 | 1980-07-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5720468A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594165A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS62112279U (ja) * | 1985-12-28 | 1987-07-17 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141317A (en) * | 1974-09-19 | 1976-04-07 | Canon Kk | Jukiginen no seizoho |
| JPS52103971A (en) * | 1976-02-26 | 1977-08-31 | Nec Corp | Semiconductor device |
| JPS5328384A (en) * | 1976-08-27 | 1978-03-16 | Fujitsu Ltd | Production method of semiconductor device |
-
1980
- 1980-07-10 JP JP9434880A patent/JPS5720468A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5720468A (en) | 1982-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3411051A (en) | Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface | |
| JPH0123949B2 (ja) | ||
| ES301020A1 (es) | Dispositivo semiconductor compuesto | |
| JPS5915495B2 (ja) | 半導体装置 | |
| US4631568A (en) | Bipolar transistor construction | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPH0130307B2 (ja) | ||
| US3550292A (en) | Semiconductor device and method of manufacturing the same | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPS6123665B2 (ja) | ||
| JPH02207534A (ja) | 半導体装置 | |
| JPS6258152B2 (ja) | ||
| JPS5875870A (ja) | 半導体装置 | |
| JPS5813032B2 (ja) | 半導体装置の製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS6319870A (ja) | 半導体集積回路 | |
| JPH0157506B2 (ja) | ||
| JPS6185863A (ja) | 半導体集積回路装置 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPS59175765A (ja) | 半導体装置およびその製造方法 | |
| JPH01123472A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH03235334A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS62189752A (ja) | 半導体装置 |