JPH01304548A - プログラム検証方式 - Google Patents

プログラム検証方式

Info

Publication number
JPH01304548A
JPH01304548A JP63135116A JP13511688A JPH01304548A JP H01304548 A JPH01304548 A JP H01304548A JP 63135116 A JP63135116 A JP 63135116A JP 13511688 A JP13511688 A JP 13511688A JP H01304548 A JPH01304548 A JP H01304548A
Authority
JP
Japan
Prior art keywords
program
processing unit
result
state processing
execution table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63135116A
Other languages
English (en)
Inventor
Tatsumi Hayashi
林 辰己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63135116A priority Critical patent/JPH01304548A/ja
Publication of JPH01304548A publication Critical patent/JPH01304548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プログラムの走行確認の検証を行うプログラム検証方式
に関し、 プログラムのステップごとなどにその走行結果を出力し
、これを見てデバッグを迅速に行い得るようにすること
を目的とし、 取り出して検証を行おうとするプログラムをIDに対応
づけ、このIDを実行テーブルに設定するID処理部と
、このID処理部が取り出したプログラムを受け取って
解析して実行し、走行確認を行おうとする計算機システ
ムを構成するステート処理部とを備え、このステート処
理部がプログラムによって指示された処理を実行してそ
の結果を指示された領域に出力し、この出力結果を上記
実行テーブルに設定したIDに対応づけて外部に出力し
得るように構成する。
〔産業上の利用分野〕
本発明は、プログラムの走行確認の検証を行うプログラ
ム検証方式に関するものである。
プログラムの検証は、プログラムのバグが計算機システ
ムに及ぼす影響が大きく、また特別な動作環境でないと
走行できないプログラムがあるため、確実に行う必要性
がある。
〔従来の技術と発明が解決しようとする課ツ〕従来のプ
ログラム検証は、実際の情報処理装置上でプログラムの
各ステップを実行してこれらのステップが正しく実行さ
れることを、各ステップごとのチエツクポイントを出力
し、予め論理的に作成した結果と比較して確認するよう
にしていた。
また、シミュレーションにより、各ステップおよび処理
を実行し、確認および検証を行うようにしていた。
このため、プログラムの検証期間が長くかかり、開発効
率が低下してしまうと共に、未デーバッグルーチンのバ
グを見つけ出し得ないという問題があった。
本発明は、プログラムのステップごとなどにその走行結
果を出力し、これを見てデバッグを迅速に行い得るよう
にすることを目的としている。
〔課題を解決する手段〕
第1図は本発明の原理構成図を示す。
第1図において、ID部1は、検証しようとするプログ
ラム2に付与するインデックスである。
ID処理部4は、IDに対応づけてプログラム2を取り
出し、当J亥[Dを実行テーブル4−1に設定およびプ
ログラム2をステート処理部5に渡すと共に、ステー1
−処理部5によってプログラム2を実行した結果を受け
取り、IDに対応づけて出力するものである。
ステート処理部5は、プログラムを検証する計算機ンス
テム内に設けられ、渡されたプロゲラ1.2を実行して
その結果を指示された領域に出力するものである。
出力装置6は、IDに対応づけてプログラムの処理結果
を印字などするものである。
〔作用〕
本発明は、第1図に示すように、ID処理部4が取り出
したプログラム2に対応づけたID部1を実行テーブル
4〜1に設定すると共に取り出したプログラム2をステ
ート処理部5に渡し、ステート処理部5がこのプログラ
ム2を実行してその結果を指示された領域に出力し、更
に、ID処理部4がこの結果を実行テーブル4−1に設
定されているIDに対応づけて出力装置6に指示し、印
字などするようにしている。
従って、プログラム2の各ステップ毎などにlDに対応
づけてその処理結果が出力され、当該出力結果を見てプ
ログラムの検証を確実かつ容易に行うことが可能となる
〔実施例〕
次に、第2図フローチャートに示す順序に従い、第3図
を用いて本発明の1実施例構成および動作を詳細に説明
する。
第2図において、■は、プログラムカードを一枚読む。
これは、例えば第3図プログラム2−1を読み込むこと
を意味している。
■は、IDを読み実行テーブル4−1に設定する。これ
は、例えば■で第3図プログラム2−1を読み込み、こ
れのIDI  (あるいは順序番号であるステップ1)
を実行テーブル4−1の最上段に図示のように設定する
ことを意味している。
■は、プログラム部をステート処理部に渡す。
これは、第3図プログラム2−1をステート処理部であ
るCPU12に渡す(具体的にはCPUI2配下のMS
U13にロード(スキャンイン)する)ことを意味して
いる。
■は、ステー1・処理部4が以下■および■の処理を行
う。
■は プログラム部を解析して実行する。
■は、実行結果をテーブルに書き込み出力する。
これら■、■は、例えば第3図プログラム2−1をステ
ート処理部であるCPU12に渡したことに対応して、
当該プログラム2−1の第1行目“5CIN  AAA
AAA、32.ON”によって、アドレスAAAAAA
のレジスタの32ビツト目のパリティビットがONに強
制的にセットされる。第2行目の“ARGROlGRO
”の実行時に第3図エラー検出器14によってエラーが
ハードウェア的に検出される。第3行目の“SC○UT
  BBBBBB、ADR=C”によって、第2行目の
実行結果としてラッチ15に保持されているパリティエ
ラーが5VPII内のアドレスCに出力される。そして
、5VPIIがこのアドレスCに格納された結果を、実
行テーブル4−1に設定されたIDに対応づけて印刷さ
せる。
■は、ステート処理部の処理が終了するのを待つ。
■は、ステート処理部からの終了通知に対応して、■で
渡したプログラム部による実行が終了したか否かを判別
する。YESの場合には、■を実行する。NOの場合に
は、■で待つ。
■は、プログラムカードが終了か否かを判別する。YE
Sの場合には、[相]でID、及び処理結果を対応づけ
て出力し、処理の正常性を実行IDにて確認する。これ
は、■、■でステート処理部によって解析・実行された
結果が、IDに対応づけて出力されるため、このIDに
対応づけた結果例えばプログラムのステップ毎の結果を
1iiii5して、当該プログラムの正当性の検証を行
うことを意味している。
第3図において、SVP (サービスプロセッサ)11
は、ID処理部であって、計算機システムにおける各種
サービスを行うものである。この5vpttには、検証
しようとするプログラム2−1.2−2などを格納した
プログラムカード、ステート処理部に実行させる例えば
プログラム2−1のIDあるいは順序番号などの識別子
を格納する実行テーブル4−1、およびステート処理部
がプログラム2−1などを実行した結果を格納するメモ
リ11−1などがある。
CPUI 2は、ステート処理部であって、計算機シス
テムにおける各種処理を行うものである。
MSU (主記憶装置)13は、プログラムなどを格納
するものである。
〔発明の効果〕
以上説明したように、本発明によれば、取り出したプロ
グラムをIDに対応づけ、このIDを実行テーブル4−
1に設定すると共にプログラムの実行を検証しようとす
るステート処理部に渡して実行させ、その結果を実行テ
ーブル4−1に設定したIDに対応づけて出力する構成
を採用しているため、プログラムの各ステップ毎などに
IDに対応づけてその処理結果を出力し、この出力結果
を見てプログラムの検証を確実かつ容易に行うことがで
きる。これにより、プログラムのデバッグ効率を向上さ
せることができ、しかも全プログラムステップの確認を
短時間に行うことができる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図は本発明の動作説
明フローチャート、第3図は本発明の詳細な説明図を示
す。 図中、1はID部、2は検証しようとするプログラム、
4はID処理部、4−1は実行テーブル、5はステート
処理部、6は出力装置を表す。

Claims (1)

  1. 【特許請求の範囲】 プログラムの走行確認の検証を行うプログラム検証方式
    において、 取り出して検証を行おうとするプログラム(2)をID
    に対応づけ、このIDを実行テーブル(4−1)に設定
    するID処理部(4)と、 このID処理部(4)が取り出したプログラム(2)を
    受け取って解析して実行し、走行確認を行おうとする計
    算機システムを構成するステート処理部(5)とを備え
    、 このステート処理部(5)がプログラム(2)によって
    指示された処理を実行してその結果を指示された領域に
    出力し、この出力結果を上記実行テーブル(4−1)に
    設定したIDに対応づけて外部に出力し得るように構成
    したことを特徴とするプログラム検証方式。
JP63135116A 1988-06-01 1988-06-01 プログラム検証方式 Pending JPH01304548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63135116A JPH01304548A (ja) 1988-06-01 1988-06-01 プログラム検証方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63135116A JPH01304548A (ja) 1988-06-01 1988-06-01 プログラム検証方式

Publications (1)

Publication Number Publication Date
JPH01304548A true JPH01304548A (ja) 1989-12-08

Family

ID=15144201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135116A Pending JPH01304548A (ja) 1988-06-01 1988-06-01 プログラム検証方式

Country Status (1)

Country Link
JP (1) JPH01304548A (ja)

Similar Documents

Publication Publication Date Title
JPH01180645A (ja) 保守診断機構の自動検証方式
US4520440A (en) Test verification of processor architecture having a partial instruction set
JP2738360B2 (ja) マルチタスクプログラムのデバッグ方法およびデバッグシステム
JPH07334385A (ja) 保守診断機能の検証方法
JPS59183443A (ja) デバツグ装置
JPH07253909A (ja) マイクロプログラム検証方法
JPH0561734A (ja) 並列プログラムの非決定的動作テスト方法
JPH0214734B2 (ja)
JPH05165680A (ja) メモリ操作トレ−ス装置
JPS61846A (ja) メモリ内容の正常性試験方法
JP2751539B2 (ja) インタフェース検証処理方式
JPS6365539A (ja) 演算処理装置の試験方式
JPH06231000A (ja) データ処理装置の試験方法
JPH011041A (ja) 障害早期検出方式
JPH09231094A (ja) 情報処理装置の論理検証装置
JPS62100844A (ja) 情報処理装置の試験方式
JPH0635749A (ja) データ処理システム
JPS63193235A (ja) 条件コ−ド検査方法
JPS6250858B2 (ja)
JPH07253913A (ja) ログ解析プログラムの検証装置
JPS638949A (ja) プログラムの検査装置
JPH0588879A (ja) プログラム開発支援システム
JPS61131128A (ja) 自己診断方式
JPS6250929A (ja) 構成情報設定方式
JPH11345119A (ja) 情報処理装置