JPH01307264A - Ｐｎｐｎサージ防護デバイス - Google Patents
Ｐｎｐｎサージ防護デバイスInfo
- Publication number
- JPH01307264A JPH01307264A JP63137310A JP13731088A JPH01307264A JP H01307264 A JPH01307264 A JP H01307264A JP 63137310 A JP63137310 A JP 63137310A JP 13731088 A JP13731088 A JP 13731088A JP H01307264 A JPH01307264 A JP H01307264A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- specified
- surge
- range
- preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Thyristors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は雷サージ防護にすぐれた特性をもつＰＮＰＰＮ
サージ防護デバイスに関するものである。
サージ防護デバイスに関するものである。
（従来技術）
２端子双方向サイリスタは良く知られるように、従来か
ら交流調光装置や、瞬時点灯蛍光灯スタータ、更にはナ
トリウムランプの起動素子などのパワー用、或いはトリ
ガ素子として広く使用されている。また近年短時間過電
流耐量が大きいという特性の特徴と、小型安価であり、
しかも２端子であって使用が簡単であるなどの理由から
雷サージ防護用の素子としても幅広く使用される傾向に
ある。特にその性能は各種のサージ吸収装置のなかでも
電話交換機や端末電話機の雷サージ防護に最も適するも
のとして注目され始めている。ところで、例えば電話機
のように多数台が分散配置されて保守に困難を伴うもの
にあっては、故障の少ない信頼性に優れたものの要求と
同時に、確実な雷防護を可能として、電話機回路の正常
な動作を阻害させないための酷しい動作特性が要求され
る。
ら交流調光装置や、瞬時点灯蛍光灯スタータ、更にはナ
トリウムランプの起動素子などのパワー用、或いはトリ
ガ素子として広く使用されている。また近年短時間過電
流耐量が大きいという特性の特徴と、小型安価であり、
しかも２端子であって使用が簡単であるなどの理由から
雷サージ防護用の素子としても幅広く使用される傾向に
ある。特にその性能は各種のサージ吸収装置のなかでも
電話交換機や端末電話機の雷サージ防護に最も適するも
のとして注目され始めている。ところで、例えば電話機
のように多数台が分散配置されて保守に困難を伴うもの
にあっては、故障の少ない信頼性に優れたものの要求と
同時に、確実な雷防護を可能として、電話機回路の正常
な動作を阻害させないための酷しい動作特性が要求され
る。
例えば、
（１）雷サージに対して安定なブレークオーバー電圧■
８゜をもつこと。
８゜をもつこと。
（２）大きな雷サージ電流耐量■、をもつこと。
（３）大きな保持電流■、をもつこと。
（４）静電容量が極力小さいこと。
などの特性が要求される。しかし現在のＰＮＰＮサージ
防護素子の構造パラメータと前記の特性とは互いに相反
する関係にある。従って、一方の特性を満足させると他
方の特性を悪化させるため、従来のＰＮＰＮサージ防護
デバイスではすべての特性を満足させるものを得るのは
非常に困難であった。すでにこの半導体装置の基本構造
は特公昭４１−１５９０２号、特公昭４２−１４２５４
号によって公知であるが、構造パラメータと特性の定量
的な関係が明確でなかった。
防護素子の構造パラメータと前記の特性とは互いに相反
する関係にある。従って、一方の特性を満足させると他
方の特性を悪化させるため、従来のＰＮＰＮサージ防護
デバイスではすべての特性を満足させるものを得るのは
非常に困難であった。すでにこの半導体装置の基本構造
は特公昭４１−１５９０２号、特公昭４２−１４２５４
号によって公知であるが、構造パラメータと特性の定量
的な関係が明確でなかった。
（発明の目的）
本発明は前記の如き電話機の雷サージ防護用としての酷
しい要求を満足させうるＰＮＰＮ雷サージ防護素子の堤
供を目的としてなされたものである。以下に図面を用い
てその詳細を説明する。
しい要求を満足させうるＰＮＰＮ雷サージ防護素子の堤
供を目的としてなされたものである。以下に図面を用い
てその詳細を説明する。
（発明の構成）
（発明の特徴と従来の技術の差）
ＰＮＰＮサージ防護デバイスの断面構造図を第１図に示
す。Ｐ型半導体基板１、拡散で形成したＮ型ベース領域
２．２°、Ｐ型エミッタ領域３．３′、オーミック領域
５．５°および表面不活性膜６，６゛と電極７．７′な
どからＰＮＰＮ構造が構成される。
す。Ｐ型半導体基板１、拡散で形成したＮ型ベース領域
２．２°、Ｐ型エミッタ領域３．３′、オーミック領域
５．５°および表面不活性膜６，６゛と電極７．７′な
どからＰＮＰＮ構造が構成される。
第２図は第１図の等価モデル図を示す。２箇のサイリス
ク８．９が逆並列に配置され、かつそれぞれのゲートが
横方向抵抗Ｒ１，Ｒ２，Ｒ３によりショートゲートされ
た双方向装置である。次に動作を説明する。
ク８．９が逆並列に配置され、かつそれぞれのゲートが
横方向抵抗Ｒ１，Ｒ２，Ｒ３によりショートゲートされ
た双方向装置である。次に動作を説明する。
端子７，７”間に端子７側が正極性となる電圧を、印加
すると接合ＪＲは逆方向バイアスとなり、接合Ｊｓは順
方向バイアスとなる。一方接合Ｊ１は抵抗Ｒ１の電圧降
下で順バイアスになる。この状態において印加電圧が低
い時には接合Ｊ２の逆方向特性により制限される電流が
電極７から流れ出し抵抗Ｒ，，Ｒ，，Ｒ，などによって
サイリスタ９側からサイリスク８側に分流し、分流電流
ｉ４と共に電極７゛に流れこむ、印加電圧がブレークオ
ーバ電圧Ｖ、。を越えると逆方向電流が急激に増加し、
これに伴ってエミッタ領域３直下の抵抗Ｒ１と分流電流
ｉＩによる電圧降下（ｉ＋ＸＲ＋）が生じて接合Ｊ、が
順方向バイアスとなる。そしてこの電圧降下が接合Ｊ＋
の拡散電位を越えるとエミッタ領域３からベース領域２
に正孔が注入され始める。
すると接合ＪＲは逆方向バイアスとなり、接合Ｊｓは順
方向バイアスとなる。一方接合Ｊ１は抵抗Ｒ１の電圧降
下で順バイアスになる。この状態において印加電圧が低
い時には接合Ｊ２の逆方向特性により制限される電流が
電極７から流れ出し抵抗Ｒ，，Ｒ，，Ｒ，などによって
サイリスタ９側からサイリスク８側に分流し、分流電流
ｉ４と共に電極７゛に流れこむ、印加電圧がブレークオ
ーバ電圧Ｖ、。を越えると逆方向電流が急激に増加し、
これに伴ってエミッタ領域３直下の抵抗Ｒ１と分流電流
ｉＩによる電圧降下（ｉ＋ＸＲ＋）が生じて接合Ｊ、が
順方向バイアスとなる。そしてこの電圧降下が接合Ｊ＋
の拡散電位を越えるとエミッタ領域３からベース領域２
に正孔が注入され始める。
一方策２図のサイリスタ８において３．２．１から形成
されるＰＮＰ ）ランリスクと、２．１．２’から形成
されるＮＰＮ）ランリスクの電流増幅率α、。
されるＰＮＰ ）ランリスクと、２．１．２’から形成
されるＮＰＮ）ランリスクの電流増幅率α、。
α２は電流と共に増加する。α１＋αｔ＝＝１に達する
とサイリスタ８がオン状態となる。また電極７への印加
電圧の極性が反対になると同様原理にてサイリスタ９が
オン状態となる。第３図は上記の特性である。Ｉ３はオ
ン状態に移行する電流即ち遷移点電流、Ｖ！はオン電流
ｔｃにおけるオン電圧である。
とサイリスタ８がオン状態となる。また電極７への印加
電圧の極性が反対になると同様原理にてサイリスタ９が
オン状態となる。第３図は上記の特性である。Ｉ３はオ
ン状態に移行する電流即ち遷移点電流、Ｖ！はオン電流
ｔｃにおけるオン電圧である。
次にデバイスパラメータと緒特性との関係を定量的に述
べる。
べる。
■ ブレークオーバー電圧ＶＩＯは一般に半導体基板１
の厚さ、その比抵抗ρ、ベース領域の拡散表面濃度Ｎ５
ｌｌ、拡散深さＸ口に依存する。また各領域の不純物濃
度およびその縦方向の寸法関係に依存する電流増幅率α
、にょって変化する。
の厚さ、その比抵抗ρ、ベース領域の拡散表面濃度Ｎ５
ｌｌ、拡散深さＸ口に依存する。また各領域の不純物濃
度およびその縦方向の寸法関係に依存する電流増幅率α
、にょって変化する。
第４図はベース領域２，２゛のＮ８．を一定として、Ｘ
口をパラメータとして実験によって求めた■、。とρの
関係を示したものである。ｖｌｏはρの増加とともに高
（なる。またＸｊ、が大となることによっても高くなる
。第５図にρを一定とし、ベース領域２．２”のＸ口を
パラメータとして求めたＶ、。とＮＳＢの関係図を示す
。曲線Ａ（実線）からＮｓ、が高゛（なるに伴い■廊。
口をパラメータとして実験によって求めた■、。とρの
関係を示したものである。ｖｌｏはρの増加とともに高
（なる。またＸｊ、が大となることによっても高くなる
。第５図にρを一定とし、ベース領域２．２”のＸ口を
パラメータとして求めたＶ、。とＮＳＢの関係図を示す
。曲線Ａ（実線）からＮｓ、が高゛（なるに伴い■廊。
が低くなることがわかる。
■ 保持電流■、はエミッタ領域３の直下のベース領域
２の伝導度σに依存する。σは■ベース領域２．２′を
形成するＮ３１＋ ＸＪＩ、■エミッタ 。
２の伝導度σに依存する。σは■ベース領域２．２′を
形成するＮ３１＋ ＸＪＩ、■エミッタ 。
拡散深さＸＪｔとＸｊ、との比ｘｊＥ／ Ｘ Ｊ１％■
電流増幅率αｈα２に依存する。第５図の曲線Ｂ（点線
）はＸＪＩをパラメータとしてＮｓＢと１゜を示すもの
である。但し、Ｘ ｊ ｔ／ Ｘ口は一定としている。
電流増幅率αｈα２に依存する。第５図の曲線Ｂ（点線
）はＸＪＩをパラメータとしてＮｓＢと１゜を示すもの
である。但し、Ｘ ｊ ｔ／ Ｘ口は一定としている。
’ＮＳＢが高くなるにともない、１１１が増加すること
がわかる。
がわかる。
■ 第６図にエミッタ領域３，３゛の相互位置に重ね幅
ｄを有するデバイスの断面構造を示す。
ｄを有するデバイスの断面構造を示す。
第７図にｄとＩＣ＋ ターンオン時間ｔｏｎの関係を示
す。但しρ、Ｎ、□ Ｘｊ、を一定とした。
す。但しρ、Ｎ、□ Ｘｊ、を一定とした。
ｄが２００〜７００−が最適でありそれ以降エミッタ実
効面積の減少の影響が加わり低下する。このように、ｄ
の選定により、適切なｌ（、、ｔｏｎを得ることができ
る。
効面積の減少の影響が加わり低下する。このように、ｄ
の選定により、適切なｌ（、、ｔｏｎを得ることができ
る。
■ 静電容量Ｃ４は、■ベース領域２，２”の面積、■
は半導体基板１の比抵抗ρ、■ベース領域２゜２゛のＮ
５Ｉｌの関係を示す。Ｃ４はＮ５Ｉｌが大となるに伴い
増加し、ρが大となると減少する。
は半導体基板１の比抵抗ρ、■ベース領域２゜２゛のＮ
５Ｉｌの関係を示す。Ｃ４はＮ５Ｉｌが大となるに伴い
増加し、ρが大となると減少する。
以上デバイスパラメータと特性の関係について述べた。
従って雷サージ防護デバイスとして要求される各特性を
満足させるためには、上記列挙事項を考慮してデバイス
パラメータを設計することが必要である。従って、Ｖ２
Ｏを１００〜２２０ｖ、雷サージ電流耐量Ｉｃ＞１５０
＾、保持電流１．≧７５ｍＡ、静電容量（０バイアス）
Ｃｊ≦４００ＰＦの特性を満足させるデバイスパラメー
タは第４図、第５図、第７図、第８図から以下の通りと
なる。
満足させるためには、上記列挙事項を考慮してデバイス
パラメータを設計することが必要である。従って、Ｖ２
Ｏを１００〜２２０ｖ、雷サージ電流耐量Ｉｃ＞１５０
＾、保持電流１．≧７５ｍＡ、静電容量（０バイアス）
Ｃｊ≦４００ＰＦの特性を満足させるデバイスパラメー
タは第４図、第５図、第７図、第８図から以下の通りと
なる。
■ Ｐ型半導体基板１の比抵抗の範囲を１．０〜３．５
Ωｃｍ。
Ωｃｍ。
■ ベース領域２，２゛の拡散表面濃度Ｎ３１を３×１
０” 〜７ ＸＩＯ”ｃｍ−’、拡散深さＸｊ８を２０
〜５０μｍ■ エミッタ領域３，３゛の相互位置の重ね
幅ｄ＝２００〜８００ｐｒ１１ （実施例） 第６図に示した本発明の一実施例の構造は次のようにし
て作られる。
０” 〜７ ＸＩＯ”ｃｍ−’、拡散深さＸｊ８を２０
〜５０μｍ■ エミッタ領域３，３゛の相互位置の重ね
幅ｄ＝２００〜８００ｐｒ１１ （実施例） 第６図に示した本発明の一実施例の構造は次のようにし
て作られる。
■両面が平滑な上記比抵抗範囲内のＰ型シリコン基板１
に水蒸気酸化膜付法により５ｉＯｚ膜をつける。
に水蒸気酸化膜付法により５ｉＯｚ膜をつける。
■次に両面写真蝕刻法によりＳｉｎ、膜を選択除去して
ベース領域２，２゛となるべき窓を開ける。
ベース領域２，２゛となるべき窓を開ける。
そして５ｉｏｚｖをマスキングとして選択燐沈着を実施
し燐ガラスを除去したのち規定深さのベース領域２．２
”を拡散する。
し燐ガラスを除去したのち規定深さのベース領域２．２
”を拡散する。
■その後同じく選択燐沈着法によってベース領域２，２
°内にオーミック領域５，５゛を形成する。
°内にオーミック領域５，５゛を形成する。
■ＳｉＯ□膜上の燐ガラスを除去し、エミッタ領域３．
３°とチャネルストッパー領域４．４“にＰ型拡散層を
同時に選択拡散法により形成する。
３°とチャネルストッパー領域４．４“にＰ型拡散層を
同時に選択拡散法により形成する。
■その後半導体基板１の両面に半導体不活性ガラス膜を
全面に焼成し、 ■最後に写真蝕刻により外側のガラス膜６．６”を残し
て電極７，７゛の窓を開は蒸着、写真蝕刻法によって、
電極７，７゛を形成する。
全面に焼成し、 ■最後に写真蝕刻により外側のガラス膜６．６”を残し
て電極７，７゛の窓を開は蒸着、写真蝕刻法によって、
電極７，７゛を形成する。
なお■、。に対する上記比抵抗範囲は余りにも広い。従
って実際的には比抵抗値を０．２Ωｃｔｎ程度の区分で
選定しそれぞれのρに適した上記範囲内のＮ、やＸｊ、
を調整して必要とする■８゜を得ると共に、エミッタ領
域３，３°直下の伝導度を一定に保持するエミッタ領域
を実施して必要な１．１を確保するのがよい。また第６
図中に示すようにＰ型のチャネルストッパ領域４，４“
を設け、半導体用ガラスを用いたブレーナ構造とするこ
とによって、ＰＮＰＮ防護デバイスを信頼度の高いもの
とすることができる。
って実際的には比抵抗値を０．２Ωｃｔｎ程度の区分で
選定しそれぞれのρに適した上記範囲内のＮ、やＸｊ、
を調整して必要とする■８゜を得ると共に、エミッタ領
域３，３°直下の伝導度を一定に保持するエミッタ領域
を実施して必要な１．１を確保するのがよい。また第６
図中に示すようにＰ型のチャネルストッパ領域４，４“
を設け、半導体用ガラスを用いたブレーナ構造とするこ
とによって、ＰＮＰＮ防護デバイスを信頼度の高いもの
とすることができる。
（発明の効果）
以上から明らかなように、本発明によれば雷サージ防護
用として要求される緒特性を備えた高信頼僕なＰＮＰＮ
サージ防護デバイスを提供できる。
用として要求される緒特性を備えた高信頼僕なＰＮＰＮ
サージ防護デバイスを提供できる。
第１図は上記のＰＮＰＮサージ防護デバイスの断面構造
図、第２図はその等価モデル図、第３図はそのＶ−１特
性図、第４図、第５図、第７図。 第８図は本発明の特性決定のための図、第６図は本発明
の一実施例を示す断面構造図である。 特許出願人 日本電信電話株式会社 外１名
図、第２図はその等価モデル図、第３図はそのＶ−１特
性図、第４図、第５図、第７図。 第８図は本発明の特性決定のための図、第６図は本発明
の一実施例を示す断面構造図である。 特許出願人 日本電信電話株式会社 外１名
Claims (1)
- ＰＮＰＮサージ防護デバイスにおいて、半導体基板を
Ｐ型とし、そのエミッタ領域をベース領域内の中央部に
おいて重ね合わせると共に、前記Ｐ型半導体基板の比抵
抗ρを１．０〜３．５Ωｃｍ、ベース領域の拡散表面積
濃度Ｎ＿Ｓ＿Ｂを３×１０＾１＾７〜７×１０＾１＾８
ｃｍ＾−＾３、拡散深さｘｇｍを２０〜５０μｍ、エミ
ッタ領域の重ね合わせ幅ｄを２００〜８００μｍとした
ことを特徴とするＰＮＰＮサージ防護デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63137310A JP2668238B2 (ja) | 1988-06-06 | 1988-06-06 | Ｐｎｐｎサージ防護デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63137310A JP2668238B2 (ja) | 1988-06-06 | 1988-06-06 | Ｐｎｐｎサージ防護デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01307264A true JPH01307264A (ja) | 1989-12-12 |
| JP2668238B2 JP2668238B2 (ja) | 1997-10-27 |
Family
ID=15195698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63137310A Expired - Lifetime JP2668238B2 (ja) | 1988-06-06 | 1988-06-06 | Ｐｎｐｎサージ防護デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668238B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106935A (ja) * | 1990-08-27 | 1992-04-08 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
| JPH04190623A (ja) * | 1990-11-22 | 1992-07-09 | Fuji Electric Co Ltd | 半導体応用電子機器のサージ保護装置 |
| JPH05218457A (ja) * | 1991-10-16 | 1993-08-27 | Philips Gloeilampenfab:Nv | ２端子半導体装置 |
| CN109148432A (zh) * | 2017-06-15 | 2019-01-04 | 上海韦尔半导体股份有限公司 | 浪涌保护器及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS58118151A (ja) * | 1982-01-06 | 1983-07-14 | Toshiba Corp | 双方向性半導体スイツチ素子 |
| JPS58188164A (ja) * | 1982-04-27 | 1983-11-02 | Nec Corp | 高耐圧ｍｉｓ型半導体装置 |
| JPS61199664A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-06-06 JP JP63137310A patent/JP2668238B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109386A (en) * | 1978-02-15 | 1979-08-27 | Nec Home Electronics Ltd | Manufacture for silicon symmetrical switch |
| JPS58118151A (ja) * | 1982-01-06 | 1983-07-14 | Toshiba Corp | 双方向性半導体スイツチ素子 |
| JPS58188164A (ja) * | 1982-04-27 | 1983-11-02 | Nec Corp | 高耐圧ｍｉｓ型半導体装置 |
| JPS61199664A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106935A (ja) * | 1990-08-27 | 1992-04-08 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
| JPH04190623A (ja) * | 1990-11-22 | 1992-07-09 | Fuji Electric Co Ltd | 半導体応用電子機器のサージ保護装置 |
| JPH05218457A (ja) * | 1991-10-16 | 1993-08-27 | Philips Gloeilampenfab:Nv | ２端子半導体装置 |
| CN109148432A (zh) * | 2017-06-15 | 2019-01-04 | 上海韦尔半导体股份有限公司 | 浪涌保护器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2668238B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4224634A (en) | Externally controlled semiconductor devices with integral thyristor and bridging FET components | |
| US3476993A (en) | Five layer and junction bridging terminal switching device | |
| JPS59155964A (ja) | 過電流保護装置 | |
| JPH02126677A (ja) | 半導体装置 | |
| EP0662719B1 (en) | An apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices | |
| US4437107A (en) | Self-igniting thyristor with a plurality of discrete, field controlled zener diodes | |
| JPS63182861A (ja) | ゼロクロス型サイリスタ | |
| US3078196A (en) | Semiconductive switch | |
| JPH01307264A (ja) | Ｐｎｐｎサージ防護デバイス | |
| JPH01286465A (ja) | 双方向制御整流半導体装置 | |
| JP3253731B2 (ja) | 交流スイッチ | |
| US4559551A (en) | Semiconductor device | |
| KR870000152B1 (ko) | 고유스위치 온 특성을 가진 다이리스터 및 그를 응용한 양방향성장치 | |
| GB2208257A (en) | Overvoltage protector | |
| CN103515381A (zh) | 可控硅静电保护器件 | |
| JP2655575B2 (ja) | サージ防護素子 | |
| US2988677A (en) | Negative resistance semiconductor device structure | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP2003282865A (ja) | サイリスタ | |
| JPS5947549B2 (ja) | 電流制御装置 | |
| TWI891133B (zh) | 矽控整流器 | |
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
| JP3007647B2 (ja) | 負性抵抗形半導体素子 | |
| JPH02174263A (ja) | 半導体保護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |