JPH04106935A - 両方向サイリスタ - Google Patents
両方向サイリスタInfo
- Publication number
- JPH04106935A JPH04106935A JP22471990A JP22471990A JPH04106935A JP H04106935 A JPH04106935 A JP H04106935A JP 22471990 A JP22471990 A JP 22471990A JP 22471990 A JP22471990 A JP 22471990A JP H04106935 A JPH04106935 A JP H04106935A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- layer
- base
- voltage
- punch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＰＮＰＮＰ （ＮＰＮＰＮ）両方向サイリスタ
、特に耐圧（Ｖａｏ）の低圧化と静電容量の低減化に関
するものである。
、特に耐圧（Ｖａｏ）の低圧化と静電容量の低減化に関
するものである。
（従来の技術）
第１図（ａ）に示す如き基本構造をもつ両方向サイリス
タ、即ちＰ型半導体基板の両面にＮ１層とＮ２層を形成
し、更にＮｌ、Ｎ２層中の一部に表面に露呈するＰ、、
２２層を形成して、金属電極Ｔ ＩＩＴ２により前記２
１層とＮ１層及び２２層とＮ２層をそれぞれ短絡した構
造の５層構造をもち、以下のように動作する両方向サイ
リスタはよく知られている。
タ、即ちＰ型半導体基板の両面にＮ１層とＮ２層を形成
し、更にＮｌ、Ｎ２層中の一部に表面に露呈するＰ、、
２２層を形成して、金属電極Ｔ ＩＩＴ２により前記２
１層とＮ１層及び２２層とＮ２層をそれぞれ短絡した構
造の５層構造をもち、以下のように動作する両方向サイ
リスタはよく知られている。
第１図（ａ）の拡散断面図中に示す矢印方向の電流を流
す方向の電圧が印加されるものとする。この電圧が接合
Ｊ３の耐圧（Ｖ、。）を超えると接合Ｊ３を通って電流
が流れ出す。するとこの電流のうちＮ２層を横方向に流
れる電流成分Ｉ２と、横方向抵抗Ｒにもとづく電圧降下
か接合Ｊ、を順バイアスして２２層より正孔の注入を生
しさせる。このため第１図（ｂｌに示す電圧電流特性図
のように電極Ｔ、、Ｔ２間をターンオンさせる。
す方向の電圧が印加されるものとする。この電圧が接合
Ｊ３の耐圧（Ｖ、。）を超えると接合Ｊ３を通って電流
が流れ出す。するとこの電流のうちＮ２層を横方向に流
れる電流成分Ｉ２と、横方向抵抗Ｒにもとづく電圧降下
か接合Ｊ、を順バイアスして２２層より正孔の注入を生
しさせる。このため第１図（ｂｌに示す電圧電流特性図
のように電極Ｔ、、Ｔ２間をターンオンさせる。
また前記と逆方向の電圧か印加されたときは、Ｎ１層を
横方向に流れる電流成分によって接合Ｊ１を順バイアス
して、第１図１８＋のように電極Ｔ１゜７２間をターン
オンさせてスイッチング動作を行う。
横方向に流れる電流成分によって接合Ｊ１を順バイアス
して、第１図１８＋のように電極Ｔ１゜７２間をターン
オンさせてスイッチング動作を行う。
この両方向サイリスタは２端子てあって使用か簡単であ
り、しかも小型軽量であるため、弱電回路例えば通信回
線に接続された各種電子回路のサージ防護用素子として
広く使用されるようになりつつある。
り、しかも小型軽量であるため、弱電回路例えば通信回
線に接続された各種電子回路のサージ防護用素子として
広く使用されるようになりつつある。
しかし最近のように電子回路の集積化が進んでその耐電
圧値が低くなるに伴い、両方向サイリスタとして低耐圧
（Ｖ、、）のものへの要求が強くなり、また最近のデジ
タル化の進展は静電容量の小さい素子への要求を強めつ
つある。
圧値が低くなるに伴い、両方向サイリスタとして低耐圧
（Ｖ、、）のものへの要求が強くなり、また最近のデジ
タル化の進展は静電容量の小さい素子への要求を強めつ
つある。
（従来技術とその問題点）
しかしこのようなアバランシェ降伏による従来の両方向
サイリスクの構造では、第１図１８＋のＴ。
サイリスクの構造では、第１図１８＋のＴ。
７２間の耐圧Ｖ Ｂ ＯはＰ層の比抵抗、即ち不純物濃
度によりほぼ一義的にきまり、不純物濃度か小さくなる
とｖａｏは高くなる。
度によりほぼ一義的にきまり、不純物濃度か小さくなる
とｖａｏは高くなる。
一方素子の静電容量を決定する接合Ｊ２．Ｊ３の静電容
量は、Ｐ層の不純物濃度によってほぼ一義的に定まり、
よく知られるように不純物濃度か小になるとこれに比例
して静電容量も小になる。
量は、Ｐ層の不純物濃度によってほぼ一義的に定まり、
よく知られるように不純物濃度か小になるとこれに比例
して静電容量も小になる。
従って耐圧を低くするためＰ層の不純物濃度を高くする
と静電容量も大きくなる、所謂トし一ドオフの関係とな
るので、低耐圧で低静電容量の両方向サイリスタの実現
は難しい。
と静電容量も大きくなる、所謂トし一ドオフの関係とな
るので、低耐圧で低静電容量の両方向サイリスタの実現
は難しい。
そこでこれを解決する手段として、第１図（ａ）のＰ層
の厚みＷ、をｔＪ）とすることにより不純物濃度を犬と
して、耐圧ＶＢＯを従来のように接合Ｊ２゜Ｊ３のアバ
ランシェ降伏によることなく、Ｎ、 ＰＮ２層のパンチ
スルーによって得るようにする方法か考えられる。
の厚みＷ、をｔＪ）とすることにより不純物濃度を犬と
して、耐圧ＶＢＯを従来のように接合Ｊ２゜Ｊ３のアバ
ランシェ降伏によることなく、Ｎ、 ＰＮ２層のパンチ
スルーによって得るようにする方法か考えられる。
しかしこの方法によって所要の低耐圧かつ低静電容量の
素子を得ようとすると、第１図（ａ）のＰ層の厚みＷ、
か薄くなり過ぎるため製造か困難となり、実現か難しい
。
素子を得ようとすると、第１図（ａ）のＰ層の厚みＷ、
か薄くなり過ぎるため製造か困難となり、実現か難しい
。
例えばＰ層の不純物濃度を１０１４／ｃｃ、 Ｎ＋ 、
Ｎ＝層の表面濃度を１０”／ｃｃ、その拡散深さを３
０μとし、不純物分布を誤差関数型を仮定してパンチス
ルー電圧を１５０Ｖにすると、Ｐ層への空乏層の拡がり
、従ってＮ、、Ｎ２層におけるＰ層の厚みＷ、は３５μ
程度となる。その結果Ｎ、、Ｎ２層を含めた素子全体の
厚さは１００μ程度となるので、現在よく使用されてい
る４吋ウェハなとを用いての製造処理には著しい困難を
生ずる。
Ｎ＝層の表面濃度を１０”／ｃｃ、その拡散深さを３
０μとし、不純物分布を誤差関数型を仮定してパンチス
ルー電圧を１５０Ｖにすると、Ｐ層への空乏層の拡がり
、従ってＮ、、Ｎ２層におけるＰ層の厚みＷ、は３５μ
程度となる。その結果Ｎ、、Ｎ２層を含めた素子全体の
厚さは１００μ程度となるので、現在よく使用されてい
る４吋ウェハなとを用いての製造処理には著しい困難を
生ずる。
（発明の目的）
本発明は前記パンチスルーによる手段を利用して通常の
選択拡散等の公知の手段により、所要の低耐圧かつ低静
電容量の素子を容易に製造しうる構造を提供し、前記デ
ジタル化処理機能をもった集積回路などこの種回路のサ
ージ防護を確実に行いうる両方向サイリスタの実現を図
ったものである。
選択拡散等の公知の手段により、所要の低耐圧かつ低静
電容量の素子を容易に製造しうる構造を提供し、前記デ
ジタル化処理機能をもった集積回路などこの種回路のサ
ージ防護を確実に行いうる両方向サイリスタの実現を図
ったものである。
（問題点を解決するための本発明の手段）本発明の特徴
とするところは、５層構造をもつ両方向サイリスタのＰ
、ＮＦ２ （Ｎ、ＰＮ２）層の一部に、その耐圧かパン
チスルーによって決まる領域を設けることにより、Ｐ層
の主体部分の厚み、従って素子の厚みをアバランシェ降
伏による従来素子と同様としたまま、低耐圧の素子を実
現できるようにして、要求される低耐圧と低静電容量の
素子を容易に製造できるようにしたものである。次に本
発明を一実施例により説明する。
とするところは、５層構造をもつ両方向サイリスタのＰ
、ＮＦ２ （Ｎ、ＰＮ２）層の一部に、その耐圧かパン
チスルーによって決まる領域を設けることにより、Ｐ層
の主体部分の厚み、従って素子の厚みをアバランシェ降
伏による従来素子と同様としたまま、低耐圧の素子を実
現できるようにして、要求される低耐圧と低静電容量の
素子を容易に製造できるようにしたものである。次に本
発明を一実施例により説明する。
（実施例）
第２図（ａ）（ｂ）（ｃ）は本発明の一実施例を示す平
面図、平面図のＡ−Ａ’部矢視拡散断面図及びその等価
回路図である。本発明はＰ型基板の表面に露出する部分
にＰ゛領域ｃ、 ｃ’ を設け、この領域をＮ、、Ｎ
２ベース間との距離βによってきまるパンチスルー電圧
か、接合Ｊ２．Ｊ３のアバランシェ降服電圧より低くな
るようにしたものである。
面図、平面図のＡ−Ａ’部矢視拡散断面図及びその等価
回路図である。本発明はＰ型基板の表面に露出する部分
にＰ゛領域ｃ、 ｃ’ を設け、この領域をＮ、、Ｎ
２ベース間との距離βによってきまるパンチスルー電圧
か、接合Ｊ２．Ｊ３のアバランシェ降服電圧より低くな
るようにしたものである。
次にその動作について説明する。
令弟２図（ｂ）図中の矢印方向の電流を流す極性で電圧
が印加されたものとする。すると印加電圧か距離ｒに相
当するパンチスルー電圧に達するとＣを通して電流Ｉか
流れ出す。電流Ｉか増加すると、２２層直下のＮ２＠の
実効横方向抵抗Ｒによる電圧降下により接合Ｊ４を順バ
イアスするため、領域Ｃに近い部分Ｊ４て２２層より正
孔の注入か行われる。このことは第２図Ｋｌで主サイリ
スタＮ１ＰＮ２Ｐ、のＮ２．ＰＣパンチスルーダイオー
ド）に、点弧電流Ｉか流出入することに相当するから、
主サイリスタはこの近傍からターンオンを開始し、全面
にターンオン領域か拡がることになる。上記の動作は構
造か対称であるから、以上と電圧の印加方向か逆の場合
においてもＣ′細部分より同一の動作か行われる。
が印加されたものとする。すると印加電圧か距離ｒに相
当するパンチスルー電圧に達するとＣを通して電流Ｉか
流れ出す。電流Ｉか増加すると、２２層直下のＮ２＠の
実効横方向抵抗Ｒによる電圧降下により接合Ｊ４を順バ
イアスするため、領域Ｃに近い部分Ｊ４て２２層より正
孔の注入か行われる。このことは第２図Ｋｌで主サイリ
スタＮ１ＰＮ２Ｐ、のＮ２．ＰＣパンチスルーダイオー
ド）に、点弧電流Ｉか流出入することに相当するから、
主サイリスタはこの近傍からターンオンを開始し、全面
にターンオン領域か拡がることになる。上記の動作は構
造か対称であるから、以上と電圧の印加方向か逆の場合
においてもＣ′細部分より同一の動作か行われる。
以上のように本発明素子の耐圧Ｖ８ｏはＰ層の不純物濃
度とパンチスル一部分ｃ、 ｃ’ とＮベースの距離
ｌて決まり、同一不純物濃度ではｌのみて決まるため、
厚みｌの選定によって所望の低耐圧化か可能となる。
度とパンチスル一部分ｃ、 ｃ’ とＮベースの距離
ｌて決まり、同一不純物濃度ではｌのみて決まるため、
厚みｌの選定によって所望の低耐圧化か可能となる。
また素子の静電容量、従って接合Ｊ２．Ｊ３の静電容量
は不純物濃度のみによって決まるか、静電容量値に関係
するＣ２Ｃ“部分以外のＰ層部分、従ってＰ層の主体部
分の厚みは大であって不純物濃度は小であるので、静電
容量を小にすることかてき、前記トレードオフの問題は
一挙に解決されて低耐圧であって静電容量の小さい両方
向サイリスタの提供か可能となる。
は不純物濃度のみによって決まるか、静電容量値に関係
するＣ２Ｃ“部分以外のＰ層部分、従ってＰ層の主体部
分の厚みは大であって不純物濃度は小であるので、静電
容量を小にすることかてき、前記トレードオフの問題は
一挙に解決されて低耐圧であって静電容量の小さい両方
向サイリスタの提供か可能となる。
また本発明てはパンチスル一部分ｃ、 ｃ’以外のＰ
層部分、即ちＰ層の主体部分の厚みを従来のアバランシ
ェ降伏による素子と同様に厚くでき、素子そのものの厚
みを大にてきる。従って前記したＰ層全体の厚みを薄く
することによってパンチスルー構造を得るものに比へて
、製造処理上の困難を著しく少なくてきる。
層部分、即ちＰ層の主体部分の厚みを従来のアバランシ
ェ降伏による素子と同様に厚くでき、素子そのものの厚
みを大にてきる。従って前記したＰ層全体の厚みを薄く
することによってパンチスルー構造を得るものに比へて
、製造処理上の困難を著しく少なくてきる。
これに加えて本発明によれば、サージ防護に当たって要
求される性能であるサージ電流耐量のはらつきの少ない
素子をうることかできる。即ちサージ電流耐量は第１図
（ｂｌに示すターンオン移行領域における電力損失と、
最初にタン−オンする位置即ち初期点弧位置からの全面
へのターンオン領域の拡がり速度に大きく影響される。
求される性能であるサージ電流耐量のはらつきの少ない
素子をうることかできる。即ちサージ電流耐量は第１図
（ｂｌに示すターンオン移行領域における電力損失と、
最初にタン−オンする位置即ち初期点弧位置からの全面
へのターンオン領域の拡がり速度に大きく影響される。
しかし従来の素子では点弧位置か一定しないため、サー
ジ電流耐量にばらつきを生じ易い。
ジ電流耐量にばらつきを生じ易い。
しかし本発明では初期点弧位置はパンチスルー部分ｃ、
ｃ’ に必ず局限されるため、サージ電流耐量のほらつ
きの殆どない両方向サイリスタの提供か可能となる。
ｃ’ に必ず局限されるため、サージ電流耐量のほらつ
きの殆どない両方向サイリスタの提供か可能となる。
以上本発明の一実施例について説明したか、第３図（ａ
ｌ （ｂｌに示す平面図、および拡散断面図のものは、
通常用いられるチャンネルストッパーＣ８を利用して、
Ｎベース層との距離を一部分小さ（することにより、パ
ンチスルー領域を形成した実施例である。また本発明の
実施例においては、パンチスルーを行わせるためのＰ＋
領域をＰ基板の表面露出部分に設けたか、埋込拡散等に
よって内部に設けることも可能であり、種々の変形か可
能である。例えば表面側から見てリング状に連結して設
けたり、点状に不連続に設けることかできる。
ｌ （ｂｌに示す平面図、および拡散断面図のものは、
通常用いられるチャンネルストッパーＣ８を利用して、
Ｎベース層との距離を一部分小さ（することにより、パ
ンチスルー領域を形成した実施例である。また本発明の
実施例においては、パンチスルーを行わせるためのＰ＋
領域をＰ基板の表面露出部分に設けたか、埋込拡散等に
よって内部に設けることも可能であり、種々の変形か可
能である。例えば表面側から見てリング状に連結して設
けたり、点状に不連続に設けることかできる。
また製造方法も公知の種々のものを用いることも可能で
ある。また更に本発明はＰＮＰＮＰ （ＮＰＮＰＮ）両
方向サイリスタを基本構造とする複合サイリスタに適用
して効果を挙げることかできる。
ある。また更に本発明はＰＮＰＮＰ （ＮＰＮＰＮ）両
方向サイリスタを基本構造とする複合サイリスタに適用
して効果を挙げることかできる。
（発明の効果）
以上の説明から明らかなように本発明によれは、低耐圧
であって静電容量か小さく、しかもサージ電流耐量のば
らつきの少ないデジタル信号を扱う集積回路のサージ防
護に好適する両方向サイリスタを提供できる。
であって静電容量か小さく、しかもサージ電流耐量のば
らつきの少ないデジタル信号を扱う集積回路のサージ防
護に好適する両方向サイリスタを提供できる。
第１図は従来素子の説明図、第２図は本発明の一実施例
の説明図、第３図は本発明の他の実施例の説明図である
。
の説明図、第３図は本発明の他の実施例の説明図である
。
Claims (2)
- （１）共通基板半導体Ｐ（Ｎ）型の両面にそれぞれＮ（
Ｐ）ベース及びＰ（Ｎ）ベースを設け、各面のＮ（Ｐ）
ベースの一部を表面に露呈させてＰ（Ｎ）エミッタと短
絡して一つの電極を構成してなり、かつ前記共通基板半
導体に同一伝導型の不純物領域Ｐ＾＋（Ｎ＾＋）を設け
、このＰ＾＋（Ｎ＾＋）領域とＮ（Ｐ）ベース間の距離
によって定まるパンチスルー電圧をＰ（Ｎ）型共通基板
半導体とＮ（Ｐ）型ベース間のＰＮ接合の耐圧より小と
したことを特徴とする両方向サイリスタ。 - （２）Ｐ＾＋（Ｎ＾＋）領域をＰ（Ｎ）型基板の表面に
露出した部分に設けたことを特徴とする特許請求の範囲
第１項記載の両方向サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224719A JPH0685438B2 (ja) | 1990-08-27 | 1990-08-27 | 両方向サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224719A JPH0685438B2 (ja) | 1990-08-27 | 1990-08-27 | 両方向サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04106935A true JPH04106935A (ja) | 1992-04-08 |
| JPH0685438B2 JPH0685438B2 (ja) | 1994-10-26 |
Family
ID=16818178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224719A Expired - Fee Related JPH0685438B2 (ja) | 1990-08-27 | 1990-08-27 | 両方向サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685438B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014613A (ja) * | 2009-06-30 | 2011-01-20 | Sanken Electric Co Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307264A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Ｐｎｐｎサージ防護デバイス |
| JPH01307265A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | ２端子ｐｎｐｎサージ防護デバイス |
-
1990
- 1990-08-27 JP JP2224719A patent/JPH0685438B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307264A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | Ｐｎｐｎサージ防護デバイス |
| JPH01307265A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | ２端子ｐｎｐｎサージ防護デバイス |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014613A (ja) * | 2009-06-30 | 2011-01-20 | Sanken Electric Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685438B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973359A (en) | MOS type semiconductor device | |
| US4199774A (en) | Monolithic semiconductor switching device | |
| CN100481454C (zh) | 半导体器件 | |
| US5227655A (en) | Field effect transistor capable of easily adjusting switching speed thereof | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| JPS622461B2 (ja) | ||
| US3882529A (en) | Punch-through semiconductor diodes | |
| JPH04106935A (ja) | 両方向サイリスタ | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| JPH0677472A (ja) | サージ防護素子 | |
| US5281832A (en) | Bidirectional two-terminal thyristor | |
| JPH0685436B2 (ja) | 両方向サイリスタ | |
| JPS6047470A (ja) | 半導体装置 | |
| US4243895A (en) | Integrated injection circuit | |
| JPH0480965A (ja) | 過電圧自己保護型半導体装置 | |
| JPH0777268B2 (ja) | サ−ジ吸収素子 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JPS59202667A (ja) | 高速スイツチング装置 | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| JPH02214164A (ja) | 入力保護回路を備えたｍｏｓｆｅｔ | |
| JPH04107871A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JP3234470B2 (ja) | ラテラル型スイッチング素子 | |
| JPH0494572A (ja) | ラテラル型サイリスタ | |
| JPH04350974A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |