JPH01308656A - プリンタのプログラム評価回路 - Google Patents

プリンタのプログラム評価回路

Info

Publication number
JPH01308656A
JPH01308656A JP63139870A JP13987088A JPH01308656A JP H01308656 A JPH01308656 A JP H01308656A JP 63139870 A JP63139870 A JP 63139870A JP 13987088 A JP13987088 A JP 13987088A JP H01308656 A JPH01308656 A JP H01308656A
Authority
JP
Japan
Prior art keywords
program
read
memory
evaluation
printer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63139870A
Other languages
English (en)
Inventor
Kiyotaka Yamaguchi
清隆 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63139870A priority Critical patent/JPH01308656A/ja
Publication of JPH01308656A publication Critical patent/JPH01308656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプリンタのプログラム評価回路に関し、特に読
出し専用メモリに格納したプログラムに従って作動する
プリンタのプログラム評価回路に関する。
[従来の技術] 従来、読出し専用メモリに格納したプログラムにより作
動するプリンタでは、第3図に示すように、中火処理装
置すなわちCPU11のプログラムは、読出し専用メモ
リ13に格納してあり、読出し書込みメモリ12は、デ
ータの保存や加工時の作業域として利用していた。
[発明が解決しようとする課題] 上述した従来のプリンタでは、プリンタのための制御プ
ログラムを、書換え不能な読出し専用メモリに格納しで
あるので、プログラムを変更して評価を行うためには、
その読出し専用メモリを伯のメモリに交換して評価を行
なう等の必要があり、非常に手間がかかるという欠点が
あった。
また、プログラムの実行を指定アドレスで停止させるの
も不便であった。すなわち、その停止方法としては、プ
ログラムの一部に割込み命令を挿入する方法や、外部に
専用のハードウェアを設ける方法があるが、従来はプロ
グラムを読出し専用メモリに格納しであるため前者の方
法は採用できない。後者の方法では、専用の回路等が必
要となるので高価になるという欠点があった。
本発明の目的は、プリンタの制御プログラムの書換えが
容易で、プログラムの評価を効率良く行うことのできる
プリンタのプログラム評価回路を提供することにある。
[課題を解決するための手段] 上記目的を達成するため、本発明のプリンタのプログラ
ム評価回路は、読出し専用メモリに格納したプログラム
に従って作動するプリンタのプログラム評価回路におい
て、前記読出し専用メモリと同一のアドレス空間に前記
プログラムを割り当て可能な読出し書込みメモリと、前
記読出し書込みメモリと前記読出し専用メモリとを切換
えるための選択回路と、を有している。
[作用] プログラム評価を行うに当っては、選択回路を利用して
、書換え不能な読出し専用メモリ内のプログラムを、自
換え可能な読出し書込みメモリヘコピーし、このコピー
した書換え可能なプログラムに基づいてプログラム評価
を行う。したがって、簡単に効率よくプログラム評価を
行うことができる。
[実施例] 次に、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すブロック回路図である
。中央処理装置すなわちCPLJlは、プリンタのシス
テム全体を制御する処理部であり、データ用読出し書込
みメモリ(RAM)2は、従来通り、データの一時記憶
および作業域として使用される。
本発明においては、プリンタの制御プログラムを格納す
るために、従来のプログラム用読出し専用メモリ(RO
M>3のほかに、プログラム用読出し書込みメモリ(R
AM)4をも具備する。そして、プログラム用読出し専
用メモリ3と、プログラム用読出し書込みメモリ4とを
、選択的に切換えるための選択回路5が設けである。こ
の選択回路5により、プログラム用読出し専用メモリ3
か、プログラム用読出し書込みメモリ4のいずれか一方
が必ず選択され、これら両者が同時に選択されることは
ない。これらのメモリおよび選択回路はプリンタ本体に
内蔵しであるか、またはプリンタ本体に接続しである。
コンソール装置7はプリンタ本体の外部に設置してあり
、インターフェイス回路6を介してプリンタ本体に接続
する。インターフェイス回路6としては、R3−232
Cヤ、GP−IBなどの、データの双方向授受が可能な
ものを使用しである。
次に、本発明の実施例の動作を第2図のフローチャート
に基づいて説明する。
まず、評価を行うモードであるか否かをチエツクし、評
価モードであれば、プログラム用読出し専用メモリ3に
格納しであるローダプログラムを、データ用読出し書込
みメモリ2のメモリ空間の一部ヘコピーする。コピー終
了後、制御をローダプログラムへ渡す。ローダプログラ
ムは、プログラム用読出し専用メモリ3に格納しである
プログラムを、そのまま、プログラム用読出し書込みメ
モリ4にコピーする。コピー終了後、ローダプログラム
からプログラム用読出し書込みメモリ4へ制御を渡す。
この時点で、コンソール装置7からインターフ、エイス
回路6を介してCPU1へ評価用コマンドが送られ、プ
ログラム評価が開始される。
プリンタ内部では、この評価用コマンドにより、メモリ
の書換えやプログラム停止位置の設定等の、評価に関す
る設定が可能となる。その理由は、CPLllが、プロ
グラム用読出し専用メモリ3と同一のアドレス空間にあ
る書換え可能なプログラム用読出し書込みメモリ4上で
作動しているため、このプログラム用読出し書込みメモ
リ4にコピーしたプログラムの内容を容易に書換えでき
るからである。
評価が終了すると、プログラム用読出し専用メモリ3へ
制御を戻し、以前と同様の通常の動作が可能となる。
以上の実施例では、プログラム用読出し書込みメモリ4
をプリンタ本体に接続したものとして示したが、評価を
それほど頻繁に行わない場合には、プログラム用読出し
出込みメモリ4をプリンタ本体から切離し可能な構造と
してもよい。
[発明の効果] 以上説明したように本発明は、出換え不能なプログラム
用読出し専用メモリのプログラムを、占換え可能なプロ
グラム用読出し書込みメモリの同一アドレス空間にコピ
ーすることにより、評価のための特別な回路を設けるこ
となく、プリンタの制御プログラムの効率的な評価を行
うことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係るプリンタのプログラム
評価回路のブロック回路図、 第2図はこのプログラム評価回路の動作を示すフローチ
ャート、 第3図は従来のプログラム評価回路のブロック回路図で
ある。 1・・・中央処理装置(CPtJ) 3・・・プログラム用読出し専用メモリ4・・・プログ
ラム用読出し書込みメモリ5・・・選択回路 特許出願人  日本電気株式会社

Claims (1)

  1. 【特許請求の範囲】 読出し専用メモリに格納したプログラムに従つて作動す
    る、プリンタのプログラム評価回路において、 前記読出し専用メモリと同一のアドレス空間に前記プロ
    グラムを割り当て可能な読出し書込みメモリと、 前記読出し書込みメモリと前記読出し専用メモリとを切
    換えるための選択回路と、 を設けてなることを特徴とするプリンタのプログラム評
    価回路。
JP63139870A 1988-06-06 1988-06-06 プリンタのプログラム評価回路 Pending JPH01308656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63139870A JPH01308656A (ja) 1988-06-06 1988-06-06 プリンタのプログラム評価回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63139870A JPH01308656A (ja) 1988-06-06 1988-06-06 プリンタのプログラム評価回路

Publications (1)

Publication Number Publication Date
JPH01308656A true JPH01308656A (ja) 1989-12-13

Family

ID=15255477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63139870A Pending JPH01308656A (ja) 1988-06-06 1988-06-06 プリンタのプログラム評価回路

Country Status (1)

Country Link
JP (1) JPH01308656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003983A (ja) * 2018-06-27 2020-01-09 株式会社リコー 制御システムおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003983A (ja) * 2018-06-27 2020-01-09 株式会社リコー 制御システムおよび電子機器

Similar Documents

Publication Publication Date Title
JPH10214203A (ja) 情報処理装置
JPH01308656A (ja) プリンタのプログラム評価回路
JP2001265620A (ja) Romのプログラムデバッグ方式
JP2513142B2 (ja) プログラムのシミュレ―タ装置
JPH0554009A (ja) プログラムロード方式
JPH07319744A (ja) フラッシュメモリを用いたファイルシステム
JPS6047611B2 (ja) マイクロプログラム制御方式
JP3130798B2 (ja) バス転送装置
JPH08185354A (ja) メモリ管理装置
KR960001096B1 (ko) 부팅 드라이브 시스템
JPH04216152A (ja) バックアップコントローラ
JPS60112148A (ja) メモリ装置
JPH04330532A (ja) プログラマブルコントローラ
JPS6238746B2 (ja)
JP2658699B2 (ja) 入出力装置用テストプログラムの被試験装置の管理方法
JPS6348698A (ja) メモリ格納制御装置
JP3149575B2 (ja) インサ−キット・エミュレ−タ
JPH10187212A (ja) プログラマブルコントローラ
JP2581057B2 (ja) 評価用マイクロコンピユ−タ
JP2506591B2 (ja) 補助処理装置
JPS6117027B2 (ja)
JPH01255004A (ja) 数値制御装置
JPH06161832A (ja) トレース制御装置
JPS59153247A (ja) デバツグ装置
JPS5839343A (ja) 複数システムの初動装置