JPH01309131A - 先取り制御ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、リクエストをメモリバッファ制御ユ４ットに
発行する方法に関する。 〔従来の技術〕 データ処理システムは、通常、主記憶ユニット（ＭＥＭ
）、中央処理ユニット（ＣＰＵ）、及び主記憶ユニット
と中央処理ユニットとの間に接続されたシステムインタ
フェースユニット（ＳＩＵ）を何する。中央処理ユニッ
トは、メモリバッフ７制御ユニツト（ＭＢＵ）、先取り
制御ユニット（ＰＦＵ）、及び命令実行制御ユニット（
ＥＸＵ）を白゛し、これらは互いに接続されている。先
取り制御ユニットは、先行制御ユニットと呼ばれる。 中央処理ユニットはパイプライン制御で動作可能であっ
ても良い。命令実行制御ユニットは、作業記憶と、ファ
ームウェア、即ち、制御記憶を含むマイクロプログラム
制御ユニットを含む。メモリｌ＼ツファ制御ユニットは
、高速アドレス変換バッファ（Ｔ　Ｌ　Ｂ）を含む。先
取り制御ユニットは、ベースレジスタ、汎用レジスタ、
及び命令に含まれるアドレスシラブルを使用して実効ア
ドレスを生成するためのアトｌ／スアダーを含む。命令
は、説明が進むうちに明らかになるように、ソフトウェ
ア（ＳＷ）命令とハードウェア制御ソフトウェア（ＨＣ
５Ｗ）サポート命令の１つであっても良い。 記述されたタイプのデータ処理システムにおいて、ハー
ドウェア／ファームウェアの機能の一部は、制御記憶の
容量の低減とファームウェアの設計の削減のために、ハ
ードウェア制御ソフトウェアによって実行される。ハー
ドウェア制御ソフトウェアは、一般のソフトウェアに開
放されたＳＷ命令群とＨＣ３Ｗ専用のＨＣ３ＷＣ３Ｗサ
ポート命令白′する。ＳＷ命令群とＨＣ３ＷＣ３Ｗサポ
ート命令ノｊは主記憶ユニットに格納されている。 とにかく、中央処理ユニットはＳＷモートがＨＣ８Ｗモ
ードのどちらかで動作可能である。ＳＷモードにおいて
、一般のソフトウェアは命令カウンタ、ベースレジスタ
、汎用レジスタ等を管理し、中央処理ユニットは一般の
ソフトウェアの制御に基づいて動作する。ＨＣ５Ｗモー
ドにおいて、ハードウェア制御ソフトウェアは命令カウ
ンタ、ベースレジスタ、汎用レジスタ等を管理し、中央
処理ユニットはハードウェア制御ソフトウェアの制御に
基づいて動作する。 メモリバッファ制御ユニットにアクセスするために、ア
クセスリクエストがメモリバッファ制御ユニットに発行
される。リクエストはリクエストコードとメモリアドレ
スを有する。メモリアドレスはこの技術分！Ｐｆで知ら
れている実効アドレスかアドレスバス情報であって良い
。メモリバッファ制御ユニットに対するアクセス（ＭＢ
Ｕアクセス）は、常に、ＳＷ命令によって実行できると
は限らない。（ＣＩ故なら、ＳＷ命令は、メモリバッフ
ァ制御ユニットに対するアクセスに関連してストア命令
とロード命令とのみから成るからである。アクセスがＳ
Ｗ命令によって実行てきないとき、アクセスは特殊アク
セスと呼ばれる。そうでないなら、アクセスは通常アク
セスと呼ばれる。特殊アクセスは、ＨＣＳ　Ｗサポート
命令によって実行されなければならない。 特殊アクセスは従来つぎのように成されている。 そのような特殊アクセス方法は、従来の特殊アクセス方
法と呼ばれる。先ず、特殊アクセスに使用される制御記
憶の固有な即ち特殊な開始アドレスが、特殊アクセスの
ためのＨＣ３Ｗサポート命令の１つであるＭ　Ｂ　Ｕ特
殊アクセス命令によって指示される。ファームウェアは
特殊アクセスを実行するために固有な開始アト

【ノスから起動する。ファームウェアが固有な開始アドレスから起動するとき、ファームウェアは固有なファームウェアと呼ばれる。 〔発明が解決しようとする課題〕

従って、従来の特殊アクセス方法は、もし中央処理ユニ
ットがバイブライン制御で動作しているなら、固有なフ
ァームウェアが特殊アクセスを実行するために８貿とす
る無駄時間があるという欠点がある。加えて、固有なフ
ァームウェアが各特殊アクセスに女・］シて必要である
。更に、ソフトウェア命令を何効に利用することができ
ない。 従って、本発明の目的は、無駄時間なく動作する特殊ア
クセス方法を提供することにある。 本発明の他の目的は、固有なファームウェアか特殊アク
セスのために必要でない特殊アクセス方法を提供するこ
とにある。 本発明の更に他の目的は、ソフトウェア命令を白°効に
利用することができる特殊アクセス方法を提供すること
にある。 〔課題を解決するための手段〕 本発明が適用される方法は、命令に応答してリクエスト
をメモリバッファ制御ユニットに発行するためのもので
ある。リクエストはリクエストコードとメモリアドレス
とを有する。本発明の態様によれば、方法は、前もって
リクエストコードをレジスタに保持し、命令に含まれる
アドレスシラブルを使用してメモリアドレスを生成し、
メモリアドレスとレジスタ、に保持されたリクエストコ
ードをメモリバッファ制御ユニットへ送出するステップ
を有する。本発明の他の態様によれば、前もって指示デ
ータをレジスタに保持し、命令内のアドレスシラブルが
特定の番号に等しいベースレジスタ番号をもつか否かを
判定し、アドレスシラブルを使用して実効アドレスを生
成し、ベースレジスタ番号が特定の番号に等しいとき、
レジスタに保持された指示データと実効アドレスを使用
することによってリクエストコードとメモリアドレスを
メモリバッファ制御ユニットへ送出するステップを有す
る。 〔実施例〕 以下、本発明の実施例について図面を参照して説明する
。 第１図を参照すると、最初に、本発明による特殊アクセ
ス方法の理解を容易にするために、データ処理システム
について説明する。 データ処理システムは、主記憶ユニット（ＭＥＭ）２１
、中央処理ユニット（ＣＰＵ）２２、及び主記憶ユニッ
ト２１と中央処理ユニット２２との間に接続されたシス
テムインタフェースユニット（ＳＩＵ）２３を有する。 システムインタフェースユニット２３には、複数の中央
処理ユニットと複数の入出力制御ユニットが接続可能で
ある。 中央処理ユニット２２は、メモリバッファ制御ユニット
（ＭＢＵ）２４、先取り即ち先行制御ユニット（ＰＦＵ
）２５、及び命令実行制御ユニット（ＥＸＵ）２６を有
する。メモリバッファ制御ユニット２４、先取り制御ユ
ニット２５、及び命令実行制御ユニット２６は互いに接
続されている。 中央処理ユニット２２は、後述するように、７ステージ
パイプライン制御で動作していると仮定しよう。バイブ
ライン制御の７ステージは、命令解読（Ｄ）ステージ、
実効アドレス生成（Ａ）ステージ、高速アドレス変換バ
ッファアクセス（Ｔ）ステージ、オペランドキャッシュ
アクセス（０）ステージ、オペランドアライン（Ｌ）ス
テージ、演算（Ｅ）スレージ、及び格納（Ｓ）ステージ
である。ＤステージとＡステージは先取り制御ユニット
２５によって実行される。ＴステージとＯステージはメ
モリバッファ制御ユニット２４によって実行される。Ｌ
ステージ、Ｅステージ、及びＳステージは命令実行制御
ユニット２６によって実行される。 命令実行制御ユニット２６は、この技術分野で知られて
いる作業記憶（ＷＳ）２７とＣ８制御ユニット（ＣＳ　
Ｕ）　２９　ａを含む。Ｃ８制御ユニット２９ａは、こ
の技術分野で知られている制御記憶（ＣＳ）２９ｂを含
む。制御記憶２９ｂは、この技術分野で知られているフ
ァームウェア（Ｆ　Ｗ　）２８を含む。メモリバッファ
制御ユニット２４は、この技術分野で知られている高速
アドレス変換バッファ（ＴＬＢ）３０とキャッシュメモ
リ（ＣＭ）３１を含む。 第２図を参照すると、先取り制御ユニット２５は命令の
１つが供給される命令レジスタ（ＩＲ）３２を有する。 命令は、次ぎに詳細に説明するように、ソフトウェア（
ＳＷ）命令とハードウェア制御ソフトウェア（ＨＣ３Ｗ
）サポート命令であって良い。 少しの間第３（Ａ）及び（Ｂ）図を参照すると、ＭＢＵ
リクエストコード設定命令とＭＢＵ特殊アクセス命令は
ＨＣＳＷＣＳ−ト命令に含まれる。 第３（Ａ）図に示されるように、各ＭＢＵリクエストコ
ード設定命令は、命令コード（ＯＰ）フィールド３３と
ＭＢＵリクエストコード指定（ＭＲＣＤ）フィールド３
４を６する。ＭＲＣＤフィールド３４は、メモリバッフ
ァ制御ユニット２４に特殊処理を実行させるためのＭＢ
Ｕリクエストコードを指示する。特殊処理は、例えば、
排他制御用ロックバイトのテストアンドセット、自中央
処理ユニットと他の中央処理ユニットとの間の通信を行
うためのプロセッサ間通信、セグメント記述子／ページ
記述子のロード／ストア、実効アドレスの絶対アドレス
変換等である。ＣＤフィールド３３はＭＢＵリクエスト
コード設定命令のための命令コードを指示する。 第３（Ｂ）図に示されるように、各Ｍ　Ｂ　Ｕ特殊アク
セス命令はＣＤフィールド３５とアドレスシラブル（Ａ
Ｓ）フィールド３６を有する。ＣＤフィールド３５は実
効アドレスを生成し、ＭＢＵリクエストコード設定命令
によってセットされたＭＢＵリクエストコードをメモリ
バッファ制御ユニットに送出するための命令コードを指
示する。ＡＳフィールド３６は、実効アドレスの生成に
使用されるアドレスシラブルを指示する。ＡＳフィール
ド３６はベースレジスタ番号指定（Ｂ）フィールド３７
、インデックスレジスタ番号指定（Ｘ）フィールド３８
、及びディスプレイスメント指定（Ｄ）フィールド３９
を有する。Ｂフィールド３７はベースレジスタの１つの
ベースレジスタ番号を指定する。Ｘフィールド３８は汎
用レジスタの１つのインデックスレジスタ番号を指定す
る。 Ｄフィールド３９はディスプレイスメントを指定する。 第２図に戻って、ＭＢＵリクエストコード設定命令かＭ
ＢＵ特殊アクセス命令が命令レジスタ３２にセットされ
る。先取り即ち先行制御回路４０には、命令レジスタ３
２にセットされた命令のＯＰフィールドが供給される。 先取り制御回路４０は、命令のＯＰフィールドを解読し
、命令先取り処理の動作を制御する。もし、命令レジス
タ３２にセットされた命令がＡＳフィールドを含むなら
、先取り制御回路４０は、ベースレジスタ番号レジスタ
（ＢＲＮＲ）４１、インデックスレジスタ番号レジスタ
（ＩＲＮＲ）４２、及びディスプレイスメントレジスタ
（ＤＲ）４３にＢフィールド３７、Ｘフィールド３８、
及びＤフィールド３つをセットさせる。とにかく、ベー
スレジスタ番号、インデックスレジスタ番号、及びディ
スプレイスメントは、それぞれ、ベースレジスタ番号レ
ジスタ４１、インデックスレジスタ番号レジスタ４２、
及びディスプレイスメントレジスタ４３にセットされる
。 レジスタファイル４４は複数のベースレジスタ（ＢＲ）
と複数のｌ汎用レジスタ（Ｇ　Ｒ）とを有する。ベース
レジスタと汎用レジスタには、それぞれ、ベースレジス
タ番号とインデックスレジスタ番号が割当てられている
。ベースレジスタの１つはベースレジスタ番号レジスタ
４１にセットされたベースレジスタ番号によって指示さ
れたベースレジスタとして指示される。同様に、汎用レ
ジスタ１つはインデックスレジスタ番号レジスタ４２に
セットされたインデックスレジスタ番号によって指示さ
れたインデックスレジスタとして指示される。３人力ア
ドレスアダー４５には、指示されたベースレジスタの内
容、指示されたインデックスレジスタの内容、及びディ
スプレイスメントレジスタ４３にセットされたディスプ
レイスメントが供給される。３人力アドレスアダー４５
は、実効アドレスの１つである第１の実効アドレスを計
算する。従って、ベースレジスタ番号レジスタ４１、イ
ンデックスレジスタ番号レジスタ４２、及びディスプレ
イスメントレジスタ４３、レジスタファイル４４、及び
アドレスアダー４５の組合わせは、アドレスシラブルを
使用することによって第１の実効アドレスを生成するた
めの生成アレンジメントとして働く。 もしＭＢＵリクエストコード設定命令は命令レジスタ３
２にセットされたら、先取り制御回路４０はＭＢＵリク
エストコード設定命令のＭ　ＲＣＤフィールド３４をリ
クエストコード指示レジスタ（ＲＣＩＲ）４６に格納す
る。とにかく、リクエストコード指示レジスタ４６はＭ
ＢＵリクエストコードを保持するためのものである。リ
クエストコード指示レジスタ４６に保持されたＭＢＵリ
クエストコードはリクエストコードレジスタ（ＲＱＣＲ
）４７に送出される。リクエストコードレジスタ４７に
は、また、先取り制御回路４０及びファームウェア２８
（第１図）からＭＢＵリクエストコードが供給される。 リクエストコードレジスタ４７には、最終的に決定され
たＭＢＵリクエストコードが決定されたＭＢＵリクエス
トコードとしてセットされる。もっと詳細に述べると、
ＭＢＵ特殊アクセス命令が命令レジスタ３２にセットさ
れたとき、リクエストコード指示レジスタ４６に保持さ
れたＭＢＵリクエストコードがリクエストコードレジス
タ４７に決定されたＭＢＵリクエストコードとしてセッ
トされる。先取り制御ユニット３２が特殊アクセスを除
いてＭＢＵリクエスト（アクセス）を実行するとき、先
取り制御ユニット４０によって生成されたＭＢＵリクエ
ストコードがリクエストコードレジスタ４７に決定され
たＭＢＵリクエストコードとしてセットされる。ファー
ムウェア２８がＭＢＵリクエストを実行するとき、ファ
ームウェア２８から送出されたＭＢＵリクエストコード
がリクエストコードレジスタ４７に決定されたＭＢＵリ
クエストコードとしてセットされる。リクエストコード
レジスタ４７にセットされた決定されたＭＢＵリクエス
トコードはメモリバッファ制御ユニット２４（第１図）
に送出される。 ２人力アドレスアダー４８には第１及び第２のレジスタ
５１及び５２の選択された１つの内容と第３のレジスタ
５３の内容が供給される。内容についてはまもなく説明
する。アドレスアダー４８は第２の実効アドレスや絶対
アドレスのようなメモリアドレスの更新するために使用
される更新されたメモリアドレスを生成する。第２の実
効アドレスは実効アドレスの１つである。更新されたメ
モリアドレスは２人力セレクタ４９に供給される。 セレクタ（ＳＥＬ）４９には、３人力アドレスアダー４
５から第１の実効アドレスが供給される。 セレクタ４９は、更新されたメモリアドレスと第１の実
効アドレスの１つを選択されたメモリアドレスとして選
択する。選択されたメモリアドレスはレジスタ５０に送
られると共にレジスタ５１及び５２に戻される。 選択されたメモリアドレスは、メモリアドレスの形でレ
ジスタ５０にセットされ、最終的に、決定されたメモリ
アドレスとして決定される。決定されたメモリアドレス
はメモリバッファ制御ユニット２４に送出される。レジ
スタ５０はメモリアドレスレジスタ（ＭＡＲ）と呼ばれ
る。もし決定されたメモリアドレスが実効アドレスを含
むなら、実効アドレスはメモリバッファ制御ユニット２
４内の高速アドレス変換バッファ３０をアクセスするた
めに使用される。 レジスタ５１には選択されたメモリアドレスとファーム
ウェア２８から送られたメモリアドレスの１つがベース
アドレスとしてセットされる。レジスタ５１は第１のベ
ースアドレスレジスタ（第１のＢＡＲ）と呼ばれる。同
様に、レジスタ５２には選択されたメモリアドレスとフ
ァームウェア２８から送られたメモリアドレスの１つが
ベースアドレスとしてセットされる。レジスタ５２は第
２のベースアドレスレジスタ（第２のＢＡＲ）と呼ばれ
る。レジスタ５３にはファームウェア２８から送られた
ディスプレイスメントと先取り制御回路４０から送られ
た他のディスプレイスメントの１つがセットされる。レ
ジスタ５３はディスプレイスメントレジスタ（Ｄ　Ｒ）
と呼ばれる。ベースアドレスとディスプレイスメントに
応答して、２人力アドレスアダー４８は更新されたメモ
リアドレスを計算する。 さて第４図を参照して、以下、第２図の先取り制御ユニ
ット２５の特殊アクセス方法について説明する。ＭＢＵ
リクエストコード設定命令（第３図（Ａ））とＭＢＵ特
殊アクセス命令（第３図（Ｂ））に注意を向けよう。Ｍ
ＢＵリクエストコード設定命令とＭＢＵ特殊アクセス命
令はａ及びｂで示されている。第１乃至第９のマシンサ
イクルが符号１乃至９によって第４図の第１即ち先頭の
行に沿って指示されている。 第１のマシンサイクルにおいて、ＭＢＵリクエストコー
ド設定命令ａが命令レジスタ３２にセットされる。先取
り制御回路４０はＭ　Ｂ　Ｕリクエストコード設定命令
ａのＯＰフィールド３３を解読する。先取り制御回路４
０は、次の即ち第２のマシンサイクルで、ＭＢＵリクエ
ストコード設定命令ａのＭ　ＲＣＤフィールド３４をリ
クエストコード指示レジスタ４６に格納する。 第２のマシンサイクルにおいて、ＭＢＵ特殊アクセス命
令すが命令レジスタ３２にセットされる。 と同時に、ＭＢＵリクエストコード（Ｍ　ＲＣＤ　）が
リクエストコード指示レジスタ４６に保持される。先取
り制御回路４０はＭＢＵ特殊アクセス命令すのＯＰフィ
ールド３５を解読する。先取り制御回路４０は、次の即
ち第３のマシンサイクルで、ＡＳフィールド３６、即ち
、Ｂフィールド３７、Ｘフィールド３８、及びＤフィー
ルド３９をベースレジスタ番号レジスタ４１、インデイ
クスレジスタ番号レジスタ４２、及びディスプレイスメ
ントレジスタ４３に格納する。 第３のマシンサイクルにおいて、ベースレジスタ番号、
インデイクスレジスタ番号、及びディスプレイスメント
がベースレジスタ番号レジスタ４１、インデイクスレジ
スタ番号レジスタ４２、及びディスプレイスメントレジ
スタ４３にセットされる。アドレスアダー４５は実効ア
ドレスを計算する。 第４のマシンサイクルにおいて、リクエストコード指示
レジスタ４６のＭＢＵリクエストコードは、リクエスト
コードレジスタ４７に決定されたＭＢＵリクエストコー
ドとしてセットされる。と同時に、アドレスアダー４５
によって計算された実効アドレスは、セレクタ４９を介
してメモリアドレスレジスタ５０に決定されたメモリア
ドレス（ＭＡ）としてセットされる。決定されたＭ　Ｂ
　Ｕリクエストコードはメモリバッファ制御ユニット２
４に送出される。同様に、決定されたメモリアドレスが
メモリバッファ制御ユニット２４にアドレスバス情報と
して送出される。 ところで、リクエストコード指示レジスタ４６は、次の
ＭＢＵリクエストコード設定命令の発行まで、ＭＢＵリ
クエストコードを保持する。 参考として、第２図の先取り制御ユニット２５の従来の
特殊アクセス方法について第５図を参照して説明する。 Ｃで示されたＭＢＵ特殊アクセス命令に注意を向けよう
。 第５のマシンサイクルにおいて、ＭＢＵ特殊アクセス命
令Ｃによって指示された固有なファームウェアか起動す
る。 第６乃至第８のマシンサイクルにおいて、固有なファー
ムウェアは、命令実行制御ユニット２６の作業記憶２７
に保持されたペースアドレス及びディスプレイスメント
を、取出されたベースアドレス及び取出されたディスプ
レイスメントとして取出す。 第９のマシンサイクルにおいて、固自°なファームウェ
アは取出されたベースアドレス（ＢＡ）及び取出された
ディスプレイスメント（Ｄ）をレジスタ５１（又は５２
）及び５３にセットする。アドレスアダー４８は、取出
されたベースアドレス及び取出されたディスプレイスメ
ントに応答して、更新されたメモリアドレスを計算する
。 第１０のマシンサイクルにおいて、固有なファームウェ
アはＭＢＵリクエストコードをリクエストコードレジス
タ４７に決定されたＭ　Ｂ　Ｕリクエストコードとして
セットする。と同時に、更新されたメモリアドレスはで
レクタ４９を介してメモリアドレスレジスタ５０に決定
されたメモリアドレスとしてセットする。 このことから、従来の特殊アクセス方法（第５図）のア
クセス時間が、本発明による特殊アクセス方法（第４図
）のそれよりも、６マシンサイクル（６Ｔ）だけ長いこ
とが容易に理解できるであろう。 第６図を参照すると、変形された先取り制御ユニット２
５ａは同様の参照符号によって示された同様の部品を有
する。ＨＣ３Ｗサポート命令は、メモリアクセスタイプ
設定命令を含む。 すこしの間第７図を参照すると、各メモリアクセスタイ
プ設定命令はＯＰフィールド６１とメモリアクセスタイ
プ（Ｍ　Ａ　Ｔ　Ｐ　）フィールド６２をＨする。Ｍ　
Ａ　Ｔ　Ｐフィールド６２はメモリアドレスレジスタ５
０にセットされたメモリアドレスのメモリアクセスタイ
プを指示する。メモリアクセスタイブは、メモリバッフ
ァ制御ユニット２４に対して特殊メモリアクセスを実行
するために使用される。メモリアクセスタイプは指示デ
ータと呼ばれる。 そのようなメモリアドレスは、例えば、実マシン上の絶
対アドレスとして、第１及び第２のシステム名アドレス
として、及び第１乃至第３のセグメント化アドレスとし
て、メモリアクセスタイプによって指示される。第１の
システム名アドレスは、プロセスリンク及びプロセスリ
ンクセマフォを含むセグメントであり、ＧＯ上セグメン
ト呼ばれる。第２のシステム名アドレスは、メツセージ
リンク、セマフォ記述子、セマフォを含むセグメントで
あり、Ｇセグメントと呼ばれる。第１のセグメント化ア
ドレスは、メツセージリンク、セマフォ記述子、セマフ
ォを含むセグメントのチエツクに使用され、ＳＤ上セグ
メント呼ばれる。第２のセグメント化アドレスは、スタ
ックセグメントと呼ばれれるセグメントのチエツクに使
用される。 第３のセグメント化アドレスは、アクセスチエツクなし
で通常のセグメントをアクセスするために使用される。 ＯＰフィールド５１はメモリアクセスタイプのための命
令コードである。 ＭＡＴＰフィールド６２は、キータイプ指定（ＫＹＴＰ
）フィールド６３、アドレスタイプ指定（ＡＤＴＰ）フ
ィールド６４、及び広義のアクセスチエツクタイプ指定
（ＷＡ　ＣＣＫ）フィールド６５をＨする。 Ｋ　Ｙ　Ｔ　Ｐフィールド６３は実行アクセスキーを指
定する。ＡＤＴＰフィールド６４はメモリアドレスのア
ドレスタイプを指定する。前に述べたように、そのよう
なメモリアドレスは、実マシン上の絶対アドレス、仮想
マシン上の絶対アドレス、システム名アドレス、セグメ
ント化アドレス等である。 ＷＡＣＣＫフィールド６５は、狭義のアクセスチエツク
タイプ指定（ＮＡＣＣＫ）フィールド６６、セグメント
属性チエツクタイプ指定（ＧＳＣＫ）フィールド６７、
ページ記連子内第２プレゼンスビットチエツク指定（Ｐ
２ＣＫ）フィールド６８、ハードウェア領域侵害チエツ
ク指定（ＵＢ　ＣＫ　）フィールド６９である。 Ｎ　Ａ　ＣＣＫフィールド６６はアクセスチエツクのタ
イプを指定する。アクセスチエツクには、命令実行チエ
ツク、書き込みチエツク、読み出しチエツクがある。Ｇ
ＳＣＫＳＣ−ルド６７はセグメント属性チエツクのタイ
プを指定する。セグメント属性チエツクには、スタック
セグメントチエツク、ゲートセグメントチエツク、ＳＤ
上セグメントエツクがある。 第６図に戻って、メモリアクセスタイプ設定命令かＳＷ
命令のどちらかが命令レジスタ３２にセットされる。変
形された先取り制御ユニット２５ａは変形された先取り
制御回路４０ａを有する。メモリアクセスタイプ設定命
令が命令レジスタ３２にセットされたとき、変形された
先取り制御回路４０ａはメモリアクセスタイプ設定命令
のＭ　Ａ　’Ｔ　Ｐフィールド６２をメモリアクセスタ
イプ指示レジスタ（ｌｖｉＡＴ　Ｉ　Ｒ）　４６　ａに
格納する。 とにかく、メモリアクセスタイプ指示レジスタ４６ａは
メモリアクセスタイプを保持するためのものである。メ
モリアクセスタイプ指示レジスタ４６ａは、次のメモリ
アクセスタイプ設定命令が発行されるまで、メモリアク
セスタイプを保持する。メモリアクセスタイプ指示レジ
スタ４６ａに保持されたメモリアクセスタイプは、３人
カセレクタ（ＳＥＬ）７０に送出される。セレクタ７０
には、変形された先取り制御回路４０３及びファームウ
ェア２８（第１図）からメモリアクセスタイプが供給さ
れる。 フリップフロップ回路７１は、中央処抑ユニット２２の
動作モードを保持するためのものである。 フリップフロップ回路７１は複数のフリップフロップを
杓゛する。フリップフロップには１．ＳＷ奇モードＨＣ
３Ｗモードの１つを指示する特殊なフリップフロップ７
１ａが含まれる。フリップフロップ７１ａは、中央処理
ユニット２２がＨＣ３Ｗモードで動作可能なとき、論理
“１″レベルを出力する。フリップフロップ７１ａは、
中央処理ユニット２２がＳＷ奇モード動作可能なとき、
論理“０”レベルを出力する。フリップフロップ回路７
】の内容は変形された先取り制御回路４０ａに送られる
Ｑフリップフロップ７１ａはアンドゲート７２に接続さ
れている。 もしＳＷ命令が命令レジスタ３２にセットされたなら、
デコーダ７３はＳＷ命令内のＡＳフィールドのＢフィー
ルドをデコードする。デコーダ７３は、Ｂフィールドが
“６”のような特殊な番号を指示しているとき、論理“
１”レベルを出力する。デコーダ７３はアンドゲート７
２に接続されている。従って、アンドゲート７２は、中
央処理ユニット２２がＨ，Ｃ３Ｗモードで動作ｉＪ能で
、かつ命令レジスタ３２のＳＷ命令が特殊な番号を指示
するＢフィールドをもつとき、論理“１゛レベルを出力
する。アンドゲート７２は変形された先取り制御回路４
０ａに接続されている。 変形された先取り制御回路４０ａはレジスタ４７ａにＭ
　Ｂ　Ｕリクエストタイプ（ＲＱＴＰ）を送る。レジス
タ４７ａにはファームウェア２８からＭ　Ｂ　Ｕリクエ
ストタイプが供給される。ＭＢＵリクエストタイプは、
メモリバッファ制御ユニット２４に対するリクエストの
タイプを指定する。 このリクエストには、メモリリード、メモリライト、メ
モリテストアンドセット等がある。レジスタ４７ａはＭ
ＢＵリクエストタイプ指定レジスタ（ＲＴＩＲ）と呼ば
れる。 変形された先取り制御回路４０ａは、また、上述したよ
うに、３人力セレクタ７０ヘメモリアクセスタイプを送
る。セレクタ７０は、メモリアクセスタイプ指示レジス
タ４６ａに保持されたメモリアクセスタイプ、変形され
た先取り制御回路４０ａから送られたメモリアクセスタ
イプ、及びファームウェア２８から送られたメモリアク
セスタイプの１つを、選択されたメモリアクセスタイプ
として選択する。選択されたメモリアクセスタイプのア
ドレスタイプは、レジスタ４７ｂにセットされ、変形さ
れた先取り制御回路４０ａに送られる。レジスタ４７ｂ
はアドレスタイプ指定レジスタ（ＡＴ　Ｉ　Ｒ）と呼ば
れる。選択されたメモリアクセスタイプのアクセスチエ
ツクタイプはレジスタ４７ｃにセットされる。レジスタ
４７ｃはアクセスチエツクタイプは指定レジスタ（ＡＣ
ＴＩＲ）と呼ばれる。 ＭＢＵリクエストタイプ、アドレスタイプ、及びアクセ
スチエツクタイプは、−纏めにして、ＭＢＵリクエスト
コードと呼ばれる。従って、レジスタ４７　ａ　ｓ　４
７　ｂ−及び４７ｃは、−纏めにして、最終的に決定さ
れたＭＢＵリクエストコードを決定されたＭＢＵリクエ
ストコードとして保持するためのリクエストコードレジ
スタとして働く。 リクエストコードレジスタに保持された決定されたＭ　
Ｂ　Ｕリクエストコードはメモリバッファ制御ユニット
２４へ送出される。 選択されたメモリアクセスタイプのキータイプは、第１
乃至第３のレジスタ７６．７７、及び７８に保持された
実行アクセスキーの１つを選択するだめの選択信号とし
て使用される。第１乃至第３のレジスタ７６．７７、及
び７８には実行アクセスキーが供給される。実行アクセ
スキーはメモリ保獲を実行するために使用される。選択
されたメモリアクセスタイプのキータイプに応答して、
レジスタ７９には第１乃至第３のレジスタ７６．７７、
及び７８にセットされた実行アクセスキーの１つが、選
択された実行アクセスキーとしてロードされる。選択さ
れた実行アクセスキーは変形された先取り制御ユニット
２５ａで最終的に決定されたもので、従って、決定され
た実行アクセスキーと呼ばれる。レジスタ７９に保持さ
れた決定された実行アクセスキーはメモリバッファ制御
ユニット２４に送出される。レジスタ７９は実行アクセ
スキーレジスタ（ＥＡＫＲ）と呼ばれる。 さて第８図を参照して、以下、第６図の変形された先取
り制御ユニット２５ａの特殊アクセス方法について説明
する。メモリアクセスタイプ設定命令（第７図）とＳＷ
命令に注意を向けよう。メモリアクセスタイプ設定命令
とＳＷ命令はａ′及びｂ゛で示されている。ＳＷ命令ｂ
りは特殊の番号として“６“を指示するＢフィールドを
含むＡＳフィールドを持つ仮定しよう。また、中央処理
ユニット２２はｌ−ＩＣ３Ｗモードで動作可能であると
仮定しよう。従って、特定のフリップフロップ７１ａは
論理″１＃レベルを出力する。 第１のマシンサイクルにおいて、メモリアクセスタイプ
設定命令ａ−が命令レジスタ３２にセットされる。変形
された先取り制御回路４０ａはメモリアクセスタイプ設
定命令ａ′のＯＰフィールド６１を解読する。変形され
た先取り制御回路４０ａは、次の即ち第２のマシンサイ
クルで、メモリアクセスタイプ設定命令ａ−のＭＡＴＰ
フィールド６２をメモリアクセスタイプ指示レジスタ４
６ａに格納する。 第２のマシンサイクルにおいて、ＳＷ命令ｂりが命令レ
ジスタ３２にセットされる。と同時に、メモリアクセス
タイプ（ＭＡＴＰ）がメモリアクセスタイプ指示レジス
タ４６ａに保持される。デコーダ７３はＳＷ命令ｂりの
Ｂフィールドをデコートスる。Ｂフィールドは“６２を
指示しているので、デコーダ７３は論理“１”レベルを
出力する。従って、アンドゲート７２は論理“１″レベ
ルを変形された先取り制御回路４０Ｈに送出する。 変形された先取り制御回路４０ａはＳＷ命令ｂりのＯＰ
フィールドを解読する。変形された先取り制御回路４０
ａは、次の即ち第３のマシンサイクルで、Ｂフィールド
、Ｘフィールド、及びＤフィールドをベースレジスタ番
号レジスタ４１、インデイクスレジスタ番号レジスタ４
２、及びディスプレイスメントレジスタ４３に格納する
。 第３のマシンサイクルにおいて、ベースレジスタ番号、
インデイクスレジスタ番号、及びディスプレイスメント
がベースレジスタ番号レジスタ４１、インデイクスレジ
スタ番号レジスタ４２、及びディスプレイスメントレジ
スタ４３にセットされる。アドレスアダー４５は実効ア
ドレスを計算する。 第４のマシンサイクルにおいて、変形された先取り制御
回路４０ａは、ＭＢＵリクエストタイプ（ＲＱＴＰ）を
レジスタ４７ａにセットする。セレクタ７０は、メモリ
アクセスタイプ指示レジスタ４６ａに保持されたメモリ
アクセスタイプを選択されたメモリアクセスタイプとし
て選択する。 選択されたメモリアクセスタイプのアドレスタイプ（Ａ
ＤＴＰ）はレジスタ４７ｂにセットされる。 選択されたメモリアクセスタイプのアクセスチエツクタ
イプ（ＷＡ　ＣＣＫ）はレジスタ４７ｃにセットされる
。レジスタ４７ａ、４７ｂ、及び４７ｃにセットされた
ＭＢＵリクエストタイプ、アドレスタイプ、及びアクセ
スチエツクタイプは、−ｎめにして決定されたＭ　Ｂ　
Ｕリクエストコードとして、メモリバッファ制御ユニッ
ト２４に送出される。選択されたメモリアクセスタイプ
のキータイプ（ＫＹＴＰ）に応答して、レジスタ７６．
７７、及び７８の実行アクセスキーの１つが選択された
実行アクセスキー（Ｅ　Ａ　Ｋ　）としてレジスタ７９
にセットされる。レジスタ７９にセットされた選択され
た実行アクセスキーはメモリバッファ制御ユニット２４
に送出される。と同時に、アドレスアダー４５によって
計算された実効アドレスは、セレクタ４９を介してメモ
リアドレスレジスタ５０に決定されたメモリアドレス（
ＭＡ）としてセットされる。メモリアドレスレジスタ５
０にセットされた決定されたメモリアドレスはメモリバ
ッファ制御ユニット２４に送出される。 ところで、もしメモリアクセスタイプ指示レジスタ４６
ａが目的とするメモリアクセスタイプを保持しているな
ら、メモリアクセスタイプ設定命令を発行する必要がな
い。 参考として、第９図が第６図の変形された先取り制御ユ
ニット２５ａの従来の特殊アクセス方法を吟味するため
参照される。ＨＣ３Ｗサポート命令の１つでＣ′で示さ
れた特殊メモリアクセス命令に注意を向けよう。 第５のマシンサイクルにおいて、特殊メモリアクセス命
令Ｃ′によって指示された固有なファームウェアが起動
する。 第６乃至第８のマシンサイクルにおいて、固有なファー
ムウェアは、命令実行制御ユニット２６の作業記憶２７
に保持されたアドレス情報及びキー情報を、取出された
アドレス情報及び取出されたキー情報として、取出す。 取出されたアドレス情報は取出されたペースアドレス及
び取出されたディスプレイスメントを資する。取出され
たキー情報は取出された実行アクセスキーを有する。 第９のマシンサイクルにおいて、固有なファームウェア
は、取出されたベースアドレス（ＢＡ）及び取出された
ディスプレイスメントＣＤ）をレジスタ５１（または５
２）及び５３にセットする。 アドレスアダー４８は、取出されたベースアドレス及び
取出されたデ、イスプレイスメントに応答して、実効ア
ドレスを計算する。と同時に、回付なファームウェアは
、レジスタ７６．７７、及び７８の１つ、例えば、レジ
スタ７７に、取出された実行アクセスキー（ＥＡＫ）を
セットする。 第１０のマシンサイクルにおいて、Ｎａなファームウェ
アは、レジスタ４７ａにＭ　Ｂ　Ｕ　ＩＪクエストタイ
プ（ＲＱＴＰ）をセットする。と同時に、固自゛なファ
ームウェアは、セレクタ７０にメモリアクセスタイプを
送る。選択されたメモリアクセスタイプとして、セレク
タ７０は、固有なファームウェアから送られてきたメモ
リアクセスタイプを選択する。選択されたメモリアクセ
スタイプのアドレスタイプ（ＡＤＴＰ）はレジスタ４７
ｂにセットされる。選択されたメモリアクセスタイプの
アクセスチエツクタイプ（Ｗ　Ａ　ＣＣＫ　）はレジス
タ４７ｃにセットされる。選択されたメモリアクセスタ
イプのキータイプに応答して、レジスタ７７の実行アク
セスキーがレジスタ７９に決定された実行アクセスキー
としてセットされる。アドレスアダー４８によって計算
された実効アドレスは、セレクタ４つを介してメモリア
ドレスレジスタ５０に決定されたメモリアドレスとして
セットされる。 このことから、従来の特殊アクセス方法（第９図）のア
クセス時間は、本発明の特殊アクセス時間法（第８図）
のそれより６マシンサイクル（６Ｔ）だけ長いことが容
易に理解されるだろう。 第１０（ａ）及び（ｂ）を参照して、第６図の変形され
た先取り制御ユニット２５ａの動作について説明する。 メモリアクセスは、ファームウェア（ＦＷ）２８か変形
された先取り制御回路４０ａのどちらかによって実行さ
れることに注意されたい。また、中央処理ユニット２２
はＨＣ３ＷモードかＳＷモードのどちらで動作可能であ
ること注意されたい。 メモリアクセスがファームウェア２８によって実行され
るとき（ステップ１００のＹＥＳ）、レジスタ４７ａｓ
　４７ｂ、及び４７ｃには、ファームウェア２８からＭ
ＢＵリクエストタイプ、アドレスタイプ、及びアクセス
チエツクタイプが供給される（ステップ１０１．１０２
、及び１０３）。 レジスタ７９にはファームウェア２８から送られたキー
タイプによって選択された実行アクセスキーがセットさ
れる（ステップ１０４）。メモリアドレスレジスタ５０
には、ファームウェア２８から送られたベースアドレス
とディスプレイスメントを使用して生成されたメモリア
ドレスがセソ！・される（ステップ１０５）。従って、
ファームウェア２８がメモリアクセスを実行するとき、
ファームウェア２８はメモリバッファ制御ユニット２４
に送出すべきリクエスト情報を指定することができる。 リクエスト情報はリクエストコード、メモリアドレス、
及び実行アクセスキーをａする。 もしメモリアクセスが変形された先取り制御回路４０　
ａによって実行されるなら（ステップ１、００のＮｏ）
、ステップ１００にステップ１０６が続き、中央処理ユ
ニット２２がＨＣ３Ｗモードで動作可能か否かが判定さ
れる。中央処理ユニット２２がＨＣ８Ｗモードで動作可
能なら（ステップ１０６のＹＥＳ）、ステップ１０６に
ステップ１０７が続き、命令レジスタ３２のＳＷ命令が
“６”を指示するＢフィールドを含むＡＳフィールドを
有するか否かが判定される。Ｂフィールドが“６″を指
示するとき（ステップ１０７のＹＥＳ）、ステップ１０
８で、レジスタ４７ａには、変形された先取り制御回路
４０ａからＳＷ命令に従ったＭＢＵリクエストタイプが
供給される。このＭＢＵリクエストタイプは、例えば、
メモリリード、メモリスＩ・ア等を指示する。レジスタ
４７ｂ及び４７ｃにはレジスタ４６ａからアドレスタイ
プ、及びアクセスチエツクタイプが供給される（ステッ
プ１０９及び１１０）。レジスタ７９には、ステップ１
１１で、レジスタ４６ａから送られたキータイプによっ
て選択された実行アクセスキーがセットされる。メモリ
アドレスレジスタ５０には、ステップ１０５で、ＳＷ命
令に含まれるアドレスシラブルを使用して生成されたメ
モリアドレスがセットされる。従って、レジスタ４６ａ
が前もってメモリアクセスタイプ設定命令によって妥当
なメモリアクセスを保持している限り、ＳＷ命令を使用
して、ファームウェアと同等に自在なメモリアクセスを
行うことができる。 もし中央処理ユニット２２がＳＷモードで動作可能なら
（ステップ“１０６のＮＯ）、ステップ１１２がステッ
プ１０６に続く。もしＢフィールドが“６″を指示しな
いなら（ステップ１０７のＮＯ）、ステップ１１２がス
テップ１０７に続く。 ステップ１１２で、ＭＢＵリクエストタイプが変形され
た先取り制御回路４０ａによってレジスタ４７ａにセッ
トされる。レジスタ４７ｂ及び４７ｃには変形された先
取り制御回路４０ａからアドレスタイプ及びアクセスチ
エツクタイプが供給される（ステップ１１３及び１１４
）。アドレスタイプはセグメント化アドレスを示す。ア
クセスチエツクタイプは、例えば、一般のり一ドチェッ
ク、一般のライトチエツク等を示す。レジスタ７９には
、ステップ１１５で、レジスタ７６に保持された実行ア
クセスキーがセットされる。メモリアドレスレジスタ５
０には、ステップ１０５で、ＳＷ命令に含まれるアドレ
スシラブルを使用して生成されたメモリアドレスがセッ
トされる。 〔発明の効果〕 以上の説明で明らかなように、本発明によれば、前もっ
てレジスタに特殊アクセスに必要とされるデータ（リク
エストコードや指示データ）を保持しておくことにより
、ソフトウェア命令のみでは実行不可能な特殊アクセス
をパイプラインの隙間を生じさせることなく行うことが
出来る。また、従来のような特殊アクセスのための固有
なファームウェアを必要としないという利点もある。さ
らに、一般のソフトウェア命令を有効に利用することが
出来る。

【図面の簡単な説明】

第１図は先取り制御ユニットを含むデータ処理システム
のブロック図、第２図は本発明の一実施例による特殊ア
クセス方法を実行する第１図に示されたデータ処理シス
テムに使用される先取り制御ユニットのブロック図、第
３図（Ａ）　及び（Ｂ）は第２図に示された先取り制御
ユニットで使用されるＨＣ８Ｗサポート命令のフォーマ
ットを示す図、第４図は第２図に示された先取り制御ユ
ニットの特殊アクセス方法を説明するために使用される
タイムチャート、第５図は第２図に示された先取り制御
ユニットの従来の特殊アクセス方法を説明するために使
用されるタイムチャート、第６図は本発明の他の実施例
による特殊アクセス方法を実行する第１図に示されたデ
ータ処理システムに使用される先取り制御ユニットのブ
ロック図、第７図は第６図に示された先取り制御ユニッ
トで使用されるＨＣ３Ｗサポート命令のフォーマットを
示す図、第８図は第６図に示された変形された先取り制
御ユニットの特殊アクセス方法を説明するために使用さ
れる夕′イムチャート、第９図は第６図に示された変形
された先取り制御ユニットの従来の特殊アクセス方法を
説明するために使用されるタイムチャート、第１０（ａ
）及び（ｂ）図は第６図に示された変形された先取り制
御ユニットの動作を説明するために使用されるフローチ
ャートである。 ２１・・・主記憶ユニット（ＭＥＭ）　、２２・・・中
央処理ユニット（ＣＰＵ）　、２Ｂ・・・システムイン
タフェースユニット（ＳＩＵ）、２４・・・メモリバッ
ファ制御ユニット（ＭＢＵ）　、２５・・・先取り（先
行）制御ユニット（ＰＦＵ）　、２６・・・命令実行制
御ユニット（ＥＸＵ）　、２７・・・作業記憶（ＷＳ）
、２８・・・ファームウェア（ＦＷ）、２９ａ・・・Ｃ
８制御ユニッｌ−（Ｃ３Ｕ）　、２９ｂ・・・制御記憶
（Ｃ８）、３０・・・高速アドレス変換バッファ　（Ｔ
ＬＢ）、３１・・・キャッシュメモリ（ＣＭ）、３２・
・・命令レジスタ（ＩＲ）、３３・・・命令コード（Ｏ
Ｐ）フィールド、３４・・・ＭＢＵリクエストコード指
定（ＭＲＣＤ）フィールド、３５・・・ｏｐフィールド
、３６・・・アドレスシラブル（ＡＳ）フィールド、３
７・・・ベースレジスタ番号指定（Ｂ）フィールド、３
８・・・インデックスレジスタ番号指定（Ｘ）フィール
ド、３つ・・・ディスプレイスメント指定（Ｄ）フィー
ルド、４０．４０ａ・・・先取り（先行）制御回路、４
１・・・ベースレジスタ番号レジスタ（ＢＲＮＲ）、４
２・・・インデックスレジスタ番号レジスタ（ＩＲＮＲ
）　、４３・・・ディスプレイスメントレジスタ（ＤＲ
）　、４４・・・レジスタファイル（ＢＲ／ＧＲ）、４
５・・・３人カアドレスアダー、４６・・・リクエスト
コード指示レジスタ（ＲＣＲ）、４６ａ・・・メモリア
クセスタイプ指示レジスタ（ＭＡＴＩＲ）、４７・・・
リクエストコード指示レジスタ、４７ａ・・・ＭＢＵリ
クエストタイプ指定レジスタ（ＲＴＩＲ）　、４７ｂ・
・・アドレスタイプ指定レジスタ（ＡＴＩＲ）　、４７
ｃ・・・アクセスチエツクタイプ指定レジスタ（ＡＣＴ
　ＩＲ）　、４８・・・２人カアドレスアダー、４９・
・・２人力セレクタ（ＳＥＬ）　、５０・・・メモリア
ドレスレジスタ、５１・・・第１のペースアドレスレジ
スタ（第１のＢＲ）、５２・・・第２のベースアドレス
レジスタ（第２のＢＲ）、５３・・・ディスプレイスメ
ントレジスタ、６１・・・ＯＰフ、ｆ−ルド、６２・・
・メモリアクセスタイプ（ＭＡＴＰ）フィールド、６３
・・・キータイプ指定（Ｋ　Ｙ　Ｔ　Ｐ　）フィールド
、６４・・・アドレスタイプ指定（ＡＤＴＰ）フィール
ド、６５・・・広義のアクセスチエツクタイプ指定（Ｗ
Ａ　ＣＣＫ）フィールド、６６・・・狭義のアクセスチ
エツクタイプ指定（ＮＡＣＣＫ）フィールド、６７・・
・セグメント属性チエツクタイプ指定（Ｇ　Ｓ　ＣＫ）
フィールド、６８・・・ページ記連子内第２プレゼンス
ピットチエツク指定（Ｐ２ＣＫ）フィールド、６つ・・
・ハードウェア領域侵害チエツク指定（Ｕ　Ｂ　ＣＫ）
フィールド、７０・・・３人力セレクタ（ＳＥＬ）　、
７１・・・フリップフロップ回路、７１ａ・・・特定の
フリップフロップ、７２・・・アンドゲート、７３・・
・デコーダ、７６．７７．７８・・・レジスタ、７９・
・・実行アクセスキーレジスタ（ＥＡＫＲ）。 第１図 第３図 第７図 ６５　ＷＡＣＣに ２ＭＡＴＰ 第１０図（ＣＩ）

Claims (1)

1. 【特許請求の範囲】 １、命令に応答してリクエストをメモリバッファ制御ユ
   ニットに発行する方法であって、上記リクエストはリク
   エストコードとメモリアドレスとを有し、上記方法は、 前もって上記リクエストコードをレジスタに保持し、 上記命令に含まれるアドレスシラブルを使用して上記メ
   モリアドレスを生成し、 上記メモリアドレスと上記レジスタに保持されたリクエ
   ストコードを上記メモリバッファ制御ユニットへ送出す
   る ステップを有する特殊アクセス方法。 ２、命令に応答してリクエストをメモリバッファ制御ユ
   ニットに発行する方法であって、上記リクエストはリク
   エストコードとメモリアドレスとを有し、上記方法は、 前もって指示データをレジスタに保持し、 上記命令内のアドレスシラブルが特定の番号に等しいベ
   ースレジスタ番号をもつか否かを判定し、上記アドレス
   シラブルを使用して実効アドレスを生成し、 上記ベースレジスタ番号が上記特定の番号に等しいとき
   、上記レジスタに保持された指示データと上記実効アド
   レスを使用することによって上記リクエストコードと上
   記メモリアドレスを上記メモリバッファ制御ユニットへ
   送出する ステップを有する特殊アクセス方法。