JPH01309336A - 半導体容器 - Google Patents

半導体容器

Info

Publication number
JPH01309336A
JPH01309336A JP63140847A JP14084788A JPH01309336A JP H01309336 A JPH01309336 A JP H01309336A JP 63140847 A JP63140847 A JP 63140847A JP 14084788 A JP14084788 A JP 14084788A JP H01309336 A JPH01309336 A JP H01309336A
Authority
JP
Japan
Prior art keywords
chip
filler material
brazing filler
semiconductor container
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63140847A
Other languages
English (en)
Inventor
Shuji Kanamori
金森　修二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63140847A priority Critical patent/JPH01309336A/ja
Publication of JPH01309336A publication Critical patent/JPH01309336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体容器に関し、特に、複数のチップを有
する超高周波大電力用トランジスタに関する。
従来の技術 従来、この種の超高周波大電力用トランジスタは、浅い
接合が動作時の発熱による接合破壊を防止するために１
個々の出力を小さくし、複数のチップを並列に接続した
りチップを薄くしてコレクタ低抗を小さくして出力を補
う方法を行っていた。
この種のチップは第４図（ａ）、（ｂ）の様に鑞材によ
り半導体容器にマウントする技術が知られている。
発明が解決しようとする課題 −」二連した従来のマウント方法は、複数のチップを接
着するために多量の鑞材を使用するので、チップを薄く
すると表面に余分な鑞材が廻り込むという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在するーｌ―記
欠点を解消し、マウント時に鑞材がチップ表面に付着す
ることを防止することを１＋Ｊ能とした新規な半導体容
器を提供することにある。
発明の従来技術に対する相違点 上述した従来のマウント構造に対し、本発明は、チップ
周辺の容器に溝を有しているという相違点がある。
課題を解決するための手段 前記目的を達成する為に１本発明に係る半導体容器は、
マウント時の余分な鑞材をチップ周辺の１ｂ￥に分離す
る構造を有している。
実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
第１図（ａ）および（ｂ）は本発明による第１の実施例
を示す正面図および（ａ）のｘ−ｘ’線に沿って切断し
矢印の方向に見た縦断面図である。
第１図（ａ）、（ｂ）を参照するに、半導体容器りのチ
ップ３をマウントする領域を取囲む周辺部には溝４が形
成されている。
半導体容器上上にマウント鑞材２を４００〜５００°Ｃ
に加熱して溶かした後にチップ３を所定の位置に付着さ
せる。このとき、チップ３とマウント鑞材２間に気泡が
出来ない様にチップ３上から圧力をかけて、横方向に移
動させながら接着させるとよくなじむ様になり、余分な
鑞材はチップ３周辺の溝４に押し流されてしまうことに
なる。
この作業は複数のチップを同時に接着するのではなく個
々に独立して行われる。これにより、チップ厚さを十分
薄くすることが可能になる。例えば、従来５００μｍ前
後の厚さを１００μｍ程度にすればコレクタ抵抗は厚さ
分だけ減少するので、約１１５にすることができる。
第２図および第３図は本発明による第２、第３の実施例
を示す縦断面図である。
第２図、第３図を参照するに、この第２、第３の実施例
では、余分なマウント鑞材を溝に入り易くするために、
チップ周辺に段部１ａ（第２図）およびテーパ部Ｌｂ（
第３図）が設けられている。
発明の詳細 な説明した様に、本発明によれば、余分なマウント鑞材
がチップ周辺の溝に吸収することを利用して、マウント
時にチップ表面に鑞材が付着することを防止できる効果
が得られる。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明に係る半導体容器の正面
図＜ａ）、（ａ）の×−Ｘ′線に沿った縦断面図（ｂ）
。 第２図および第３図は本発明に係る半導体容器の第２、
第３の実施例を示す縦断面図、第４図（ａ）、（ｂ）は
従来の容器の正面図（ａ）、（ａ）のＹ−Ｙ’線に沿っ
た縦断面図（ｂ）である。 ■、１０．、、半導体容器、２．２０．、．７ウント鑞
材、３．３０．、、チップ、４００．溝 −Ｘ　　　　　　　　　　７　　　升 −」

Claims (1)

    【特許請求の範囲】
  1. 　複数のチップをマウントする半導体容器において、各
    チップ周辺部を取り囲む溝を有することを特徴とする半
    導体容器。
JP63140847A 1988-06-08 1988-06-08 半導体容器 Pending JPH01309336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63140847A JPH01309336A (ja) 1988-06-08 1988-06-08 半導体容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63140847A JPH01309336A (ja) 1988-06-08 1988-06-08 半導体容器

Publications (1)

Publication Number Publication Date
JPH01309336A true JPH01309336A (ja) 1989-12-13

Family

ID=15278109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63140847A Pending JPH01309336A (ja) 1988-06-08 1988-06-08 半導体容器

Country Status (1)

Country Link
JP (1) JPH01309336A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660660B1 (ko) * 2002-06-11 2006-12-21 후지 덴키 홀딩스 가부시키가이샤 반도체 장치
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置
JP2019062245A (ja) * 2019-01-29 2019-04-18 ローム株式会社 半導体装置
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2023127713A (ja) * 2022-03-02 2023-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660660B1 (ko) * 2002-06-11 2006-12-21 후지 덴키 홀딩스 가부시키가이샤 반도체 장치
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置
JP2019062245A (ja) * 2019-01-29 2019-04-18 ローム株式会社 半導体装置
JP2023127713A (ja) * 2022-03-02 2023-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TW417262B (en) Semiconductor device of molding in ball grid array
JPH01309336A (ja) 半導体容器
US5150197A (en) Die attach structure and method
JPS62241355A (ja) 半導体装置
JPH0582686A (ja) 半導体放熱構造
JPH09153576A (ja) ヒートシンクを備える半導体装置
JP2561943B2 (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH0582568A (ja) 半導体チツプの接着方法
JPH01297829A (ja) 半導体容器
JPS63300519A (ja) 半導体装置
JPH0547988A (ja) 半導体装置
JPS58220434A (ja) 半導体装置
JP3808746B2 (ja) 樹脂パッケージ型半導体装置の製造方法
JP2004281646A (ja) 電子部品の固着方法および固着装置
JP3548671B2 (ja) 半導体装置およびその製造方法
JP2002184907A (ja) 電力用半導体装置
JPS6373544A (ja) リ−ドフレ−ム
JPH04142042A (ja) 半導体装置の製造方法
JPH01109790A (ja) 光半導体素子用サブマウント
CN121398294A (zh) 具有共晶结构的封装单元、封装结构及制备方法
JPH0750371A (ja) 半導体装置
JPH08186217A (ja) 半導体装置
JPH0276864U (ja)
JPH0342681Y2 (ja)
JPS58186943A (ja) 半導体装置の製造方法