JPH01309359A - 半導体素子パッケージ - Google Patents
半導体素子パッケージInfo
- Publication number
- JPH01309359A JPH01309359A JP63141230A JP14123088A JPH01309359A JP H01309359 A JPH01309359 A JP H01309359A JP 63141230 A JP63141230 A JP 63141230A JP 14123088 A JP14123088 A JP 14123088A JP H01309359 A JPH01309359 A JP H01309359A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- semiconductor element
- width
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体パッケージ、特に電子機器に使用され
る半導体素子パッケージに関する。
る半導体素子パッケージに関する。
従来の半導体素子パッケージは第3図に示すように構成
されリード2′が第4図に示すようにリード2′の幅W
よりもリード2′の厚さtの方がより大きくなっていた
。
されリード2′が第4図に示すようにリード2′の幅W
よりもリード2′の厚さtの方がより大きくなっていた
。
しかしながら、このような上述した従来の半導体素子パ
ッケージは、リードの幅が厚さよりも大きいため細かい
ピッチ間隔のパッケージをつくれないという欠点がある
。
ッケージは、リードの幅が厚さよりも大きいため細かい
ピッチ間隔のパッケージをつくれないという欠点がある
。
本発明の半導体素子パッケージはリードの幅が厚さより
も小さくなって構成される。
も小さくなって構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第1図は本発明の一実施例を示す部分斜視図、第2図は
第1図に示す実施例の半田付状態を示す側面図である。
第1図に示す実施例の半田付状態を示す側面図である。
第1図に示す半導体素子パッケージはパッケージ本体1
とこれから引き出されたリード2とを含んで構成される
。
とこれから引き出されたリード2とを含んで構成される
。
このリード2は、リード幅Wがリード厚さtより小さく
することで半田付はり−ド2の側面に半田5が接続しプ
リント配線板4のランド3と接続されることとなる。
することで半田付はり−ド2の側面に半田5が接続しプ
リント配線板4のランド3と接続されることとなる。
本発明の半導体素子パッケージは、リード幅を細くする
ことで細いピッチを実現できるという効果がある。
ことで細いピッチを実現できるという効果がある。
第1図は本発明の一実施例を示す部分斜視図、第2図は
第1図に示す実施例の半田付状態を示す側面図、第3図
は従来の一例を示す部分斜視図、第4図は第3図に示す
リードの拡大斜視図である。 1・・・・・・パッケージ本体、2.2’・・・・・・
リード、3・・・・・・ランド、4・・・・・・プリン
ト配線板、5・・・・・・半田、W・・・・・・幅、t
・・・・・・厚さ。 代理人 弁理士 内 原 音 茅 1 閃 第 2 凹 茶 4 図
第1図に示す実施例の半田付状態を示す側面図、第3図
は従来の一例を示す部分斜視図、第4図は第3図に示す
リードの拡大斜視図である。 1・・・・・・パッケージ本体、2.2’・・・・・・
リード、3・・・・・・ランド、4・・・・・・プリン
ト配線板、5・・・・・・半田、W・・・・・・幅、t
・・・・・・厚さ。 代理人 弁理士 内 原 音 茅 1 閃 第 2 凹 茶 4 図
Claims (1)
- パッケージ本体と、このパッケージ本体から引き出さ
れ幅が厚さよりも薄く側面に半田付するためのリードと
を含むことを特徴とする半導体素子パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141230A JPH01309359A (ja) | 1988-06-07 | 1988-06-07 | 半導体素子パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141230A JPH01309359A (ja) | 1988-06-07 | 1988-06-07 | 半導体素子パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309359A true JPH01309359A (ja) | 1989-12-13 |
Family
ID=15287137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141230A Pending JPH01309359A (ja) | 1988-06-07 | 1988-06-07 | 半導体素子パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444905B1 (en) * | 1998-12-24 | 2002-09-03 | Hitachi, Ltd. | Semiconductor device |
-
1988
- 1988-06-07 JP JP63141230A patent/JPH01309359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444905B1 (en) * | 1998-12-24 | 2002-09-03 | Hitachi, Ltd. | Semiconductor device |
| US6541702B2 (en) | 1998-12-24 | 2003-04-01 | Hitachi, Ltd. | Semiconductor device |
| US6553657B2 (en) | 1998-12-24 | 2003-04-29 | Hitachi, Ltd. | Semiconductor device |
| US6777262B2 (en) | 1998-12-24 | 2004-08-17 | Renesas Technology Corp. | Method of packaging a semiconductor device having gull-wing leads with thinner end portions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01309359A (ja) | 半導体素子パッケージ | |
| JPH01235360A (ja) | 半導体集積回路装置 | |
| JPH01166545A (ja) | ジグザグ型ic | |
| JPH0329389A (ja) | プリント回路板 | |
| JPH04147660A (ja) | 電子部品 | |
| JPS5963751A (ja) | 半導体装置 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH03185785A (ja) | フレキシブル配線基板 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPH04170057A (ja) | Icパッケージ | |
| JPS62174997A (ja) | チツプ部品のプリント基板実装構造 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPH01161707A (ja) | チップ部品 | |
| JPS6292456A (ja) | 集積回路装置 | |
| JPH01216565A (ja) | 電子部品 | |
| JPS6316650A (ja) | 集積回路装置 | |
| JPS6231838B2 (ja) | ||
| JPH0430441A (ja) | 半導体装置 | |
| JPS6159863A (ja) | 混成集積回路装置 | |
| JPH02216778A (ja) | 混成集積回路装置 | |
| JPH04181748A (ja) | Tabテープ | |
| JPS6369694A (ja) | スクリ−ン | |
| JPH06333997A (ja) | Tabフィルム及びそのtabフィルムを用いた半導体装置 |