JPH0131310B2 - - Google Patents
Info
- Publication number
- JPH0131310B2 JPH0131310B2 JP4244778A JP4244778A JPH0131310B2 JP H0131310 B2 JPH0131310 B2 JP H0131310B2 JP 4244778 A JP4244778 A JP 4244778A JP 4244778 A JP4244778 A JP 4244778A JP H0131310 B2 JPH0131310 B2 JP H0131310B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gaas
- ohmic
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は耐熱性の優れた、特に保管および動作
許容温度の高い−族化合物半導体装置に関す
る。
許容温度の高い−族化合物半導体装置に関す
る。
ガンダイオード、インバツトダイオード、ミク
サダイオード電界効果トランジスタ等ｎ型GaAs
半導体を用いた半導体装置は、少くとも一つ以上
のオーム性電極を備え、或いは該オーム性電極と
その他シヨツトキ障壁電極等とを備えている。こ
こで従来のオーム性電極は、比較的低キヤリア密
度のｎ型GaAsに対しても、容易に低接触抵抗の
オーム性接触が得られるところから、通常Au−
Ge、Au−Su、Ag−In−Ge等のIb族元素を主成
分として、ｎ型不純物として、GeあるいはSnを
含有する材料をGaAsと熱処理合金化させること
によつて得られている。また通常、さらに該合金
化層上に、配線抵抗を減じ、ボンデイングを容易
にするために、第２層としてAu層が設けられる。
しかしながら、このようなオーム性電極を具備す
る従来のｎ型GaAs半導体からなる半導体装置
は、Siトランジスタに比較して、耐熱性が劣り特
に許容温度の低い欠点を有していた。この理由
は、例えばAu−Ge等のAuを主成分とする電極
について考えてみると、オーム性接触を得るため
の熱処理合金化によつて、AuはGaAs中のGaと
作用し、Au−Ga合金を形成する。この場合完全
に反応させれば、Au−Gaの共晶に近いものが生
成し、これは350℃付近の比較的低温で融解する。
すなわち、Auを主成分とするオーム性電極は、
AuがGaAsと400℃程度の低温で反応すること、
および反応生成物の融解点が低温度であるためで
ある。また、Ag−In−Geを用いた場合には、第
２層のAuが低温で容易に拡散、Agと固溶し、
AuがGaAs界面まで達するため、状況はAuを主
成分とする電極と同様となりこれらのオーム性電
極を備えた従来のｎ型GaAs半導体からなる半導
体装置の最高許容温度は、たかだか400℃であり
耐熱性に乏しいと云う欠点があつた。
サダイオード電界効果トランジスタ等ｎ型GaAs
半導体を用いた半導体装置は、少くとも一つ以上
のオーム性電極を備え、或いは該オーム性電極と
その他シヨツトキ障壁電極等とを備えている。こ
こで従来のオーム性電極は、比較的低キヤリア密
度のｎ型GaAsに対しても、容易に低接触抵抗の
オーム性接触が得られるところから、通常Au−
Ge、Au−Su、Ag−In−Ge等のIb族元素を主成
分として、ｎ型不純物として、GeあるいはSnを
含有する材料をGaAsと熱処理合金化させること
によつて得られている。また通常、さらに該合金
化層上に、配線抵抗を減じ、ボンデイングを容易
にするために、第２層としてAu層が設けられる。
しかしながら、このようなオーム性電極を具備す
る従来のｎ型GaAs半導体からなる半導体装置
は、Siトランジスタに比較して、耐熱性が劣り特
に許容温度の低い欠点を有していた。この理由
は、例えばAu−Ge等のAuを主成分とする電極
について考えてみると、オーム性接触を得るため
の熱処理合金化によつて、AuはGaAs中のGaと
作用し、Au−Ga合金を形成する。この場合完全
に反応させれば、Au−Gaの共晶に近いものが生
成し、これは350℃付近の比較的低温で融解する。
すなわち、Auを主成分とするオーム性電極は、
AuがGaAsと400℃程度の低温で反応すること、
および反応生成物の融解点が低温度であるためで
ある。また、Ag−In−Geを用いた場合には、第
２層のAuが低温で容易に拡散、Agと固溶し、
AuがGaAs界面まで達するため、状況はAuを主
成分とする電極と同様となりこれらのオーム性電
極を備えた従来のｎ型GaAs半導体からなる半導
体装置の最高許容温度は、たかだか400℃であり
耐熱性に乏しいと云う欠点があつた。
本発明の目的は、前記従来の欠点を除去せしめ
低許容温度を大幅に引上げた高耐熱性の半導体装
置を提供することにある。
低許容温度を大幅に引上げた高耐熱性の半導体装
置を提供することにある。
本発明によれば32〜64重量％のGeおよびNiか
らなる金属膜を熱処理してなるオーム性接触層
と、該層に接したAlでなる配線層を具備するこ
とを特徴とする−族化合物半導体装置が得ら
れる。
らなる金属膜を熱処理してなるオーム性接触層
と、該層に接したAlでなる配線層を具備するこ
とを特徴とする−族化合物半導体装置が得ら
れる。
以下本発明について図面を用いて詳述する。
第１図は本発明の第１の実施例を示する斜視図
で、半導体装置としてプレーナ型のガン効果素子
を示す。同図においてｎ型GaAs１２に接して、
32〜64重量％のGeと残部Niから成る金属層と熱
処理して成る第１の電極層１３と、該第１層に接
してAlで成る配線層としての第２の電極層１４
とから成る電極を具備している（なお１１は高抵
抗基板である）。ここで第１の電極層は、ｎ型
GaAsに対して、オーム性接触としての作用を有
し、第２層は配線抵抗を減じ、かつリードワイヤ
のボンデイングを容易にする作用を有する。第１
の電極層がｎ型GaAsに対してオーム性接触とな
り、かつ融解温度が非常に高く（800℃以上）、高
温における安定性の良好な優れた耐熱性を有して
いる。しかしながら、該第１の電極層といえど
も、第２層に従来のようにAu層を用いれば、従
来の如く、第１層にAuを主成分とする電極を使
用した場合よりも耐熱性はかなり改善されるもの
の、いずれはAuが活散、GaAs界面に達すること
となり、結局、時間の経過と共に耐熱性の低下、
許容温度の低下をきたすこととなる。時に500℃
以上の高温領域では、該第１層の特長は大きく減
じられる。ここで本発明のように前記第１層に接
する第２層をAlとすることによつて、上記のよ
うな第１層の特長を減じる現象すなわち耐熱性の
低下、許容温度の低下を防止することができる。
で、半導体装置としてプレーナ型のガン効果素子
を示す。同図においてｎ型GaAs１２に接して、
32〜64重量％のGeと残部Niから成る金属層と熱
処理して成る第１の電極層１３と、該第１層に接
してAlで成る配線層としての第２の電極層１４
とから成る電極を具備している（なお１１は高抵
抗基板である）。ここで第１の電極層は、ｎ型
GaAsに対して、オーム性接触としての作用を有
し、第２層は配線抵抗を減じ、かつリードワイヤ
のボンデイングを容易にする作用を有する。第１
の電極層がｎ型GaAsに対してオーム性接触とな
り、かつ融解温度が非常に高く（800℃以上）、高
温における安定性の良好な優れた耐熱性を有して
いる。しかしながら、該第１の電極層といえど
も、第２層に従来のようにAu層を用いれば、従
来の如く、第１層にAuを主成分とする電極を使
用した場合よりも耐熱性はかなり改善されるもの
の、いずれはAuが活散、GaAs界面に達すること
となり、結局、時間の経過と共に耐熱性の低下、
許容温度の低下をきたすこととなる。時に500℃
以上の高温領域では、該第１層の特長は大きく減
じられる。ここで本発明のように前記第１層に接
する第２層をAlとすることによつて、上記のよ
うな第１層の特長を減じる現象すなわち耐熱性の
低下、許容温度の低下を防止することができる。
次の具体的一実施例について説明する。高抵抗
GaAs基板上にキヤリア密度５×1015cm-3厚さ7μ
ｍのｎ型層を成長させたウエハーを用いて、プレ
ーナ型のガン効果素子を製作した。素子長は30μ
ｍである。まず通常の化学エツチングにより、不
要のｎ型層を除去し、素子領域を形成した。次い
で、カソードおよびアノード電極部に40重量％
Ge、残部Niよりなる合金膜を1500Åの厚さに被
着し、水素ガス中500℃の温度で５分間熱処理し
てオーム性接触を得、すなわち第１の電極層を形
成した。さらに第１層上に1μｍの厚さのAl膜の
第２層を形成した。この場合第２層はAlを全面
に蒸着し、しかる後、不要部のエツチングにより
形成され、平面的には、第１層の内部に限定され
ている。ここで比較のために、次の２種類のカソ
ードおよびアノード電極を備える同一形状の素子
を作成した。その１つは（比較素子１）、第１層
は前記本発明の実施例中と同一のものとし、第２
層を1μｍの厚さのAu膜としたものであり、他の
１つは従来のように、第１層にAu−Ge−Niを
450℃の温度で30秒間熱処理オーム性接触とした
ものを用い、第２層に1μｍの厚さのAu膜を用い
たものである。これら３種類の素子について、高
温保管によつて耐熱性、許容温度を調べた。比較
素子２は許容温度が最も低く、たとえば500℃の
温度では一瞬にして第２層のAuが反応し、電極
が完全に変質した。比較素子２においては、500
℃の温度で15分間以上経つと電極の変質が起こり
始めた。一方、本発明の実施例１の素子では、こ
れら比較素子よりはるかに高耐熱性であり、500
℃の温度で１時間電極の変質は起こらなかつた。
GaAs基板上にキヤリア密度５×1015cm-3厚さ7μ
ｍのｎ型層を成長させたウエハーを用いて、プレ
ーナ型のガン効果素子を製作した。素子長は30μ
ｍである。まず通常の化学エツチングにより、不
要のｎ型層を除去し、素子領域を形成した。次い
で、カソードおよびアノード電極部に40重量％
Ge、残部Niよりなる合金膜を1500Åの厚さに被
着し、水素ガス中500℃の温度で５分間熱処理し
てオーム性接触を得、すなわち第１の電極層を形
成した。さらに第１層上に1μｍの厚さのAl膜の
第２層を形成した。この場合第２層はAlを全面
に蒸着し、しかる後、不要部のエツチングにより
形成され、平面的には、第１層の内部に限定され
ている。ここで比較のために、次の２種類のカソ
ードおよびアノード電極を備える同一形状の素子
を作成した。その１つは（比較素子１）、第１層
は前記本発明の実施例中と同一のものとし、第２
層を1μｍの厚さのAu膜としたものであり、他の
１つは従来のように、第１層にAu−Ge−Niを
450℃の温度で30秒間熱処理オーム性接触とした
ものを用い、第２層に1μｍの厚さのAu膜を用い
たものである。これら３種類の素子について、高
温保管によつて耐熱性、許容温度を調べた。比較
素子２は許容温度が最も低く、たとえば500℃の
温度では一瞬にして第２層のAuが反応し、電極
が完全に変質した。比較素子２においては、500
℃の温度で15分間以上経つと電極の変質が起こり
始めた。一方、本発明の実施例１の素子では、こ
れら比較素子よりはるかに高耐熱性であり、500
℃の温度で１時間電極の変質は起こらなかつた。
次に本発明の第２の実施例として電界効果トラ
ンジスタのようなオーム性電極と、シヨツトキ障
壁ゲートあるいは絶縁ゲート電極とを備えたｎ型
GaAsからなる半導体装置について述べる。前記
電界効果トランジスタにおいてNi−Geを熱処理
してなる第１層と、Alの第２層によつてオーム
性電極を構成し、前記第２層を構成するAlによ
りゲート電極を形成せしめると、前記第１の実施
例のように高耐熱性の他に、製造技術上大きな利
点が得られる。即ちAlはｎ−GaAsに対して良好
なシヨツトキ接合を形成するのでゲート電極形成
と同時にオーム性電極の第２層の形成が同一工程
で行え、簡単な工程で製作が可能になる。この利
点は、前記半導体装置が集積回路を形成している
場合、なお一層効果的となる。これについて図面
を用いて説明する。第２図ａは集積回路の基本単
位である２個の電界効果トランジスタからなる等
価回路を示し、ｂは具体的一実施構造の斜視図で
ある。例えば、第２図ａの等価回路図で示す集積
回路の１単位をｂ図のように形成する場合、２４
ａ，２４ｂ，２４ｃの配線および、負荷として用
いるFETのゲート２５ｂと負荷FETのソースお
よび駆動FETのドレイン２３ｂとの結線等の配
線の工程は、ソースおよびドレインオーム性接触
層２３ａ，２３ｂ，２３ｃの形成後直ちに、トラ
ンジスタのゲート２５ａ，２５ｂの形成と同一工
程で、Alだけの単一層で行うことができ、極め
て簡単となる。なお２１は高抵抗基板、２２はｎ
型GaAs能動層である。
ンジスタのようなオーム性電極と、シヨツトキ障
壁ゲートあるいは絶縁ゲート電極とを備えたｎ型
GaAsからなる半導体装置について述べる。前記
電界効果トランジスタにおいてNi−Geを熱処理
してなる第１層と、Alの第２層によつてオーム
性電極を構成し、前記第２層を構成するAlによ
りゲート電極を形成せしめると、前記第１の実施
例のように高耐熱性の他に、製造技術上大きな利
点が得られる。即ちAlはｎ−GaAsに対して良好
なシヨツトキ接合を形成するのでゲート電極形成
と同時にオーム性電極の第２層の形成が同一工程
で行え、簡単な工程で製作が可能になる。この利
点は、前記半導体装置が集積回路を形成している
場合、なお一層効果的となる。これについて図面
を用いて説明する。第２図ａは集積回路の基本単
位である２個の電界効果トランジスタからなる等
価回路を示し、ｂは具体的一実施構造の斜視図で
ある。例えば、第２図ａの等価回路図で示す集積
回路の１単位をｂ図のように形成する場合、２４
ａ，２４ｂ，２４ｃの配線および、負荷として用
いるFETのゲート２５ｂと負荷FETのソースお
よび駆動FETのドレイン２３ｂとの結線等の配
線の工程は、ソースおよびドレインオーム性接触
層２３ａ，２３ｂ，２３ｃの形成後直ちに、トラ
ンジスタのゲート２５ａ，２５ｂの形成と同一工
程で、Alだけの単一層で行うことができ、極め
て簡単となる。なお２１は高抵抗基板、２２はｎ
型GaAs能動層である。
前記第２層のAlの配線部分は、第１層のオー
ム性接触部からはみ出している場合も当然含まれ
る。この場合該Alの配線部分はGaAsと直接接触
することになるが、この部分は金属接合的には
Alシヨツトキ障壁ゲートと同等であり、何ら耐
熱性を低下させる要因はない。さて従来技術で
は、このような配線部分は、例えば、Cr−Pt−
Auが用いられる場合があるが、Cr、Pt、Auのい
ずれも500℃以下の温度でGaAsと容易に反応し、
本発明の装置の耐熱性に及ぶものではない。また
このCr−Pt−Auでなる配線部分がたとえばSiO2
上に積載されている場合でも、前述したようにオ
ーム性電極部での反応が進行するのは防止できな
いため、結局本発明の装置の耐熱性特に許容温度
にははるかに及ばない。
ム性接触部からはみ出している場合も当然含まれ
る。この場合該Alの配線部分はGaAsと直接接触
することになるが、この部分は金属接合的には
Alシヨツトキ障壁ゲートと同等であり、何ら耐
熱性を低下させる要因はない。さて従来技術で
は、このような配線部分は、例えば、Cr−Pt−
Auが用いられる場合があるが、Cr、Pt、Auのい
ずれも500℃以下の温度でGaAsと容易に反応し、
本発明の装置の耐熱性に及ぶものではない。また
このCr−Pt−Auでなる配線部分がたとえばSiO2
上に積載されている場合でも、前述したようにオ
ーム性電極部での反応が進行するのは防止できな
いため、結局本発明の装置の耐熱性特に許容温度
にははるかに及ばない。
この場合の具体的一実施例について説明する。
高抵抗GaAs基板上にキヤリア密度２×1017cm-3
厚さ0.15μｍのｎ型層を成長させたウエハーを用
いて1.5μｍのゲート長のシヨツトキ障壁ゲート
GaAs電界効果トランジスタを製作した。実施例
１と同様の工程で、ソースおよびドレイン電極部
に第１層を形成した。その後全面に0.4μｍの厚さ
のAlを蒸着した後、ゲート電極部、ソースおよ
びドレイン電極のボンデイングパツド部分を覆う
マスクをホトレジストで形成した。続いてAlを
エツチングし、ゲート電極と、ソースおよびドレ
イン電極の第２層すなわちボンデイングバツドを
同時に形成し、電界効果トランジスタを形成し
た。該本発明の第２の実施例のトランジスタの高
温加速劣化テストを行つたところ、従来のトラン
ジスタの平均寿命が108時間であつたのに対し、
該トランジスタのそれは109時間以上の長寿命が
得られた。
高抵抗GaAs基板上にキヤリア密度２×1017cm-3
厚さ0.15μｍのｎ型層を成長させたウエハーを用
いて1.5μｍのゲート長のシヨツトキ障壁ゲート
GaAs電界効果トランジスタを製作した。実施例
１と同様の工程で、ソースおよびドレイン電極部
に第１層を形成した。その後全面に0.4μｍの厚さ
のAlを蒸着した後、ゲート電極部、ソースおよ
びドレイン電極のボンデイングパツド部分を覆う
マスクをホトレジストで形成した。続いてAlを
エツチングし、ゲート電極と、ソースおよびドレ
イン電極の第２層すなわちボンデイングバツドを
同時に形成し、電界効果トランジスタを形成し
た。該本発明の第２の実施例のトランジスタの高
温加速劣化テストを行つたところ、従来のトラン
ジスタの平均寿命が108時間であつたのに対し、
該トランジスタのそれは109時間以上の長寿命が
得られた。
第１図は本発明の第１の実施例を示すブレーナ
型ガン効果素子の斜視図であり、第２図ａ，ｂは
本発明の第２の実施例を示す図であり、GaAs集
積回路の１単位を示している。図において１１，
２１は高抵抗基板、１２，２２はｎ型GaAs能動
層、１３，２３ａ，２３ｂ，２３ｃはGe−Ni膜
を熱処理してなるオーム性接触層、１４，２４
ａ，２４ｂ，２４ｃはAl膜の配線層、２５ａ，
２５ｂはAlのゲートである。
型ガン効果素子の斜視図であり、第２図ａ，ｂは
本発明の第２の実施例を示す図であり、GaAs集
積回路の１単位を示している。図において１１，
２１は高抵抗基板、１２，２２はｎ型GaAs能動
層、１３，２３ａ，２３ｂ，２３ｃはGe−Ni膜
を熱処理してなるオーム性接触層、１４，２４
ａ，２４ｂ，２４ｃはAl膜の配線層、２５ａ，
２５ｂはAlのゲートである。
Claims (1)
- １ ｎ型GaAs上に32〜64重量％のGeおよび残部
Niからなる金属層を熱処理してなるオーム性接
触層と、該層に接したAlで成る配線層を具備す
ることを特徴とする−族化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244778A JPS54134558A (en) | 1978-04-10 | 1978-04-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244778A JPS54134558A (en) | 1978-04-10 | 1978-04-10 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54134558A JPS54134558A (en) | 1979-10-19 |
| JPH0131310B2 true JPH0131310B2 (ja) | 1989-06-26 |
Family
ID=12636320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244778A Granted JPS54134558A (en) | 1978-04-10 | 1978-04-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54134558A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950213B2 (ja) * | 1979-04-27 | 1984-12-07 | 三菱電機株式会社 | Ｎ形砒化ガリウムのオ−ム性電極およびその形成方法 |
-
1978
- 1978-04-10 JP JP4244778A patent/JPS54134558A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54134558A (en) | 1979-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| US6140703A (en) | Semiconductor metallization structure | |
| JP3705016B2 (ja) | 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子 | |
| US6809352B2 (en) | Palladium silicide (PdSi) schottky electrode for gallium nitride semiconductor devices | |
| US5731224A (en) | Method for manufacturing ohmic contacts for compound semiconductors | |
| US4695869A (en) | GAAS semiconductor device | |
| US3239376A (en) | Electrodes to semiconductor wafers | |
| JPH0516189B2 (ja) | ||
| US3537174A (en) | Process for forming tungsten barrier electrical connection | |
| JPH0131310B2 (ja) | ||
| JP2950285B2 (ja) | 半導体素子及びその電極の形成方法 | |
| JPS5923474B2 (ja) | 半導体装置 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPH04239176A (ja) | ショットキ障壁を有する半導体装置 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPS6231487B2 (ja) | ||
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| US3401316A (en) | Semiconductor device utilizing an aual2 layer as a diffusion barrier that prevents "purple plague" | |
| JPH04109674A (ja) | 化合物半導体装置 | |
| JPH07115185A (ja) | 半導体の電極 | |
| JPS5966166A (ja) | Ｎ形３−５族化合物半導体のオ−ム性電極 |