JPS6231487B2 - - Google Patents
Info
- Publication number
- JPS6231487B2 JPS6231487B2 JP13991776A JP13991776A JPS6231487B2 JP S6231487 B2 JPS6231487 B2 JP S6231487B2 JP 13991776 A JP13991776 A JP 13991776A JP 13991776 A JP13991776 A JP 13991776A JP S6231487 B2 JPS6231487 B2 JP S6231487B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- weight
- total amount
- electrode
- alloying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、Gaを含むｎ型の半導体層上にオー
ム性電極を形成するようにした電極形成方法に関
するものである。 シヨツトキーバリアゲートを有する電解効果ト
ランジスタ（S.B.FET）の製造に当つては、ソ
ース及びドレイン電極をオーミツクに再現性良く
形成することは、電気的特性、歩留り等の点から
極めて重要である。 従来、此種のオーム性電極を形成する方法とし
て、第１図に示すように、Ｎ型のGaAs半導体基
板１の表面に、Au88重量％とGe12重量％とから
なる厚さ1200ÅのAu―Ge層２及び厚さ400Å程
度のNi層３を真空蒸着により順次形成し、次い
で400℃〜500℃で数分間合金化のための熱処理を
施すことが一般的に知られている。この場合、
GaAsは熱的に分解し易いので、なるべく低温で
の合金化が望まれ、このために上述の方法では
Au―Ge層２の組成比として溶融点が最も低い共
晶組成Au：Ge＝88：12（共晶点356℃）を用い
ている。また溶融したAu―GeはGaAsとのなじ
みが悪く、GaAs表面が特に疎水面である場合に
は部分的に丸く盛り上つて（ボールアツプして）
しまうので、これを防止する目的でNi層３をオ
ーバーコーテイングしている。 ところが、実際には、特にGaAsの表面が親水
性の場合に、合金化によつて形成された合金金属
層の表面が荒れ易く、合金化条件の適正化等に十
分な配慮が必要である。表面の面荒れが生じる
と、接触抵抗を増大させ、特にS.B.FETの特性
を著しく劣化させる原因となる。 このような面荒れが生じる原因を考察したとこ
ろ、以下に述べる事実が判明した。即ち、上述の
合金化に関与するのは、実際にはAu、Ge、Ni、
Ga、Asの５元系であり、この５元系における共
晶組成がGeについて上述した12重量％であると
は限らない。そしてNiはAsと化合物を形成する
ものとすれば、３元系となつてAu、Ge、Gaによ
る３元状態図を実験的に決め、少なくともこれを
基にして金属構造を決定する必要がある。 第２図にはその３元状態図を示したが、これに
よると３元共晶点は後で詳細に述べるようにGe
について１〜２重量％の範囲にある。この組成比
は丁度Au、Geの２元系におけるAuに対するGe
の固溶限に凡そ一致している。なお第２図におい
て、at％は原子比を表わす。 従つて、上述の方法のようにAuに対してGeを
12重量％にする限り、余剰のGeが析出したり初
晶を生じたりし、この結果合金層に上述の面荒れ
が生じることはむしろ当然のことと言える。また
面荒れしないような条件で合金化しても、エージ
ングによる第２図に示したものに沿つて組織変化
を起こすことが予想される。 この面荒れ現象を第２図に付き更に詳述する
と、Au：Ge＝88：12の２元系の組成（図中Ａ点
に相当）中にGaが溶解してゆくと、Ga100重量％
のＢ点とＡ点とを結ぶラインに沿つて組成自体は
変化するが、３元系の液相線は図中太い線で示す
ように変化する。従つてAB線上の例えばＣ点で
冷却した場合を考えると、初めにGeが初晶とし
て析出してＤ点に達し、ここでβ′―（Au−
Ga）とGeを析出しながらＥ点に向かう。このＥ
点ではβ′―（Au−Ga）、γ―（Au−Ga）及び
Geの３元共晶が析出して終わる。他方、AB線上
のＦ点から出発すると、同様にGeの初晶を析出
しながらＧ点に達し、Ｈ点まで液相線をたどつて
AuGaとGeを析出し、Ｈ点においてγ−（Au−
Ga）、AuGa、Geの３元共晶を析出して終わる。 このように、GaがAu―Ge層中へ拡散溶解する
ので、従来の方法ではGeの初晶、析出を避ける
ことができず、従つてGeが不可避的に表面に出
てくるのである。この面荒れによつて上述の如く
抵抗が増大し、またその荒れの程度も様々である
から、バラツキが多くて再現性が極めて悪くな
る。これを防止するために特殊な表面処理を施せ
ばよいが、製造工程上困難である。 本発明は上述の如き欠陥を是正すべく発明され
たものであつて、冒頭に述べた電極形成方法にお
いて、Gaを含むｎ型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層を前記半導体層上に形成し、次いでAu及び
Geから主として成りかつAuの総量とGeの総量と
の和に対するGeの総量の割合が1.2〜2.0重量％で
ある上側層を前記下側層上に形成し、次いで300
〜500℃（最も好ましくは320℃）の温度で熱処理
することによつて、Au、Ge及びGaを含む合金化
されたオーム性電極を前記半導体層上に形成する
ようにしたことを特徴とする電極形成方法に係る
ものである。そしてこのように構成することによ
つて、面荒れを防止することができ、またボール
アツプ現象を防止することができ、しかも接触抵
抗を低下させることができるので、電気抵抗等の
電気的特性及び再現性を向上させることができ
る。 本発明においては、上側層におけるGeの総量
についての上記割合が1.2〜2.0重量％に選定され
ているが、その理由は次の通りである。即ち、
Geが2.0重量％を越えると析出防止及び面荒れ防
止の効果が実質的に少なくなる。またGe1.2重量
％は300℃でのAuに対するGeの固溶限である
が、Geが1.2重量％よりも少なくなると逆にGeの
ドナー作用が弱くなつて好ましくない。 また合金化処理前において、Au88重量％、
Ge12重量％のAu―Ge層を第１層とし、この上に
Au100重量％の第２層を積み重ねるようになし、
これら第１層及び第２層によつて上述の上側層を
構成すると共に、これら第１及び第２層における
Auの総量と上記第１層におけるGeの量との和に
対する上記Geの量の割合を1.2〜2.0重量％とする
のが望ましい。即ち、Auに対するGeの固溶限よ
りも過剰分のGeのうち、一部分はGaと置換して
ドナーとして有効に作用するが、他の部分は析出
しようとしても第２層のAuによりその析出が阻
止される。しかも第１層においてはGeが12重量
％と比較的多いので、GaAsとの界面でのGeの量
が多く、従つて単にAu―Ge層（Ge2.0重量％）
のみを形成する場合に比べて溶融点が下がるので
有利である。 またこの場合、上記第１層のAu―Ge層下に、
上述の下側層を構成するNi層を予め真空蒸着し
て全体を３層としておく方が望ましい。即ち、
NiはGaAs界面でNi―Asを形成し、この結果余剰
となつたGaがAu中へ拡散するため、Niの存在に
よつてAu中へのGaの拡散量が決められ、Ni―As
が界面エネルギーを低下させて上述のボールアツ
プ現象を防止するものと考えられる。このNi層
の厚みは50〜200Åであるのが好ましく、この範
囲を外れるとボールアツプ現象が生じ易くなる。 次に本発明をGaAsのオーム性電極の形成に適
用した一実施例を図面に付き述べる。 まず第３図に付き合金化処理前の構成を説明す
ると、Ｎ型のGaAsからなる半導体基板１１の表
面には、第１層としての厚さ50〜200Å（例えば
100Å）のNi層１３、第２層としてのAu―Ge層
１２、第３層としてのAu層１４が順次真空蒸着
により形成される。この場合、Au―Ge層１２は
Au88重量％、Ge12重量％からなり、このAu―
Ge層１２及びAu層１４の全体におけるAuの総量
とGeの量との和に対するGeの量は1.2〜2.0重量
％（例えば1.5重量％）となるように選択する。
上述したように、Ni層１３は界面エネルギーを
下げかつGaの拡散量を決め、またAu―Ge層１２
は入手し易いAu―Ge（Ge12重量％）により容易
に蒸着し得る。 そして第３図に示す状態において320〜350℃の
合金化温度（炉の設定値は455℃程度でよい。）で
熱処理する。この結果、基板側のGaがAu中に拡
散し、半導体基板１１にはAu、Ge、Ga、Niを含
む合金化された電極が形成される。この合金化の
過程においては、Ni層１３のNiが半導体基板１
１のAsと化合物を形成し、余剰のGaがAu中へ拡
散するが、Geの量は上述したようにAuの総量と
Geの量との和に対して1.2〜2.0重量％に限定され
ているので、Geの初晶及び析出を実質的に生じ
ることなくAu、Ge、Gaの３元共晶を析出し、こ
れらが合金化する。他方、Geの過剰分の一部は
Gaと置換してドナーとして有効に作用し、他の
部分は表面へ拡散しようとしてもAu層１４によ
つて阻止され、その析出が防止される。またAu
―Ge層１２中のGeの量は比較的多いので溶融点
が低下し、このため合金化に要する時間が短くな
る。 再び第２図に付き説明すると、本実施例によれ
ば、合金化処理前に上述のようにGeの量を1.2〜
2.0重量％にしているが、これは第２図のＢ点と
Ｅ点とを結ぶ直線がAu、Geの２元状態系と交わ
る点Ｉに対応する。従つて合金化処理して基板側
からGaがAu中に入り込む場合、組成比はBI線に
沿つて変化するが、従来のようなGeの析出を生
じることなく共晶点Ｅに至ることが理解されるで
あろう。 以上のようにして形成されたオーム性電極は極
めて良好な状態で合金化されたものであつて、
GaAs表面の前処理や合金化条件に殆ど依ること
がなくGeの析出（面荒れ）やボールアツプ現象
のない平滑な表面を有したものとなる。例えば、
既述の第１図に示す従来例の場合には必ず面荒れ
が起り、またしばしばボールアツプ現象が起こつ
ていた。しかし、第３図及び第４図に示す実施例
の場合には、面荒れ及びボールアツプ現象は全く
起こらず、完全なミラー面が得られた。従つて電
気的にも十分な特性を有し、特に合金化時間が40
〜200秒であるときには接触抵抗が従来のものよ
りかなり小さくなり、オーミツク性に優れている
ことが分かつた。例えば、炉の設定温度450℃に
おける上記従来例及び上記実施例のCox法による
接触比抵抗の平均的な値は次表の通りであつた。
ム性電極を形成するようにした電極形成方法に関
するものである。 シヨツトキーバリアゲートを有する電解効果ト
ランジスタ（S.B.FET）の製造に当つては、ソ
ース及びドレイン電極をオーミツクに再現性良く
形成することは、電気的特性、歩留り等の点から
極めて重要である。 従来、此種のオーム性電極を形成する方法とし
て、第１図に示すように、Ｎ型のGaAs半導体基
板１の表面に、Au88重量％とGe12重量％とから
なる厚さ1200ÅのAu―Ge層２及び厚さ400Å程
度のNi層３を真空蒸着により順次形成し、次い
で400℃〜500℃で数分間合金化のための熱処理を
施すことが一般的に知られている。この場合、
GaAsは熱的に分解し易いので、なるべく低温で
の合金化が望まれ、このために上述の方法では
Au―Ge層２の組成比として溶融点が最も低い共
晶組成Au：Ge＝88：12（共晶点356℃）を用い
ている。また溶融したAu―GeはGaAsとのなじ
みが悪く、GaAs表面が特に疎水面である場合に
は部分的に丸く盛り上つて（ボールアツプして）
しまうので、これを防止する目的でNi層３をオ
ーバーコーテイングしている。 ところが、実際には、特にGaAsの表面が親水
性の場合に、合金化によつて形成された合金金属
層の表面が荒れ易く、合金化条件の適正化等に十
分な配慮が必要である。表面の面荒れが生じる
と、接触抵抗を増大させ、特にS.B.FETの特性
を著しく劣化させる原因となる。 このような面荒れが生じる原因を考察したとこ
ろ、以下に述べる事実が判明した。即ち、上述の
合金化に関与するのは、実際にはAu、Ge、Ni、
Ga、Asの５元系であり、この５元系における共
晶組成がGeについて上述した12重量％であると
は限らない。そしてNiはAsと化合物を形成する
ものとすれば、３元系となつてAu、Ge、Gaによ
る３元状態図を実験的に決め、少なくともこれを
基にして金属構造を決定する必要がある。 第２図にはその３元状態図を示したが、これに
よると３元共晶点は後で詳細に述べるようにGe
について１〜２重量％の範囲にある。この組成比
は丁度Au、Geの２元系におけるAuに対するGe
の固溶限に凡そ一致している。なお第２図におい
て、at％は原子比を表わす。 従つて、上述の方法のようにAuに対してGeを
12重量％にする限り、余剰のGeが析出したり初
晶を生じたりし、この結果合金層に上述の面荒れ
が生じることはむしろ当然のことと言える。また
面荒れしないような条件で合金化しても、エージ
ングによる第２図に示したものに沿つて組織変化
を起こすことが予想される。 この面荒れ現象を第２図に付き更に詳述する
と、Au：Ge＝88：12の２元系の組成（図中Ａ点
に相当）中にGaが溶解してゆくと、Ga100重量％
のＢ点とＡ点とを結ぶラインに沿つて組成自体は
変化するが、３元系の液相線は図中太い線で示す
ように変化する。従つてAB線上の例えばＣ点で
冷却した場合を考えると、初めにGeが初晶とし
て析出してＤ点に達し、ここでβ′―（Au−
Ga）とGeを析出しながらＥ点に向かう。このＥ
点ではβ′―（Au−Ga）、γ―（Au−Ga）及び
Geの３元共晶が析出して終わる。他方、AB線上
のＦ点から出発すると、同様にGeの初晶を析出
しながらＧ点に達し、Ｈ点まで液相線をたどつて
AuGaとGeを析出し、Ｈ点においてγ−（Au−
Ga）、AuGa、Geの３元共晶を析出して終わる。 このように、GaがAu―Ge層中へ拡散溶解する
ので、従来の方法ではGeの初晶、析出を避ける
ことができず、従つてGeが不可避的に表面に出
てくるのである。この面荒れによつて上述の如く
抵抗が増大し、またその荒れの程度も様々である
から、バラツキが多くて再現性が極めて悪くな
る。これを防止するために特殊な表面処理を施せ
ばよいが、製造工程上困難である。 本発明は上述の如き欠陥を是正すべく発明され
たものであつて、冒頭に述べた電極形成方法にお
いて、Gaを含むｎ型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層を前記半導体層上に形成し、次いでAu及び
Geから主として成りかつAuの総量とGeの総量と
の和に対するGeの総量の割合が1.2〜2.0重量％で
ある上側層を前記下側層上に形成し、次いで300
〜500℃（最も好ましくは320℃）の温度で熱処理
することによつて、Au、Ge及びGaを含む合金化
されたオーム性電極を前記半導体層上に形成する
ようにしたことを特徴とする電極形成方法に係る
ものである。そしてこのように構成することによ
つて、面荒れを防止することができ、またボール
アツプ現象を防止することができ、しかも接触抵
抗を低下させることができるので、電気抵抗等の
電気的特性及び再現性を向上させることができ
る。 本発明においては、上側層におけるGeの総量
についての上記割合が1.2〜2.0重量％に選定され
ているが、その理由は次の通りである。即ち、
Geが2.0重量％を越えると析出防止及び面荒れ防
止の効果が実質的に少なくなる。またGe1.2重量
％は300℃でのAuに対するGeの固溶限である
が、Geが1.2重量％よりも少なくなると逆にGeの
ドナー作用が弱くなつて好ましくない。 また合金化処理前において、Au88重量％、
Ge12重量％のAu―Ge層を第１層とし、この上に
Au100重量％の第２層を積み重ねるようになし、
これら第１層及び第２層によつて上述の上側層を
構成すると共に、これら第１及び第２層における
Auの総量と上記第１層におけるGeの量との和に
対する上記Geの量の割合を1.2〜2.0重量％とする
のが望ましい。即ち、Auに対するGeの固溶限よ
りも過剰分のGeのうち、一部分はGaと置換して
ドナーとして有効に作用するが、他の部分は析出
しようとしても第２層のAuによりその析出が阻
止される。しかも第１層においてはGeが12重量
％と比較的多いので、GaAsとの界面でのGeの量
が多く、従つて単にAu―Ge層（Ge2.0重量％）
のみを形成する場合に比べて溶融点が下がるので
有利である。 またこの場合、上記第１層のAu―Ge層下に、
上述の下側層を構成するNi層を予め真空蒸着し
て全体を３層としておく方が望ましい。即ち、
NiはGaAs界面でNi―Asを形成し、この結果余剰
となつたGaがAu中へ拡散するため、Niの存在に
よつてAu中へのGaの拡散量が決められ、Ni―As
が界面エネルギーを低下させて上述のボールアツ
プ現象を防止するものと考えられる。このNi層
の厚みは50〜200Åであるのが好ましく、この範
囲を外れるとボールアツプ現象が生じ易くなる。 次に本発明をGaAsのオーム性電極の形成に適
用した一実施例を図面に付き述べる。 まず第３図に付き合金化処理前の構成を説明す
ると、Ｎ型のGaAsからなる半導体基板１１の表
面には、第１層としての厚さ50〜200Å（例えば
100Å）のNi層１３、第２層としてのAu―Ge層
１２、第３層としてのAu層１４が順次真空蒸着
により形成される。この場合、Au―Ge層１２は
Au88重量％、Ge12重量％からなり、このAu―
Ge層１２及びAu層１４の全体におけるAuの総量
とGeの量との和に対するGeの量は1.2〜2.0重量
％（例えば1.5重量％）となるように選択する。
上述したように、Ni層１３は界面エネルギーを
下げかつGaの拡散量を決め、またAu―Ge層１２
は入手し易いAu―Ge（Ge12重量％）により容易
に蒸着し得る。 そして第３図に示す状態において320〜350℃の
合金化温度（炉の設定値は455℃程度でよい。）で
熱処理する。この結果、基板側のGaがAu中に拡
散し、半導体基板１１にはAu、Ge、Ga、Niを含
む合金化された電極が形成される。この合金化の
過程においては、Ni層１３のNiが半導体基板１
１のAsと化合物を形成し、余剰のGaがAu中へ拡
散するが、Geの量は上述したようにAuの総量と
Geの量との和に対して1.2〜2.0重量％に限定され
ているので、Geの初晶及び析出を実質的に生じ
ることなくAu、Ge、Gaの３元共晶を析出し、こ
れらが合金化する。他方、Geの過剰分の一部は
Gaと置換してドナーとして有効に作用し、他の
部分は表面へ拡散しようとしてもAu層１４によ
つて阻止され、その析出が防止される。またAu
―Ge層１２中のGeの量は比較的多いので溶融点
が低下し、このため合金化に要する時間が短くな
る。 再び第２図に付き説明すると、本実施例によれ
ば、合金化処理前に上述のようにGeの量を1.2〜
2.0重量％にしているが、これは第２図のＢ点と
Ｅ点とを結ぶ直線がAu、Geの２元状態系と交わ
る点Ｉに対応する。従つて合金化処理して基板側
からGaがAu中に入り込む場合、組成比はBI線に
沿つて変化するが、従来のようなGeの析出を生
じることなく共晶点Ｅに至ることが理解されるで
あろう。 以上のようにして形成されたオーム性電極は極
めて良好な状態で合金化されたものであつて、
GaAs表面の前処理や合金化条件に殆ど依ること
がなくGeの析出（面荒れ）やボールアツプ現象
のない平滑な表面を有したものとなる。例えば、
既述の第１図に示す従来例の場合には必ず面荒れ
が起り、またしばしばボールアツプ現象が起こつ
ていた。しかし、第３図及び第４図に示す実施例
の場合には、面荒れ及びボールアツプ現象は全く
起こらず、完全なミラー面が得られた。従つて電
気的にも十分な特性を有し、特に合金化時間が40
〜200秒であるときには接触抵抗が従来のものよ
りかなり小さくなり、オーミツク性に優れている
ことが分かつた。例えば、炉の設定温度450℃に
おける上記従来例及び上記実施例のCox法による
接触比抵抗の平均的な値は次表の通りであつた。
【表】
なお上記従来例の場合でも上記実施例の場合に
近い接触比抵抗を示すものがあるが、ばらつきが
大きくて再現性よく所望の接触比抵抗を示すオー
ム性電極を得ることはできない。このため、上記
表から明らかなように、上記実施例の場合の接触
比抵抗の値は平均的には上記従来例の場合の約半
分であつた。 本実施例によるオーム性電極を第４図に示すよ
うに実際にS.B.FETのソース及びドレイン電極
に用いる場合、オーミツク性が極めて良好であ
り、また表面の凹凸が少ないことから、ゲート１
５との間の距離にバラツキがなく、微細パターン
にした場合に効果があつた。なお第４図は合金化
処理前の状態を概略的に示すものである。 以上本発明を一実施例に付き説明したが、本発
明はこの実施例に限定されるものではなく、以下
に述べるように、その技術的思想に基いて更に変
形が可能であることが理解されよう。 例えば、Au層１４とAu―Ge層１２とを通じて
全体Au―Ge化し、この表面側をAuに富む層若し
くはAu100％の層とし、Ni層１３側にかけて徐々
にGeの量を多くするように蒸着してもよい。 またGaを含むｎ型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層１３をNiから構成したが、Ti、Pt又はCrか
ら構成してもほぼ同様の効果を得ることができ
る。なお上記下側層１３をNi、Ti、Pt又はCrの
何れから構成した場合でも、この下側層１３の膜
厚が300Å程度以下の時には合金化温度に達し次
第すぐに急冷させても差支えないという利点があ
る。しかし300Åよりも厚くても、膜厚に応じた
所定時間だけ合金化温度を保持すれば所期の目的
を達成することができる。 また上述の実施例では半導体基板をGaAsで構
成したが、GaP、GaAsP、GaAlAs、InGaAs、等
のようにGaを含む他の化合物半導体で構成して
もほぼ同様の効果を得ることができた。即ち、
CaP又はGaAsPで構成した場合には、族金属が
Gaのみなので、第２図に示す状態図と全く同じ
結果が得られた。またGaAlAsで構成した場合に
は、第２図に示す状態図とほぼ同様の結果が得ら
れた。またInGaAsで構成した場合には、Geの総
量の前記割合が1.2〜2.0重量％の範囲内でGeの重
量％を比較的少なくすることができ、また300〜
500℃の範囲内で合金化温度を比較的低くするこ
とができた。 また本発明による電極は他の半導体装置、例え
ばダイオード等にも適用可能である。 本発明は上述の如く、Au及びGeから主として
成る上側層におけるAuの総量とGeの総量との和
に対するGeの総量の割合を1.2〜2.0重量％とした
ので、Geの析出による面荒れを効果的に防止す
ることができる。 またGaを含むｎ型の半導体層と、Au及びGeか
ら主として成る上側層との間に、前記半導体層の
前記Ga以外の構成元素と化合物を形成する元素
から主として成る下側層を介在させたので、上記
化合物の形成により界面エネルギーが低下し、こ
のためにボールアツプ現象を効果的に防止するこ
とができると共に、上記化合物の形成により接触
抵抗を低下させることができる。 従つて本発明によれば、従来不可避であつた面
荒れ及びボールアツプ現象の発生と、接触抵抗の
増大とを低く抑えて電気抵抗等の電気的特性を向
上させると共に、電極形成の再現性を向上させる
ことができる。
近い接触比抵抗を示すものがあるが、ばらつきが
大きくて再現性よく所望の接触比抵抗を示すオー
ム性電極を得ることはできない。このため、上記
表から明らかなように、上記実施例の場合の接触
比抵抗の値は平均的には上記従来例の場合の約半
分であつた。 本実施例によるオーム性電極を第４図に示すよ
うに実際にS.B.FETのソース及びドレイン電極
に用いる場合、オーミツク性が極めて良好であ
り、また表面の凹凸が少ないことから、ゲート１
５との間の距離にバラツキがなく、微細パターン
にした場合に効果があつた。なお第４図は合金化
処理前の状態を概略的に示すものである。 以上本発明を一実施例に付き説明したが、本発
明はこの実施例に限定されるものではなく、以下
に述べるように、その技術的思想に基いて更に変
形が可能であることが理解されよう。 例えば、Au層１４とAu―Ge層１２とを通じて
全体Au―Ge化し、この表面側をAuに富む層若し
くはAu100％の層とし、Ni層１３側にかけて徐々
にGeの量を多くするように蒸着してもよい。 またGaを含むｎ型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層１３をNiから構成したが、Ti、Pt又はCrか
ら構成してもほぼ同様の効果を得ることができ
る。なお上記下側層１３をNi、Ti、Pt又はCrの
何れから構成した場合でも、この下側層１３の膜
厚が300Å程度以下の時には合金化温度に達し次
第すぐに急冷させても差支えないという利点があ
る。しかし300Åよりも厚くても、膜厚に応じた
所定時間だけ合金化温度を保持すれば所期の目的
を達成することができる。 また上述の実施例では半導体基板をGaAsで構
成したが、GaP、GaAsP、GaAlAs、InGaAs、等
のようにGaを含む他の化合物半導体で構成して
もほぼ同様の効果を得ることができた。即ち、
CaP又はGaAsPで構成した場合には、族金属が
Gaのみなので、第２図に示す状態図と全く同じ
結果が得られた。またGaAlAsで構成した場合に
は、第２図に示す状態図とほぼ同様の結果が得ら
れた。またInGaAsで構成した場合には、Geの総
量の前記割合が1.2〜2.0重量％の範囲内でGeの重
量％を比較的少なくすることができ、また300〜
500℃の範囲内で合金化温度を比較的低くするこ
とができた。 また本発明による電極は他の半導体装置、例え
ばダイオード等にも適用可能である。 本発明は上述の如く、Au及びGeから主として
成る上側層におけるAuの総量とGeの総量との和
に対するGeの総量の割合を1.2〜2.0重量％とした
ので、Geの析出による面荒れを効果的に防止す
ることができる。 またGaを含むｎ型の半導体層と、Au及びGeか
ら主として成る上側層との間に、前記半導体層の
前記Ga以外の構成元素と化合物を形成する元素
から主として成る下側層を介在させたので、上記
化合物の形成により界面エネルギーが低下し、こ
のためにボールアツプ現象を効果的に防止するこ
とができると共に、上記化合物の形成により接触
抵抗を低下させることができる。 従つて本発明によれば、従来不可避であつた面
荒れ及びボールアツプ現象の発生と、接触抵抗の
増大とを低く抑えて電気抵抗等の電気的特性を向
上させると共に、電極形成の再現性を向上させる
ことができる。
第１図は従来例を示すものであつて、合金化処
理前の断面図である。第２図はAu、Ge、Ga3元
系の状態図である。第３図及び第４図は本発明の
一実施例を示すものであつて、第３図は合金化処
理前の断面図、第４図はシヨツトキーバリア
FETの合金化処理前の断面図である。 なお図面に用いた符号において、１２…Au―
Ge層、１３…Ni層、１４…Au層である。
理前の断面図である。第２図はAu、Ge、Ga3元
系の状態図である。第３図及び第４図は本発明の
一実施例を示すものであつて、第３図は合金化処
理前の断面図、第４図はシヨツトキーバリア
FETの合金化処理前の断面図である。 なお図面に用いた符号において、１２…Au―
Ge層、１３…Ni層、１４…Au層である。
Claims (1)
- 【特許請求の範囲】 １ Gaを含むｎ型の半導体層上にオーム性電極
を形成するようにした電極形成方法において、 前記半導体層の前記Ga以外の構成元素と化合
物を形成する元素から主として成る下側層を前記
半導体層上に形成し、 次いでAu及びGeから主として成りかつAuの総
量とGeの総量との和に対するGeの総量の割合が
1.2〜2.0重量％である上側層を前記下側層上に形
成し、 次いで300〜500℃の温度で熱処理することによ
つて、Au、Ge及びGaを含む合金化されたオーム
性電極を前記半導体層上に形成するようにしたこ
とを特徴とする電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13991776A JPS5364467A (en) | 1976-11-20 | 1976-11-20 | Electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13991776A JPS5364467A (en) | 1976-11-20 | 1976-11-20 | Electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5364467A JPS5364467A (en) | 1978-06-08 |
| JPS6231487B2 true JPS6231487B2 (ja) | 1987-07-08 |
Family
ID=15256647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13991776A Granted JPS5364467A (en) | 1976-11-20 | 1976-11-20 | Electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5364467A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301188A (en) * | 1979-10-01 | 1981-11-17 | Bell Telephone Laboratories, Incorporated | Process for producing contact to GaAs active region |
| JPS56116619A (en) * | 1980-02-20 | 1981-09-12 | Matsushita Electric Ind Co Ltd | Electrode formation to gallium aluminum arsenic crystal |
| JPS5928376A (ja) * | 1982-08-09 | 1984-02-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1976
- 1976-11-20 JP JP13991776A patent/JPS5364467A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5364467A (en) | 1978-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| JPH081896B2 (ja) | ガリウムヒ素への接触構造及びその製造方法 | |
| US5731224A (en) | Method for manufacturing ohmic contacts for compound semiconductors | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| JP2907452B2 (ja) | 化合物半導体用電極 | |
| US4942451A (en) | Semiconductor device having improved antireflection coating | |
| US6313534B1 (en) | Ohmic electrode, method and multi-layered structure for making same | |
| JPS6231487B2 (ja) | ||
| US4613890A (en) | Alloyed contact for n-conducting GaAlAs-semi-conductor material | |
| US20210288159A1 (en) | Semiconductor device | |
| JPS6354231B2 (ja) | ||
| JP2761735B2 (ja) | 耐熱性オーミック電極及び当該耐熱性オーミック電極の製造方法 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP2599432B2 (ja) | オーミック電極の形成方法 | |
| JP2599433B2 (ja) | オーミック電極の形成方法 | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| JP2719678B2 (ja) | オーミック電極及びその形成方法 | |
| JPH0562928A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPH0131310B2 (ja) | ||
| JPH029170A (ja) | オーミック電極 | |
| JPH0554269B2 (ja) | ||
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JPS60245220A (ja) | 砒化ガリウムへのオ−ム性電極の形成方法 | |
| JPH07115185A (ja) | 半導体の電極 |