JPH01314325A - 磁気ディスク装置のメモリーアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本方式は磁気ディスク装置におけるＤＭＡの転送方式に
係り、特に磁気ディスクからの読み出し書き込みのデー
タの高速の転送に好適なりＭＡの転送に関する。

〔従来の技術〕

従来の転送速度が１．２ＭＢ／Ｓの転送の装置において
は、磁気ディスクから読出されたデータは１バイトの転
送に約１μｓかかり３ＭＨ２のマイクロプロセッサの１
サイクル０．３３３μｓでは。

次の連続した１バイトが転送されるまでに充分ＲＡＭへ
の書込み読み出しが間に合っていたが転送速度が３ＭＢ
／Ｓの転送においては、１バイトの転送に約０．４１６
μｓとなり、３ＭＨ２のマイクロプロセッサでは処理不
能となる。

〔発明が解決しようとする課題〕

上記従来技術は、従来のマイクロプロセッサ。

ＲＯＭおよびＲＡＭを使用シテ、１．２ＭＢ／Ｓより高
速のデーター転送に使用できない。

本発明の目的は、一定周期の連続したデータを間欠する
ことなくＲＡＭから磁気ディスクへの書き込みおよび磁
気ディスクからＲＡＭへの書込みをマイクロプロセッサ
、ＲＯＭおよびＳＣ５Ｉインターフェースデータの書き
込み・読み出しの共存するＤＭＡのデータバス上で制御
し、高速転送を実現することにある。

〔課題を解決するための手段〕

上記目的は、磁気ディスクから読出されたデータ及び書
き込みデータを２バイトラツチする方式と、Ｄ　Ｍ　Ａ
データバスを同期化しデータの優先順位を決める順序回
路によって達成される。

〔作用〕

２バイトラツチ方式は、磁気ディスク装置から読み出さ
れたデータおよび磁気ディスク装置に書込む一定周期の
連続したデータ転送において、転送すべきデータを２バ
イト分ラッチした後、転送する方式で、１バイト目のデ
ータがラッチされた後、２バイト目のデータがラッチさ
れ、３バイト目のデータがラッチされる直前までに１バ
イト目のデータの転送が終了すれば良い。また、順序回
路は、一定周期で間欠出来ないデータすなわち、磁気デ
ィスク装置からの読み出し、書き込みデータを優先し、
データバスを基準クロックで同期化することにより、Ｄ
ＭＡデータバスを効率良く使用し、データのオーバーラ
ンを防止する。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図はＳＣ８Ｉインターフェースの磁気ディスク装置のＤ
ＭＡ制御の代表的ブロック図を示す。ＳＣ８Ｉインター
フェースのデータバス７から入力されたデータはＳＣ５
Ｉ制御線７ａのＲＥＱ／ＡＣＫ信号により８ビツトの単
位でデータの送受信が行なわれ、入力データはバス線１
３を経由しＤＭＡＣ２によりＲＡＭ１８にＤＭＡバス１
５を介し記憶される。ＲＡＭ１８に記憶されたデータは
同じ＜ＤＭＡバス１５を経由してＤＭＡＣ２に取り込ま
れバス線１４によってパラレル／シリアル変換器を通し
てＮＲＺライトデーターとして磁気ディスクに書込まれ
る。

５Ｃ５Ｉインターフエースからの読出しは、前述の逆の
径路をたどる。ＲＡＭはバス線１３，１５の他にＭＰＵ
からのバスデータ線１０を経由してアクセスされ３つの
パスラインからＲＡＭのパスライン１５がアクセスされ
る。

本発明の２バイトラツチ方式は線３２から入力される磁
気ディスクから読出された８ビツトのデータが線３３に
伝えられ１バイト目がＬＴＯ（２４）へ線３６のクロッ
クによって取り込まれ２バイト目はＬＴＩ　（２５）へ
線３７のクロックによって取り込まれる。ＬＴＯ（２４
）の１バイト目のデータは３バイト目がＬＴＯに取り込
まれる直前まで保持される。保持された２バイトのデー
タ線３４．３５はマルチプレクサ２７によりＤＭＡバス
４９に伝えられ、ＲＡＭに書込まれる。　ＲＡＭに書込
まれたデータはＤＭＡバス４９を経由してバス線４４に
伝えられ１バイト目がＬＴＯ（２９）、２バイト目がＬ
ＴＩ　（３０）にラッチされ、同様にＳＣ３Ｉインター
フェースのデータバスに送出される。

逆に、５Ｃ５Ｉインターフエースから入力されるデータ
は同様の２バイトラツチ方式によりラッチされ線４２に
伝えられマルチプレクサ２２により線４３に伝えられ、
ＤＭＡバス４９を経由してＲＡＭに記憶され、記憶され
たデータは線４９を経由して２バイトラッチ２９．３０
にラッチされマルチプレクサ３１で選択されＬＴＯ／Ｌ
ＴＩがセレクトされマルチプレクサ２６を経由して、バ
ス線３６に出力され、パラレル／シリアル変換器５を経
由してＮＲＺライトデータ１９が磁気ディスクに書込ま
れる。この２バイトラツチ方式では１バイトの処理時間
を約２倍に緩和出来る。

次に、ＤＭＡバスを効率良く制御するための順序回路を
第３図に示す、磁気ディスクの読み出し書き込みデータ
は間欠のない連続した一定周期のデータであり、ＳＣＳ
Ｉインターフェースのデータは一般に転送が速く１間欠
したデータでも良いことから磁気ディスクの読み出し書
込みデータを優先する。一方、マイクロプロセッサのり
、ＭＡババス専有回数はＤＭＡ制御において少なく、マ
イクロプロセッサの処理時間は上げたいため、本発明で
は、ＤＭＡバスの権利獲得のための優先順位はマイクロ
プロセッサ〉読み出し書込みデータ＞５ＣＳＩインター
フエースデータの順とし、第３図においてＡＲＥＱ７５
＞ＢＲＥＱ７６＞ＣＲＥＱ７７のデータ転送要求の順序
とする。マイクロプロセッサの順位を上げないと磁気デ
ィスクのデータの読み出し、書込みの最中はマイクロプ
ロセッサの権利獲得が１行なえないためマイクロプロセ
ッサの処理が行なえなくなる。

第４図は同期化クロックＣＬＫＡ８１を基準にマイクロ
プロセッサのデータリクエスト信号（ＡＳＥＬ／ＥＣＬ
Ｋ）８３．８４と、ディスクの書き込み読み出しデータ
の要求信号ＲＥＱＢ８５゜５ｃｓｒインターフエースの
データ要求信号ＲＥＱＣ８７の同期化とバス占有のタイ
ミングを示したものである。ＡＲＢＥＮＩＯＩが真の時
ＤＭＡバスが占有されていることを示し、為の時ＤＭＡ
バスが優先度の高いものからバスを専有する権利を得ら
れる状態にあることを示す信号である。信号５ＲＥＱＡ
８９，５ＲＥＱＢ９０．および５ＲＥＱＣ９１はそれぞ
れ同期化されたマイクロプロセッサ、ディスクの書き込
み読み出しおよび５Ｃ５Ｉインターフエースのデータの
バスの要求信号を示し、５ＡＣＫＡ１０２，５ＡＣＫＢ
１０３および５ＡＣＫＣ１０４は、バス占有状態を示す
。ＤＭＡＢＵＳ１０５は、ＤＭＡバスのデータを示す。

〔発明の効果〕

本発明によれば、２バイトデータラツチにより磁気ディ
スクへの１バイトのデータの書き込み、読み出しが２バ
イト分の転送時間で処理でき、またＤＭＡバス権獲得の
順序回路により、効率よくＤＭＡバスを使用出来るため
、従来のデバイスを使用し、磁気ディスク装置のデータ
転送速度を容易に上げられる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は２バ
イトラツチ方式の具体例を示すブロック図、第３図はＤ
ＭＡバス順序回路図、第４図は詳細なりＭＡババスタイ
ミング図である。 ７・・・ＳＣ８Ｉインターフニスデータバス、７ａ・・
・インターフェースコントロール信号、８・・・マイク
ロプロセッサアドレスバス、９・・・マイクロプロセッ
サデーターバス、１０・・・マイクロプロセッサ制御信
号、１１，１２，１３・・・ＤＭＡ制御信号。 １６・・・ＤＭＡアドレスバス、１７・・・ＤＭＡデー
タバス、５・・・バラレジ／シリアル変換器。 第１図 第２図 第　３　図

Claims (1)

【特許請求の範囲】
1. １、ＳＣＳＩインターフェスを有する磁気ディスク装置
   のＤＭＡ（ダイレクトメモリーアクセス）制御において
   、ＲＡＭのデータバスを共用する、マイクロプロセッサ
   、ＳＣＳＩインターフェスのデータ処理及びディスクの
   書き込み・読み出しの処理に優先順位を設けかつ同期化
   させ、２バイトのデータラッチを使用し、一定周期で連
   続したデータを間欠することなく、ＳＣＳＩインターフ
   ェースからのデータをＲＡＭに書き込み、ＲＡＭのデー
   タを連続して磁気ディスクに書込み、また逆に磁気ディ
   スクからの連続したデータをＲＡＭに書込み、ＲＡＭの
   データをＳＣＳＩインターフェースに送出することを特
   徴とする磁気ディスク装置のメモリーアクセス方式。