JPH01314339A - 命令再試行方式 - Google Patents
命令再試行方式Info
- Publication number
- JPH01314339A JPH01314339A JP63146672A JP14667288A JPH01314339A JP H01314339 A JPH01314339 A JP H01314339A JP 63146672 A JP63146672 A JP 63146672A JP 14667288 A JP14667288 A JP 14667288A JP H01314339 A JPH01314339 A JP H01314339A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- instruction
- memory
- calculator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
命令の再試行を行う命令再試行方式に関し、アドレス計
算器によって計算された後のアドレスをセーブするセー
ブレジスタを設け、ハードウェアの簡素化および信頼性
を向上させることを目的とし、 汎用レジスタに格納されている値からアドレス計算する
アドレス計算器と、このアドレス計算器によってアドレ
ス計算された結果のアドレスをセーブするアドレスセー
ブレジスタとを備え、上記アドレス計算器によってアド
レス計算された結果のアドレスを用いてメモリから該当
データを取り出して演算する際にエラーが発生した場合
、上記アドレスセーブレジスタにセーブされているアド
レスを用いてメモリから該当データを取り出して再試行
するように構成する。
算器によって計算された後のアドレスをセーブするセー
ブレジスタを設け、ハードウェアの簡素化および信頼性
を向上させることを目的とし、 汎用レジスタに格納されている値からアドレス計算する
アドレス計算器と、このアドレス計算器によってアドレ
ス計算された結果のアドレスをセーブするアドレスセー
ブレジスタとを備え、上記アドレス計算器によってアド
レス計算された結果のアドレスを用いてメモリから該当
データを取り出して演算する際にエラーが発生した場合
、上記アドレスセーブレジスタにセーブされているアド
レスを用いてメモリから該当データを取り出して再試行
するように構成する。
本発明は、命令の再試行を行う命令再試行方式に関する
ものである。
ものである。
近年のコンピュータ１よ、エラーが発生してもダウンさ
せることなく再試行させて信頼性を向上させると共にハ
ードウェアを小型化することが要求されている。
せることなく再試行させて信頼性を向上させると共にハ
ードウェアを小型化することが要求されている。
Ｃ従来の技術と発明が解決しようとする課題Ｃ従来の命
令再試行方式は、第４図に示すように、汎用レジスタ１
１からアドレス計′ＪＸ器１２に送出するアドレス計算
の元となる（ａ （ベースアドレスおよびインデックス
アドレスなど）をセーブレジスタ１３にセーブすると共
に、アドレス計算器１２に入力して計算したアドレスを
アドレスレジスタ１５に格納し、メモリ１６から該当デ
ータを取り出して演算するようにしている。この演算中
にエラーが発生した場合、セーブレジスタ１３にセーブ
しておいた値を転送し、再度、アドレス計算器１２によ
って計算したアドレスによってメモリから該当データを
取り出して再試行（再演算）するようにしていた。
令再試行方式は、第４図に示すように、汎用レジスタ１
１からアドレス計′ＪＸ器１２に送出するアドレス計算
の元となる（ａ （ベースアドレスおよびインデックス
アドレスなど）をセーブレジスタ１３にセーブすると共
に、アドレス計算器１２に入力して計算したアドレスを
アドレスレジスタ１５に格納し、メモリ１６から該当デ
ータを取り出して演算するようにしている。この演算中
にエラーが発生した場合、セーブレジスタ１３にセーブ
しておいた値を転送し、再度、アドレス計算器１２によ
って計算したアドレスによってメモリから該当データを
取り出して再試行（再演算）するようにしていた。
このため、このセーブレジスタ１３は、ＣＰＵの命令で
１度に扱われる汎用レジスタ１１の最大語長に等しい桁
数を持つ必要があり、例えばシステム３７０ではＬｏａ
ｄ Ｍｕｌｔｉｐｌｅ命令の場合に１６語という大きな
桁数を持つ必要性が生じてしまうという問題があった。
１度に扱われる汎用レジスタ１１の最大語長に等しい桁
数を持つ必要があり、例えばシステム３７０ではＬｏａ
ｄ Ｍｕｌｔｉｐｌｅ命令の場合に１６語という大きな
桁数を持つ必要性が生じてしまうという問題があった。
本発明は、アドレス計算器によって計算された後のアド
レスをセーブするセーブレジスタを設け、ハードウェア
の簡素化および信頼性を向上させることを目的としてい
る。
レスをセーブするセーブレジスタを設け、ハードウェア
の簡素化および信頼性を向上させることを目的としてい
る。
第１図は本発明の原理ブロック図を示す。
第１図において、汎用レジスタ１は、命令を実行するた
めに必要なアドレス情報などを格納するものである。
めに必要なアドレス情報などを格納するものである。
アドレス計算器２は、汎用レジスタ１から入力された値
（例えばベースアドレスおよびインデックスアドレスな
ど）に基づいて、メモリ６から該当データなどを読み出
すアドレスを計算するものである。
（例えばベースアドレスおよびインデックスアドレスな
ど）に基づいて、メモリ６から該当データなどを読み出
すアドレスを計算するものである。
アドレスセーブレジスタ３は、アドレス計算器２によっ
てアドレス計算されたアドレスをセーブするものである
。
てアドレス計算されたアドレスをセーブするものである
。
セレクタ４は、アドレス計算器２によって計算されたア
ドレス、あるいはアドレスセーブレジスタ３にセーブさ
れているアドレスのいれずれかを選択してアドレスレジ
スタ５に入力するものである。
ドレス、あるいはアドレスセーブレジスタ３にセーブさ
れているアドレスのいれずれかを選択してアドレスレジ
スタ５に入力するものである。
メモリ６は、データなどを格納するメモリである。
本発明は、第１図に示すように、アドレス計算器２が汎
用レジスタ１から取り出されて人力された値に基づいて
アドレス計算したアドレスを、アドレスセーブレジスタ
３およびセレクタ４を介してアドレスレジスタ５に格納
し、メモリ６からこのアドレスレジスタ５に格納された
アドレスに対応するデータなどを出力して所定の演算処
理を行わせるようにしている。この所定の演算処理の実
行中（例えば２サイクルで１つの命令を実行する時にお
ける２サイクル目）でエラーが発生した場合、アドレス
セーブレジスタ３にセーブしておいたアドレスを、セレ
クタ４およびアドレスレジスタ５を介してメモリ６に入
力して再度、該当データなどを出力して再試行させるよ
うにしている。
用レジスタ１から取り出されて人力された値に基づいて
アドレス計算したアドレスを、アドレスセーブレジスタ
３およびセレクタ４を介してアドレスレジスタ５に格納
し、メモリ６からこのアドレスレジスタ５に格納された
アドレスに対応するデータなどを出力して所定の演算処
理を行わせるようにしている。この所定の演算処理の実
行中（例えば２サイクルで１つの命令を実行する時にお
ける２サイクル目）でエラーが発生した場合、アドレス
セーブレジスタ３にセーブしておいたアドレスを、セレ
クタ４およびアドレスレジスタ５を介してメモリ６に入
力して再度、該当データなどを出力して再試行させるよ
うにしている。
従って、アドレス計算された後のアドレスをセーブする
アドレスセーブレジスタ３を設けることにより、メモリ
６のアドレスに対応する桁数（例えば１語）という小さ
な数をセーブするハードウェアを′＄備すればよく、小
型化が可能となると共に、間車な構成で命令の再試行を
行い信頼性を向上させることが可能となる。
アドレスセーブレジスタ３を設けることにより、メモリ
６のアドレスに対応する桁数（例えば１語）という小さ
な数をセーブするハードウェアを′＄備すればよく、小
型化が可能となると共に、間車な構成で命令の再試行を
行い信頼性を向上させることが可能となる。
次に、第２図および第３図を用いて本発明の１実施例の
構成および動作を順次詳細に説明する。
構成および動作を順次詳細に説明する。
第２図において、デコーダ１−１は、実行しようとして
いるマシン命令をデコードし、いずれの該当汎用レジス
タ１のアドレスが指示されているかを判別するものであ
る。
いるマシン命令をデコードし、いずれの該当汎用レジス
タ１のアドレスが指示されているかを判別するものであ
る。
汎用レジスタ１は、アドレス情報（例えばベースアドレ
ス、インデックスアドレス）などを格納する制？１ルジ
スタである（第３図を用いて後述する）。
ス、インデックスアドレス）などを格納する制？１ルジ
スタである（第３図を用いて後述する）。
アドレス計算器２は、汎用レジスタ１から入力された値
に基づいて、メモリ６からｊ亥当データを読み出すアド
レスを計算するものである。
に基づいて、メモリ６からｊ亥当データを読み出すアド
レスを計算するものである。
データレジスタｆｉｌ ７−１．７〜２は、データを格
納するレジスタである。
納するレジスタである。
ＡＬＵ （演算器）８は、各種演算を行うものである。
ＲＲ（演算結果レジスタ）９は、ＡＬＵ８によって演算
された結果を格納するレジスタである。
された結果を格納するレジスタである。
次に、第２図構成の動作を説明する。
第２図において、マシン命令が指定されると、デコーダ
１−１によって汎用レジスタ１のアドレスが指定され、
読み出された値（例えばベースアドレスおよびインデッ
クスアドレス）がアドレス加算器２に入力され、アドレ
ス計算されたアドレスがアドレスレジスタ５およびアド
レスセーブレジスタ３に格納される。アドレスレジスタ
５に格納されたアドレスがメモリ６に入力され、該当ア
ドレスから読み出されたデータがデータレジスタ７−１
に格納され、更にＡＬＵ （演算器）８に人力されて、
データレジスタ７−２から当８亥ＡＬＵ８に入力された
値との間で指示された演算を行い、その結果をＲｒ（９
に格納する。このＲＲ９の結果に対応して汎用レジスタ
１の内容を更新して１サイクルを終了する。
１−１によって汎用レジスタ１のアドレスが指定され、
読み出された値（例えばベースアドレスおよびインデッ
クスアドレス）がアドレス加算器２に入力され、アドレ
ス計算されたアドレスがアドレスレジスタ５およびアド
レスセーブレジスタ３に格納される。アドレスレジスタ
５に格納されたアドレスがメモリ６に入力され、該当ア
ドレスから読み出されたデータがデータレジスタ７−１
に格納され、更にＡＬＵ （演算器）８に人力されて、
データレジスタ７−２から当８亥ＡＬＵ８に入力された
値との間で指示された演算を行い、その結果をＲｒ（９
に格納する。このＲＲ９の結果に対応して汎用レジスタ
１の内容を更新して１サイクルを終了する。
この際、上述した一連の処理で終了するマシン命令の場
合（１サイクルで終了するマシン命令の場合）は、汎用
レジスタ１の内容が最終サイクル、即ちＤ （Ｄｅｃｏ
ｄｅ） 、Ａ （Ａｄｄｒｅｓｓｉｎｇ）、Ｂ （８５
Ａｃｃｅｓｓ） 、Ｅ（Ｅｘｅｃｕｔｅ） 、Ｗ（Ｗｒ
ｉｔｅ） という５サイクルのうちの最終サイクルＷで
更新するため、エラーが発生しても、エラーが検出され
た時点で処理を止め、汎用レジスタｌに格納されたまま
で更新されていない内容（アドレス情報）を用いて再試
行することができる。しかし、■サイクルで命令の処理
が終了しないような例えばＬｏａｄ Ｍｕｔｉｐｕｌｅ
命令などを実行中にエラーが検出された場合、汎用レジ
スタ１の内容が更新されてしまっているので、本実施例
に係わるアドレスセーブレジスタ３から取り出したアド
レスを、セレクタ４およびアドレスレジスタ５を介して
メモリ６に入力して再試行するようにしている。
合（１サイクルで終了するマシン命令の場合）は、汎用
レジスタ１の内容が最終サイクル、即ちＤ （Ｄｅｃｏ
ｄｅ） 、Ａ （Ａｄｄｒｅｓｓｉｎｇ）、Ｂ （８５
Ａｃｃｅｓｓ） 、Ｅ（Ｅｘｅｃｕｔｅ） 、Ｗ（Ｗｒ
ｉｔｅ） という５サイクルのうちの最終サイクルＷで
更新するため、エラーが発生しても、エラーが検出され
た時点で処理を止め、汎用レジスタｌに格納されたまま
で更新されていない内容（アドレス情報）を用いて再試
行することができる。しかし、■サイクルで命令の処理
が終了しないような例えばＬｏａｄ Ｍｕｔｉｐｕｌｅ
命令などを実行中にエラーが検出された場合、汎用レジ
スタ１の内容が更新されてしまっているので、本実施例
に係わるアドレスセーブレジスタ３から取り出したアド
レスを、セレクタ４およびアドレスレジスタ５を介して
メモリ６に入力して再試行するようにしている。
以上のように、アドレス計算器２によってアドレス計算
したアドレスをアドレスセーブレジスタ３にセーブして
おき、再試行する際にこのアドレスセーブレジスタ３か
ら取り出したアドレスをメモリ６に入力して再試行する
ことにより、筒車なハードウェア構成によって再試行を
行うことが可能となる。
したアドレスをアドレスセーブレジスタ３にセーブして
おき、再試行する際にこのアドレスセーブレジスタ３か
ら取り出したアドレスをメモリ６に入力して再試行する
ことにより、筒車なハードウェア構成によって再試行を
行うことが可能となる。
尚、演算処理中に発生するエラーとしては、例えばＲＲ
（演算結果レジスタ）９で検出されるパリティエラなど
がある。
（演算結果レジスタ）９で検出されるパリティエラなど
がある。
次に、第３図を用いてアドレス計算器２によるアドレス
計算例について説明する。
計算例について説明する。
第１に、アドレス計算器に２人力する場合について説明
する。この場合には、上段に示すように、汎用レジスタ
１−１からＢａ５ｅ Ａｄｄｒｅｓｓ （ベースアドレ
ス）およびＩｎｄｅｘ Ａｄｄｒｅｓｓ （インデッ
クスアドレス）を続み出し、アドレス計算器２−１がこ
れら両者を加算して所望のアドレスを計算し、アドレス
セーブレジスタ３−１およびアドレスレジスタ５−１に
格納するようにしている。
する。この場合には、上段に示すように、汎用レジスタ
１−１からＢａ５ｅ Ａｄｄｒｅｓｓ （ベースアドレ
ス）およびＩｎｄｅｘ Ａｄｄｒｅｓｓ （インデッ
クスアドレス）を続み出し、アドレス計算器２−１がこ
れら両者を加算して所望のアドレスを計算し、アドレス
セーブレジスタ３−１およびアドレスレジスタ５−１に
格納するようにしている。
第２に、アドレス計算器に３人力する場合について説明
する。この場合には、中段に示すように、汎用レジスタ
１−１からＢａ５ｅ Ａｄｄｒｅｓｓ （ベースアドレ
ス）およびＩｎｄｅｘ Ａｄｄｒｅｓｓ （インデッ
クスアドレス）を読み出してアドレス加算器２−１に入
力すると共にＤｉｓｐｌａｃｅｍｅｔ Ａｄｄｒｅｓｓ
をアドレス加算器２−１に入力し、アドレス計算器２−
１がこれら３者を加算して所望のアドレスを計算し、ア
ドレスセーブレジスタ３−１およびアドレスレジスタ５
−１に格納するようにしている。
する。この場合には、中段に示すように、汎用レジスタ
１−１からＢａ５ｅ Ａｄｄｒｅｓｓ （ベースアドレ
ス）およびＩｎｄｅｘ Ａｄｄｒｅｓｓ （インデッ
クスアドレス）を読み出してアドレス加算器２−１に入
力すると共にＤｉｓｐｌａｃｅｍｅｔ Ａｄｄｒｅｓｓ
をアドレス加算器２−１に入力し、アドレス計算器２−
１がこれら３者を加算して所望のアドレスを計算し、ア
ドレスセーブレジスタ３−１およびアドレスレジスタ５
−１に格納するようにしている。
そして、第１あるいは第２でアドレス計算したアドレス
をメモリ６に入力して該当アドレスからデータを読み出
し、指示された演算を行い、その結果に対応して汎用レ
ジスタ１の内容を更新するようにしている。この演算処
理中にエラーが発生した場合には、既述しように、アド
レスセーブレジスタ３にセーブされているアドレスを用
いて再試行するようにしている。
をメモリ６に入力して該当アドレスからデータを読み出
し、指示された演算を行い、その結果に対応して汎用レ
ジスタ１の内容を更新するようにしている。この演算処
理中にエラーが発生した場合には、既述しように、アド
レスセーブレジスタ３にセーブされているアドレスを用
いて再試行するようにしている。
以上説明したように、本発明によれば、アドレス計算し
た後のアドレスをセーブするアドレスセーブレジスタ３
を設ける構成を採用しているため、ハードウェアを簡略
化することができると共に、再試行によって１３転性を
向上させることができる。
た後のアドレスをセーブするアドレスセーブレジスタ３
を設ける構成を採用しているため、ハードウェアを簡略
化することができると共に、再試行によって１３転性を
向上させることができる。
第１図は本発明の原理ブロック図、第２図は本発明の１
実施例構成図、第３図は本発明の動作説明図、第４図は
従来技術の説明図を示す。 図中、１は汎用レジスタ、２はアドレス計算器、３はア
ドレスセーブレジスタ、４はセレクタ、５はアドレスレ
ジスタ、６はメモリを表す。
実施例構成図、第３図は本発明の動作説明図、第４図は
従来技術の説明図を示す。 図中、１は汎用レジスタ、２はアドレス計算器、３はア
ドレスセーブレジスタ、４はセレクタ、５はアドレスレ
ジスタ、６はメモリを表す。
Claims (1)
- 【特許請求の範囲】 命令の再試行を行う命令再試行方式において、汎用レジ
スタ（１）に格納されている値からアドレス計算するア
ドレス計算器（２）と、 このアドレス計算器（２）によってアドレス計算された
結果のアドレスをセーブするアドレスセーブレジスタ（
３）とを備え、 上記アドレス計算器（２）によってアドレス計算された
結果のアドレスを用いてメモリ（６）から該当データを
取り出して演算する際にエラーが発生した場合、上記ア
ドレスセーブレジスタ（３）にセーブされているアドレ
スを用いてメモリ（６）から該当データを取り出して再
試行するように構成したことを特徴とする命令再試行方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146672A JPH01314339A (ja) | 1988-06-13 | 1988-06-13 | 命令再試行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146672A JPH01314339A (ja) | 1988-06-13 | 1988-06-13 | 命令再試行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01314339A true JPH01314339A (ja) | 1989-12-19 |
Family
ID=15412997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146672A Pending JPH01314339A (ja) | 1988-06-13 | 1988-06-13 | 命令再試行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01314339A (ja) |
-
1988
- 1988-06-13 JP JP63146672A patent/JPH01314339A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528431B2 (ja) | ||
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JPS6012185Y2 (ja) | デ−タ記憶装置 | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2912067B2 (ja) | 調速処理装置及びデバッグ装置 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPH0234058B2 (ja) | ||
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JP3115428B2 (ja) | パイプライン制御方法 | |
| JP3523407B2 (ja) | 情報処理装置 | |
| JPS63285603A (ja) | プログラマブルコントロ−ラ | |
| JP2985093B2 (ja) | 演算制御装置 | |
| JPS6027046A (ja) | 情報処理装置 | |
| JPS62293432A (ja) | 情報処理装置 | |
| JPH04316127A (ja) | 情報処理装置 | |
| JPS59105110A (ja) | プログラマブルコントロ−ラ | |
| JPH04365170A (ja) | ディジタル信号処理用半導体集積回路装置 | |
| JPS6238748B2 (ja) | ||
| JPS5824822B2 (ja) | デ−タメモリブロックのアクセス方法 | |
| JPS6217837A (ja) | デ−タ処理システム | |
| JPS62295138A (ja) | アドレス生成方式 | |
| JPH02181821A (ja) | 演算装置 | |
| JPS63189942A (ja) | 情報処理装置 | |
| JPH0242530A (ja) | 中央処理装置 |