JPH01314368A - マルチプロセッサシステムにおける指令実行終了判定方式 - Google Patents
マルチプロセッサシステムにおける指令実行終了判定方式Info
- Publication number
- JPH01314368A JPH01314368A JP14612388A JP14612388A JPH01314368A JP H01314368 A JPH01314368 A JP H01314368A JP 14612388 A JP14612388 A JP 14612388A JP 14612388 A JP14612388 A JP 14612388A JP H01314368 A JPH01314368 A JP H01314368A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processor
- command
- processors
- main processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000012790 confirmation Methods 0.000 claims description 19
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセッサが直列に接続され、処理対
象情報をパイプライン的に処理するマルチプロセッサシ
ステムにおいて、主プロセッサが全ての処理プロセッサ
における指令の実行の終了を判定する方式に関する。
象情報をパイプライン的に処理するマルチプロセッサシ
ステムにおいて、主プロセッサが全ての処理プロセッサ
における指令の実行の終了を判定する方式に関する。
画像情報を高速に処理する為に、複数のプロセッサを直
列に接続し、処理対象となる画像情報に対し先頭のプロ
セッサから最終段のプロセッサにわたる各プロセッサに
おいて順次に処理を加え、所謂パイプライン的に画像情
報を処理する画像処理装置が堤案されている。
列に接続し、処理対象となる画像情報に対し先頭のプロ
セッサから最終段のプロセッサにわたる各プロセッサに
おいて順次に処理を加え、所謂パイプライン的に画像情
報を処理する画像処理装置が堤案されている。
ところで、この種の画像処理装置においては、通常、一
つのプロセッサが主プロセッサを構成し、残りのプロセ
ッサが処理プロセッサを構成し、主プロセッサに画像処
理装置全体の制御等を行わせる場合が多い、そして、こ
のような画像処理装置においては、全ての処理プロセッ
サが全ての指令の実行を終了した状態つまり全ての処理
プロセッサが一つも実行すべき指令を持たない状態にあ
ることを主プロセッサが判定し、それに応じた何等かの
制御を行うことがある。
つのプロセッサが主プロセッサを構成し、残りのプロセ
ッサが処理プロセッサを構成し、主プロセッサに画像処
理装置全体の制御等を行わせる場合が多い、そして、こ
のような画像処理装置においては、全ての処理プロセッ
サが全ての指令の実行を終了した状態つまり全ての処理
プロセッサが一つも実行すべき指令を持たない状態にあ
ることを主プロセッサが判定し、それに応じた何等かの
制御を行うことがある。
そして、従来、主プロセッサが全ての処理プロセッサで
の指令の実行の終了を判定する方式として、主プロセッ
サが各処理プロセッサの状態を個別に調べ、全ての処理
プロセッサがアイドル状態であるか否かに基づいて判定
する方式が採用されている。
の指令の実行の終了を判定する方式として、主プロセッ
サが各処理プロセッサの状態を個別に調べ、全ての処理
プロセッサがアイドル状態であるか否かに基づいて判定
する方式が採用されている。
しかしながら、主プロセッサが各処理プロセッサの状態
を個別に調べる従来の方式では、指令の実行の終了を判
定する為に主プロセッサが実行すべき処理量が増え、主
プロセッサの他の処理に悪影響を及ぼし、主プロセッサ
の性能が低下するという問題点がある。
を個別に調べる従来の方式では、指令の実行の終了を判
定する為に主プロセッサが実行すべき処理量が増え、主
プロセッサの他の処理に悪影響を及ぼし、主プロセッサ
の性能が低下するという問題点がある。
本発明はこのような従来の問題点を解消したものであり
、その目的は、主プロセッサが簡単な処理を行うだけで
全ての処理プロセッサでの指令の実行の終了を判定する
ことができるマルチプロセッサシステムにおける指令実
行終了判定方式を提供することにある。
、その目的は、主プロセッサが簡単な処理を行うだけで
全ての処理プロセッサでの指令の実行の終了を判定する
ことができるマルチプロセッサシステムにおける指令実
行終了判定方式を提供することにある。
〔課題を解決するための手段]
本発明は上記の目的を達成するために、主プロセッサと
複数の処理プロセッサとが前記主プロセッサを先頭にし
て直列に接続され、処理対象情報をパイプライン的に処
理するマルチプロセッサシステムにおいて、前記主プロ
セッサは、全ての処理プロセッサにおける指令の実行の
終了を知る場合、処理終了確認指令を後段の処理プロセ
ッサに送信する構成を有し、また、前記複数の処理プロ
セッサの内の最終段の処理プロセッサを除く処理プロセ
ッサは、前段のプロセッサから処理終了確認指令を受信
することにより、他に処理する指令がなくなった時点で
後段の処理プロセッサに処理終了確認指令を送信する構
成を有し、更に、前記最終段の処理プロセッサは、前段
の処理プロセッサから処理終了確認指令を受信すること
により、他に処理する指令がなくなった時点で前記主プ
ロセッサに終了通知を送信する構成を有し、前記主プロ
セッサは前記最終段の処理プロセッサから終了通知を受
けることにより全ての処理プロセッサにおいて指令の実
行が終了したと判定するものである。
複数の処理プロセッサとが前記主プロセッサを先頭にし
て直列に接続され、処理対象情報をパイプライン的に処
理するマルチプロセッサシステムにおいて、前記主プロ
セッサは、全ての処理プロセッサにおける指令の実行の
終了を知る場合、処理終了確認指令を後段の処理プロセ
ッサに送信する構成を有し、また、前記複数の処理プロ
セッサの内の最終段の処理プロセッサを除く処理プロセ
ッサは、前段のプロセッサから処理終了確認指令を受信
することにより、他に処理する指令がなくなった時点で
後段の処理プロセッサに処理終了確認指令を送信する構
成を有し、更に、前記最終段の処理プロセッサは、前段
の処理プロセッサから処理終了確認指令を受信すること
により、他に処理する指令がなくなった時点で前記主プ
ロセッサに終了通知を送信する構成を有し、前記主プロ
セッサは前記最終段の処理プロセッサから終了通知を受
けることにより全ての処理プロセッサにおいて指令の実
行が終了したと判定するものである。
本発明のマルチプロセッサシステムにおける指令実行終
了判定方式においては、主プロセッサが、処理終了確認
指令を後段の処理プロセッサに送信すると、これを受け
た処理プロセッサが、他に処理する指令がなくなった時
点で後段の処理プロセッサに処理終了確認指令を送信す
る。直列に接続された複数の処理プロセッサの内の最終
段の処理プロセッサを除く処理プロセッサは、上記の処
理プロセッサと同様の処理を行うものであり、最終段の
処理プロセッサは、前段の処理プロセッサから処理終了
確認指令を受信すると、他に処理する指令がなくなった
時点で主プロセッサに終了通知を送信し、主プロセッサ
はこの終了通知を受けることにより、全ての処理プロセ
ッサにおいて指令の実行が終了したと判定する。
了判定方式においては、主プロセッサが、処理終了確認
指令を後段の処理プロセッサに送信すると、これを受け
た処理プロセッサが、他に処理する指令がなくなった時
点で後段の処理プロセッサに処理終了確認指令を送信す
る。直列に接続された複数の処理プロセッサの内の最終
段の処理プロセッサを除く処理プロセッサは、上記の処
理プロセッサと同様の処理を行うものであり、最終段の
処理プロセッサは、前段の処理プロセッサから処理終了
確認指令を受信すると、他に処理する指令がなくなった
時点で主プロセッサに終了通知を送信し、主プロセッサ
はこの終了通知を受けることにより、全ての処理プロセ
ッサにおいて指令の実行が終了したと判定する。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図を参照すると、本発明のマルチプロセッサシステ
ムにおける指令実行終了判定方式を適用した画像処理装
置の一例は、主プロセッサ1と、複数の処理プロセッサ
2,3.・・・、Nとで構成される。主プロセッサ1と
複数の処理プロセッサ2゜3、・・・、Nとは、主プロ
セッサlを先頭にして同図に示す如く直列に接続されて
いる0本実施例の画像処理装置において、画像処理は次
のようにしてパイプライン的に実行される。
ムにおける指令実行終了判定方式を適用した画像処理装
置の一例は、主プロセッサ1と、複数の処理プロセッサ
2,3.・・・、Nとで構成される。主プロセッサ1と
複数の処理プロセッサ2゜3、・・・、Nとは、主プロ
セッサlを先頭にして同図に示す如く直列に接続されて
いる0本実施例の画像処理装置において、画像処理は次
のようにしてパイプライン的に実行される。
主プロセッサ1は、処理対象の画像情報が入力されると
或いは内部で処理すべき画像情報が発生すると、その画
像情報に対して予め定められた処理を行い、その処理し
た画像情報を後段の処理プロセッサ2に送信して処理す
るように指令する。
或いは内部で処理すべき画像情報が発生すると、その画
像情報に対して予め定められた処理を行い、その処理し
た画像情報を後段の処理プロセッサ2に送信して処理す
るように指令する。
そして、主プロセッサ1は次の画像情報の処理に進む、
主プロセッサ1から指令を受けた処理プロセッサ2は、
主プロセッサlから受信した画像情報に対し予め定めら
れた処理を行い、その処理した画像情報を後段の処理プ
ロセッサ3に送信して処理するように指令し、主プロセ
ッサlから次に渡される画像情報の処理に進む、このよ
うに各画像情報は各段のプロセッサで次々に処理され、
最終段の処理プロセッサNにて最後に処理される。
主プロセッサ1から指令を受けた処理プロセッサ2は、
主プロセッサlから受信した画像情報に対し予め定めら
れた処理を行い、その処理した画像情報を後段の処理プ
ロセッサ3に送信して処理するように指令し、主プロセ
ッサlから次に渡される画像情報の処理に進む、このよ
うに各画像情報は各段のプロセッサで次々に処理され、
最終段の処理プロセッサNにて最後に処理される。
次に、主プロセッサ1が全ての処理プロセッサ2.3.
・・・、Nにおける指令の実行の終了を判定する際の動
作について、第1図および第2図を参照して説明する。
・・・、Nにおける指令の実行の終了を判定する際の動
作について、第1図および第2図を参照して説明する。
なお、第2図において、Sl。
S2は主プロセッサ1の処理、521〜S23は処理プ
ロセッサ2の処理、531−333は処理プロセッサ3
の処理、SNI〜SN3は処理プロセッサNの処理をそ
れぞれ示す。
ロセッサ2の処理、531−333は処理プロセッサ3
の処理、SNI〜SN3は処理プロセッサNの処理をそ
れぞれ示す。
主プロセッサ1が全ての処理プロセッサ2.3゜・・・
、Nにおける指令の実行の終了を知る必要が発生した場
合、処理終了確認指令を後段の処理プロセッサlに送信
する(Sl)、処理プロセッサ2はこの処理終了確認指
令を受信、検出すると(S21)、他に処理する指令が
一つもなくなった時点で後段の処理プロセッサ3に処理
終了確認I旨令を送信する(S22,523)、処理プ
ロセッサ3も、処理プロセッサ2と同様に、処理終了確
認指令を受信、検出すると(S31)、他に処理する指
令が一つもなくなった時点で後段の処理プロセッサ(図
示せず)に処理終了確認指令を送信する(S32,53
3)。このようにして、最終段の処理プロセッサNを除
く処理プロセッサ2,3゜・・・は、処理終了i11f
fl指令を受信、検出すると、他に処理する指令がなく
なった時点で後段の処理プロセッサに処理終了確認指令
を渡す処理を行う。
、Nにおける指令の実行の終了を知る必要が発生した場
合、処理終了確認指令を後段の処理プロセッサlに送信
する(Sl)、処理プロセッサ2はこの処理終了確認指
令を受信、検出すると(S21)、他に処理する指令が
一つもなくなった時点で後段の処理プロセッサ3に処理
終了確認I旨令を送信する(S22,523)、処理プ
ロセッサ3も、処理プロセッサ2と同様に、処理終了確
認指令を受信、検出すると(S31)、他に処理する指
令が一つもなくなった時点で後段の処理プロセッサ(図
示せず)に処理終了確認指令を送信する(S32,53
3)。このようにして、最終段の処理プロセッサNを除
く処理プロセッサ2,3゜・・・は、処理終了i11f
fl指令を受信、検出すると、他に処理する指令がなく
なった時点で後段の処理プロセッサに処理終了確認指令
を渡す処理を行う。
そして、このようにして処理終了確認指令が最終段の処
理プロセッサNに渡されると、処理プロセッサNはこれ
を受信、検出しく5NI)、他に処理する指令が一つも
なくなった時点で処理終了を主プロセッサ1に通知する
(SN2,5N3)。
理プロセッサNに渡されると、処理プロセッサNはこれ
を受信、検出しく5NI)、他に処理する指令が一つも
なくなった時点で処理終了を主プロセッサ1に通知する
(SN2,5N3)。
主プロセッサlは、ステップS2において最終段の処理
プロセッサNから処理終了の通知を受は取ることにより
、全ての処理プロセッサ2,3゜・・・、Nにおける指
令の実行が終了したことを認識する。
プロセッサNから処理終了の通知を受は取ることにより
、全ての処理プロセッサ2,3゜・・・、Nにおける指
令の実行が終了したことを認識する。
〔発明の効果)
以上説明したように、本発明によれば、主プロセッサは
、後段の処理プロセッサへの処理終了確認指令の送信、
最終段の処理プロセッサからの終了通知の受信といった
掻めて簡単な処理を行うだけで、全ての処理プロセッサ
において指令の実行が終了した状態を判定することがで
き、指令実行終了判定に関連する主プロセッサの処理量
の削減が可能となり、その性能の向上を図ることが可能
となる。
、後段の処理プロセッサへの処理終了確認指令の送信、
最終段の処理プロセッサからの終了通知の受信といった
掻めて簡単な処理を行うだけで、全ての処理プロセッサ
において指令の実行が終了した状態を判定することがで
き、指令実行終了判定に関連する主プロセッサの処理量
の削減が可能となり、その性能の向上を図ることが可能
となる。
第1図は本発明を適用した画像処理装置の一例を示すブ
ロック図および、 第2図は第1図の各プロセッサの処理例を示す流れ図で
ある。 図において、 l・・・主プロセッサ
ロック図および、 第2図は第1図の各プロセッサの処理例を示す流れ図で
ある。 図において、 l・・・主プロセッサ
Claims (1)
- 【特許請求の範囲】 主プロセッサと複数の処理プロセッサとが前記主プロセ
ッサを先頭にして直列に接続され、処理対象情報をパイ
プライン的に処理するマルチプロセッサシステムにおい
て、 前記主プロセッサは、全ての処理プロセッサにおける指
令の実行の終了を知る場合、処理終了確認指令を後段の
処理プロセッサに送信する構成を有し、 前記複数の処理プロセッサの内の最終段の処理プロセッ
サを除く処理プロセッサは、前段のプロセッサから処理
終了確認指令を受信することにより、他に処理する指令
がなくなった時点で後段の処理プロセッサに処理終了確
認指令を送信する構成を有し、 前記最終段の処理プロセッサは、前段の処理プロセッサ
から処理終了確認指令を受信することにより、他に処理
する指令がなくなった時点で前記主プロセッサに終了通
知を送信する構成を有し、前記主プロセッサは前記最終
段の処理プロセッサから終了通知を受信することにより
全ての処理プロセッサにおいて指令の実行が終了したと
判定することを特徴とするマルチプロセッサシステムに
おける指令実行終了判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612388A JPH01314368A (ja) | 1988-06-14 | 1988-06-14 | マルチプロセッサシステムにおける指令実行終了判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612388A JPH01314368A (ja) | 1988-06-14 | 1988-06-14 | マルチプロセッサシステムにおける指令実行終了判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01314368A true JPH01314368A (ja) | 1989-12-19 |
Family
ID=15400670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14612388A Pending JPH01314368A (ja) | 1988-06-14 | 1988-06-14 | マルチプロセッサシステムにおける指令実行終了判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01314368A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502015A (ja) * | 2009-08-13 | 2013-01-17 | クゥアルコム・インコーポレイテッド | 効率的なデータ処理のための装置および方法 |
-
1988
- 1988-06-14 JP JP14612388A patent/JPH01314368A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502015A (ja) * | 2009-08-13 | 2013-01-17 | クゥアルコム・インコーポレイテッド | 効率的なデータ処理のための装置および方法 |
| US9038073B2 (en) | 2009-08-13 | 2015-05-19 | Qualcomm Incorporated | Data mover moving data to accelerator for processing and returning result data based on instruction received from a processor utilizing software and hardware interrupts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| JPS633337B2 (ja) | ||
| JPH01314368A (ja) | マルチプロセッサシステムにおける指令実行終了判定方式 | |
| JPS63142431A (ja) | パイプライン制御方式 | |
| JPH03122718A (ja) | パイプライン計算機における条件分岐命令実行制御方式 | |
| CN121879955A (zh) | 一种向量扩展方法及向量处理器 | |
| JPS60256861A (ja) | 入出力制御方式 | |
| JP2002032233A (ja) | マルチスレッドシステムにおけるデータi/o処理方法 | |
| JPS63318634A (ja) | 命令先取り方式 | |
| JPH0776926B2 (ja) | ループ制御処理方法 | |
| JPH0431421B2 (ja) | ||
| JPH02284206A (ja) | プログラマブル・コントローラ | |
| JPH05225106A (ja) | 応答信号振分方式 | |
| JPS61194533A (ja) | マイクロプログラム処理装置 | |
| JPH03172958A (ja) | 同期処理方法および並列処理システムおよび並列処理方法および並列化プログラム生成装置 | |
| JPH012142A (ja) | マイクロプロセッサの待機命令実行装置 | |
| JPH0377141A (ja) | コンパイル処理装置 | |
| JPH05101110A (ja) | データベース演算処理装置 | |
| JPS59123942A (ja) | 割込み原因処理方式 | |
| JPH01237863A (ja) | 割り込み制御方式 | |
| JPH04241545A (ja) | 二段型イベントマトリックスによる通信制御方式 | |
| JPS61282956A (ja) | Dma転送待ち行列制御方式 | |
| JPH0325653A (ja) | オンラインコマンド制御方式 | |
| JPH03233721A (ja) | 非リンク形式プログラム作成・実行方法 | |
| JPH07129419A (ja) | 仮想計算機システム |