JPH01314391A - グラフィックコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はグラフィックコントローラさらにはそれにおけ
る描画技術に関するものであり、例えばＣＲＴ　（カソ
ード・レイ・チューブ）デイスプレィ装置のための描画
制御機能と表示制御機能とをサポートするグラフィック
デイスプレィコントローラに適用して有効な技術に関す
る。

〔従来技術〕

グラフィックデイスプレィコントローラは、フレームバ
ッファ上に所望の図形を作成する描画制御機能とフレー
ムバッファ上のデータに基づく画像表示制御機能をサポ
ートする。従来このグラフィックデイスプレィコントロ
ーラは、ホストＣＰＵ（セントラル・プロセッシング・
ユニット）の負担を軽減して高速描画を実現するため、
描画プロセッサを含み、この描画プロセッサがホストＣ
ＰＵから転送されるコマンドを解釈して描画を行う。

図形や線の描画などにあたって必要な基本パターンとさ
れる各種線種情報や面種情報は、描画プロセッサに内蔵
されるレジスタのようなパターンＲＡＭに一旦取り込ま
れ、これをもとに拡大、縮小、当倍９回転などのアルゴ
リズムを用いて所定のパターン描画や図形塗りつぶしな
どを行う６パタ一ンＲＡＭに対するアクセスは、パター
ンＲＡＭのリードコマンドやライトコマンドに基づいて
行われ、ライトコマンドを介して転送されるパターンデ
ータはホストＣＰＵを介してシステムメモリから与えら
れる。

尚、グラフィックデイスプレィコントローラについて記
載された文献の例としては昭和５９年６１月株式会社日
立製作所発行のｒＨＤ６３４８４ＡＣＲＴＣユーザーズ
マニュアル」がある。

〔発明が解決しようとする課題〕

しかしながら、パターンＲＡＭは描画プロセッサの内部
レジスタの一部とされる性質上の記憶容量は比較的小さ
く例えば３２バイト程度とされ、記憶容量の面において
物理的制約を受ける。このため、パターンＲＡＭの記憶
容量以上の大きさのパターン描画に際しては拡大処理を
行わなければならなくなってソフトウェアの負担が増大
して描画処理の高速性が損なわれる。しかも複数種類の
パターンを同時に保有することができないためにシステ
ム側とのデータ転送回数が増えてホストＣＰＵの負担が
増大すると共に、高速描画にも限界を生ずるという問題
点が本発明者によって明らかにされた。

そこで本発明者はフレームバッファ空間さらには当該空
間に保持されているデータをパターンＲＡＭに代わるパ
ターンデータとして描画に利用することが、描画機能に
柔軟性をもたせると共にソフトウェアの負担軽減さらに
は高速描画を達成する上において望ましいことを明らか
にした。

本発明の目的は、従来のパターンＲＡＭが持つ物理的制
約から生ずる種々の問題点を解決して、ソフトウェアの
負担軽減さらには高速描画を達成することができるグラ
フィックコントローラを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、フレームバッファ空間上に置かれたパターン
データを描画のためのパターンデータとして参照する参
照アクセスサイクルを実行可能にするものである。

このとき上記参照アクセスサイクルは、１動作サイクル
に含まれる描画アクセスサイクルの前に挿入可能にする
ことが描画効率上望ましく、また、上記フレームバッフ
ァ空間において描画のためのパターンデータを保持する
領域として、フレームバッファとは異なる不揮発性半導
体記憶装置で成るパターンメモリを含むようにすること
がシステム側とのデータ転送回数を減らす上において望
ましい。

〔作　用〕

上記した手段によれば、フレームバッファ空間上に置か
れたパターンデータを描画のためのパターンデータとし
て参照する参照アクセスサイクルの実行が、フレームバ
ッファ空間さらには当該空間に保持されているデータを
パターンＲＡＭに代わるパターンデータとして描画に利
用可能に作用し、これによって、従来のパターンＲＡＭ
が持つ物理的制約から生ずる問題点を解決して、描画機
能に柔軟性をもたせると共にソフトウェアの負担軽減さ
らには高速描画を達成するように働く。

〔実施例〕

第１図には本発明の一実施例であるグラフィックデイス
プレィコントローラのブロック図が示される。同図に示
されるグラフィックデイスプレィコントローラは、特に
制限されないが、公知の半導体集積回路製造技術によっ
てシリコン基板のような１個の半導体基板に形成されて
いる。

グラフィックデイスプレィコントローラ１は、フレーム
バッファ２や図示しないＣＲＴデイスプレィ装置などと
共にローカルシステムとしての表示系を構成し、システ
ム全体の制御を司るＣＰＵ３、システムメモリ４、及び
ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントロー
ラ）５と共にシステムバス６とインタフェースされる。

このグラフィックデイスプレィコントローラ１は、ＣＰ
Ｕ３から転送されるコマンドを解釈し、フレームバッフ
ァ２上に所望の図形を作成する描画制御機能と、フレー
ムバッファ２のデータを図示しないＣＲＴデイスプレィ
装置に表示する表示制御機能をサポートする。

特に、図形や線の描画などにあたって必要な基本パター
ンとされる各種線種情報や面種情報はフレームバッファ
２に置かれ、このような基本的な各種線種情報や面種情
報、さらにはフレームバッファ２に描画された情報をも
描画のためのパターン情報として利用するようになって
おり、グラフィックデイスプレィコントローラ１は、こ
れらを描画のためのパターンデータとして利用可能とす
るために、フレームバッファ２に対するアクセスサイク
ルは１表示アクセスサイクル及び描画アクセスサイクル
の外に、参照アクセスサイクルを含むようになっている
。

尚、フレームバッファ２は、特に制限されないが、描画
アクセスサイクルや参照アクセスサイクルに利用される
ランダムアクセスポート（後述するフレームバッファバ
ス２０に結合されるポート）と、ビデオ信号ＶＩＤＥＯ
を図示しないＣＲＴデイスプレィ装置にビットシリアル
に出力するシリアルポートを持つデュアルポートメモリ
とされる。

このフレームバッファ２は１フレームの画素数に対して
複数倍以上の大記憶容量を持ち、例えばＤＲＡＭ　（ダ
イナミック・ランダム・アクセス・メモリ）によって楕
成さ九る。

次にグラフィックデイスプレィコントローラ１を詳細に
説明する。

グラフィックデイスプレィコントローラ１は、システム
バス６とインタフェースされるホストインタフェース１
０、描画機能の制御を司るトロウィングプロセッサ１１
、表示機能の制御を司るデイスプレィプロセッサ１２、
各種タイミング制御を司るタイミングプロセッサ１３、
及びフレームバッファ２や図示しないＣＲＴデイスプレ
ィ装置とインタフェースされるＣＲＴインタフェース１
４を備える。

上記ホストインタフェース１０は、トロウィングプロセ
ッサ１１、デイスプレィプロセッサ１２１、及びタイミ
ングプロセッサ１３をＣＰＵ３に接続するための非同期
バスインタフェース制御機能。

ＤＭＡＣ５に対する制御機能、並びに割込み制御機能を
有する。尚、トロウィングプロセッサ１１゜デイスプレ
ィプロセッサ１２、及びタイミングプロセッサ１３は、
内部アドレスバス１５及び内部データバス１６を介して
ホストインタフェース１０に結合されている。

トロウィングプロセッサ１１は、ＣＰＵ３から転送され
るコマンドを解釈し、必要に応じてフレームバッファ２
の所定領域を参照しながら描画処理を行う。例えば図形
処理アルゴリズムに基づいて順次描画アドレスを生成し
、指定画素に対してカラーデータ演算などを行って、そ
の演算されたデータを描画アドレスに書き込む。フレー
ムバッファ２に保持されている線種情報や面種情報さら
には裏画面フレームなどに予め描画したパターン情報を
利用する場合には、参照アドレスを生成して必要な情報
を参照し、この参照情報を処理して描画アドレスに書き
込む。トロウィングプロセッサ１１が生成する描画アド
レスＡｄｒａｗ、参照アドレスＡｒｅｆは内部アドレス
バス１７を介してＣＲＴインタフェース１４に与えられ
る。また、参照データＤｒｅｆや描画データＤｄｒａｗ
は内部データバス１８を介してＣＲＴインタフェース１
４との間でやりとりされる。

フレームバッファ２に保持されている線種情報や面種情
報は、フレーム空間の空き領域に保持されており、それ
らの情報は、空き時間を利用した描画が処理や、システ
ム側からのデータ転送によって設定される。

上記デイスプレィプロセッサ１２は、ＣＲＴデイスプレ
ィ装置に表示する画面フォーマットに応じてフレームバ
ッファ２の表示アドレスを制御する０表示アドレスバス
　ｉ　ｓ　ｐは内部アドレスバス１９を介してＣＲＴイ
ンタフェース１４に与えられる。

タイミングプロセッサ１３は、ＣＲＴデイスプレィ装置
のための各種同期信号やグラフィックデイスプレィコン
トローラ１内部で必要な各種タイミング信号を生成する
６例えば水平同期信号Ｈ８ＹＮＣ１垂直同期信号ＶＳＹ
ＮＣ、アドレスストローブ信号ＡＳ、及びメモリサイク
ル信号ＭＣＹＣを生成する。これら制御信号はＣＲＴイ
ンタフェース１４から外部に与えられる。

本実施例のグラフィックデイスプレィコントローラ１特
にＣＲＴインタフェース１４は、特に制限されないが、
描画動作及び参照動作においては。

フレームバッファ２とインタフェースされるフレームバ
ッファバス２０に、時分割でアドレスを出力すると共に
データの入出力を行い、表示動作においてはフレームバ
ッファバス２０を全ビット表示アドレス出力とする。こ
れにより、上記アドレスストローブ信号ＡＳは、ローレ
ベルによりフレームバッファアドレスのラッチタイミン
グを外部に知らせる。上記メモリサイクル信号ＭＣＹＣ
は、フレームバッファ２に対するアクセスタイミングを
示す信号とされ、アドレス出力サイクルに呼応してロー
レベルとされ、データの入出力サイクルに呼応してハイ
レベルにされる。

ＣＲＴインタフェース１４は、フレームバッファ２やＣ
ＲＴデイスプレィ装置のための各種制御信号の入出力を
行うと共に、描画アドレス、参照アドレス、表示アドレ
スをダイナミックに切り換え制御してフレームバッファ
バス２０に与えたりする。

ＣＲＴインタフェース１４による描画アドレスＡｄｒａ
ｗ、参照アドレスＡｒｅｆ、表示アドレスＡｄ　ｉ　ｓ
　ｐの切り換え制御、並びに描画データＤｄｒａｗや参
照データＤｒｅｆの入出力制御は、特に制限されないが
、トロウィングプロセッサ１１から出力されるトロウィ
ングイネーブル信号ＤＥ、リファレンスイネーブル信号
ＲＥ、及びライトイネーブル信号ＷＥにより行われる。

即ち、トロウィングイネーブル信号ＤＥ及びリファレン
スイネーブル信号ＲＥが共にネゲートされているときは
表示アクセスサイクルとみなされ、ＣＲＴインタフェー
ス１４はデイスプレィプロセッサ１２から出力される表
示アドレスＡｄ　ｉ　ｓ　ｐをフレームバッファバス２
０から出力可能とする。

トロウィングイネーブル信号ＤＥがアサートされている
場合には、描画アクセスサイクルとみなされ、トロウィ
ングプロセッサ１１が生成する描画アドレスＡｄｒａｗ
をフレームバッファバス２０から出力可能とする。この
ときライトイネーブル信号ＷＥがアサートされている場
合には、描画アドレスＡｄｒａｗの出力と時分割で描画
データＤｄｒａｗが出力される。ライトイネーブル信号
ＷＥがネゲートされている場合には描画データＤｄ　ｒ
ａｗの入力モードとされる。

リファレンスイネーブル信号ＲＥがアサートされている
場合には、参照アクセスサイクルとみなされ、トロウィ
ングプロセッサ１１が生成する参照アドレスＡ　ｒ　ｅ
　ｆをフレームバッファバス２０から出力可能とする。

このときライトイネーブル信号ＷＥがネゲートされてい
る場合には、参照アドレスＡｒｅｆの出力と時分割で参
照データＤｒｅｆが入力される。

尚、トロウィングイネーブル信号ＤＥに呼応して外部に
描画アクセスサイクルか否かを示すためのドロウ信号Ｄ
ＲＡＷ、　リファレンスイネーブル信号ＲＥに呼応して
外部に参照アクセスサイクルか否かを示すためのパター
ン信号ＰＴＮ、及びライトイネーブル信号ＷＥに呼応し
てフレームバッファ２にリード又はライト動作を指示す
るためのメモリライト信号ＭＷＴの夫々がＣＲＴインタ
フェース１４から出力される。

第２図には本実施例のグラフィックデイスプレィコント
ローラ１によるフレームバッファ２のアクセスタイミン
グが示される。

グラフィックデイスプレィコントローラ１の動作サイク
ルは、特に制限されないが、ＣＲＴデイスプレィ装置に
おける帰線期間以外の期間において１表示すイクル中に
、最大、表示アクセスサイクル、参照アクセスサイクル
、及び描画アクセスサイクルを含むようになっている。

各アクセスサイクルにおいて時分割で行われるアドレス
信号の出力とデータの入出力タイミングは、アドレスス
トローブ信号ＡＳとメモリサイクル信号ＭＣＹＣに同期
され、外部はこれに基づいて時分割入出力−ン信号ＰＴ
Ｎ及びドロウ信号ＤＲＡＷがネゲートされることによっ
て外部で識別され、参照アクセスサイクルはパターン信
号ＰＴＮ及びドロウ信号ＤＲＡＷがアサートされること
によって外部で識別され、描画アクセスサイクルはパタ
ーン信号ＰＴＮがネゲートされ且つドロウ信号ＤＲＡＷ
がアサートされることによって外部で識別される。

１表示すイクルにおいて、表示アクセスサイクルでは表
示アドレスＡｄｉｓｐがフレームバッファ２に与えられ
、これによってアクセスされるフレームバッファ２はビ
デオ信号ＶＩＤＥＯを図示しないＣＲＴ表示装置に出力
する。１回の表示アクセスサイクルでフレームバッファ
２がビデオ信号ＶＩＤＥＯをビットシリアルに出力して
いる間。

必要に応じて産しようアクセスサイクル及びこれに引き
続く描画アクセスサイクルが行ねれる。

参照アクセスサイクルでは参照アドレスＡｒｅｆがフレ
ームバッファ２に与えられ、これによってアクセスされ
るフレームバッファ２からフレームバッファバス２０を
介して所定のパターンデータがトロウィングプロセッサ
１１に取り込まれる。

このようにして内部に取り込まれたパターンデータは線
種情報や面種情報とされる。

描画アクセスサイクルでは、例えば描画アドレスＡｄ　
ｒａｗを出力してフレームバッファ２からソースデータ
を取得し、このソースデータと上記参照アクセスサイク
ルで取得したパターンデータとを所定のアルゴリズムに
従って演算処理する。

このように演算処理されたデータは、特に制限されない
が、次の描画アクセスサイクルでディスティネーション
データとしてフレームバッファ２に書き込まれる。

上記実施例によれば以下の作用効果を得るものである。

（１）従来描画プロセッサに内蔵されるレジスタの部分
的な領域に割り当てられたパターンＲＡＭに代えてフレ
ームバッファ２に描画のための線種情報や面種情報など
のパターンデータを保持させ。

このフレームバッファ空間上に置かれたパターンデータ
を描画のためのパターンデータとして参照する参照アク
セスサイクルを実行可能にグラフィックデイスプレィプ
ロセッサ１が構成されるから、線種情報や面種情報など
の各種パターン情報に対して、従来のパターンＲＡＭの
ような記憶容量の面における物理的制約を受けることを
阻止することができる。

したがって、大きさや形状など複数種類のパターンデー
タを保有することができるため、システム側とのデータ
転送回数の減少、塗りつぶしのような描画に際して基本
パターン形状が大きくなっていることによる内部処理の
ためのアドレス演算の簡素化などにより、ＣＰＵ３の負
担低減と共に描画処理の高速化を達成することができる
ようになる。

（２）描画に利用される線種情報や面種情報などの各種
パターン情報に対して記憶容量の面における物理的制約
を殆どなくすことができるから、そのようなパターン情
報格納領域に所定のパターンを描画空き時間に形成して
おくことができ、また、裏画面に描画がされた情報をも
パターン情報として利用可能にされるから、描画コマン
ドの種類を無制限に増やすことなく描画機能に柔軟性を
もたせることができるようになる。

（３）参照アクセスサイクルは、１表示すイクルに含ま
れる描画アクセスサイクルの前に必要に応じて挿入可能
にされているから、描画効率の一層の向上に寄与する。

（４）参照アクセスサイクルは１表示すイクル中の表示
アクセスサイクル及び描画アクセスサイクルと共に夫々
独立のメモリサイクルとして予めそのタイミングが規定
されているから、表示画面のちらつきはない。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば上記実施例では１表示すイクル中に最大参照アク
セスサイクルと描画アクセスサイクルとを含むようにし
たが、各表示すイクルに交互に参照アクセスサイクルと
描画サイクルとを含めるようにしてもよい、また、参照
アクセスサイクル及び描画アクセスサイクルは帰線期間
に行うようにしてもよい。

また、参照アクセスサイクルでアクセスされる各種パタ
ーン情報の格納領域をＤＲＡＭで成るようなフレームバ
ッファ２として説明したが、本発明はそれに限定されず
、フレームバッファ２とは異なる不揮発性半導体記憶装
置例えばマスクＲＯＭやＥＰＲＯＭなどで成るパターン
ＲＯＭをフレームバッファ空間に配置して利用するよう
にしてもよい、特にこのようにすれば、基本的な各種パ
ターンデータをシステム側が転送する回数を減らすこと
ができる。

また、フレームバッファとグラフィックコントローラと
のデータ及びアドレスのインタフェース方式は時分割方
式に限定されない。また、フレームバッファはＤＲＡＭ
で成るデュアルポートメモリに限定されない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるグラフィックデイス
プレィコントローラに適用した場合について説明したが
、本発明はそれに限定されるものではなく、レーザプリ
ンタのためのグラフィックコントローラにも広く適用す
ることができる。本発明は、少なくともフレームバッフ
ァ上に所望の図形を作成する描画制御機能を持つものに
適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、フレームバッファ空間上に置かれたパターン
データを描画のためのパターンデータとして参照する参
照アクセスサイクルを実行可能にされて成るから、描画
のための各種パターン情報を蓄えるための領域に対して
記憶容量上の物理的制約が殆どなくなり、これによって
、描画機能に柔軟性をもたせると共にソフトウェアの負
担軽減さらには高速描画を達成することができるという
効果がある。

特に、参照アクセスサイクルを、１動作サイクルに含ま
れる描画アクセスサイクルの前に挿入可能にすることに
より、描画効率を一層向上させることができ、また、フ
レームバッファ空間において描画のためのパターンデー
タを保持する領域として、フレームバッファとは異なる
不揮発性半導体記憶装置で成るパターンメモリを含むよ
うにすると、システム側とのデータ転送回数を減らすこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるグラフィックデイスプ
レィコントローラのブロック図。 第２図は本実施例のグラフィックデイスプレィコントロ
ーラによるフレームバッファのアクセスタイミングを示
すタイミングチャートである。 １・・・グラフィックデイスプレィコントローラ、２・
・・フレームバッファ、３・・・ＣＰＵ、４・・・シス
テムメモリ、５・・・ＤＭＡＣ，１０・・・ホストイン
タフェース、１１・・・トロウィングプロセッサ、１２
・・・デイスプレィプロセッサ、１３・・・タイミング
プロセッサ、１４・・・ＣＲＴインタフェース、２０・
・・フレームバッファバス、ｖＳＹＮＣ・・・垂直同期
信号Ｈ５ＹＮＣ・・・水平同期信号、ＤＥ・・・ドロウ
イネーブル信号、ＲＥ・・・リファレンスイネーブル信
号、ＤＲＡＷ・・・ドロウ信号、ＰＴＮ・・・パターン
信号、ＡＳ・・・アドレスストローブ信号、ＭＣＹＣ・
・・メモリサイクル信号、Ｄｉｓｐ・・・表示タイミン
グ信号、Ａｄｒａｗ・・・描画アドレス、Ｄｄｒａｗ・
・・描画データ、Ａｒｅｆ・・・参照アドレス、Ｄｒｅ
ｆ・・・参照データ、Ａｄｉｓｐ・・・表示アドレス。 第　２　図

Claims (1)

1. 【特許請求の範囲】 １、フレームバッファ上に所望の図形を作成する描画制
   御機能とフレームバッファ上のデータに基づく画像表示
   制御もしくは画像形成制御機能を持つグラフィックコン
   トローラにおいて、フレームバッファ空間上に置かれた
   パターンデータを描画のためのパターンデータとして参
   照する参照アクセスサイクルを実行可能にされて成るも
   のであることを特徴とするグラフィックコントローラ。 ２、上記参照アクセスサイクルは、１動作サイクルに含
   まれる描画アクセスサイクルの前に挿入可能にされて成
   るものであることを特徴とする特許請求の範囲第１項記
   載のグラフィックコントローラ。 ３、上記フレームバッファ空間において描画のためのパ
   ターンデータを保持する領域は、フレームバッファとは
   異なる不揮発性半導体記憶装置で成るパターンメモリを
   含むものであることを特徴とする特許請求の範囲第２項
   記載のグラフィックコントローラ。