JPH01315891A - 電源異常検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパワートランジスタ等の半導体素子を使用し誘
導加熱を行う回路の電源異常検知回路に関するものであ
る。

従来の技術 近年、パワートランジスタ等の半導体素子を使用し、誘
導加熱を行う機器が普及している。また、この誘導加熱
を行う機器については、加熱時に雷サージ、瞬時停電等
の電源異常となった場合パワートランジスタ等の半導体
素子に印加される電雷圧が非常に高くなシ、耐圧を越え
パワートランジスタ等の半導体素子が破壊してしまうお
それがある。そのために、電源異常検知回路を設け、保
護するようにしている。

以下従来の電源異常検知回路について説明する。

第３図において、１は共振型インバータ回路で、電源入
力Ｖｉｎを平滑する整流ブリッジＣＲ１、コンデンサＣ
２，共振用コンデンサＣ１，被加熱物を加熱する加熱コ
イルＬ１及びパワー半導体素子Ｔｒ１と、パワー半導体
素子Ｔｒ１に並列に接続され、逆導通動作を行うダイオ
ードＤ１によシ構成されている。２は制御回路で前記共
振型インバータ回路１のパワー半導体素子Ｔｒ１に発振
信号を送出し、この時前記共振型インバータ回路１は高
周波電力を発生し、被加熱物を加熱する。３は電源入力
を検知する入力電圧検知回路で、抵抗Ｒ１゜Ｒ２，Ｒ３
，Ｒ４で構成されている。特に抵抗値としてはＲ１＝１
２＝Ｒ３である。４は基準電位発生回路で抵抗ＲＢ　、
Ｒ６、Ｒ７で構成されておシ、抵抗Ｒ６の片側はＤＣ電
源Ｖｃａに抵抗Ｒ７の片側はＧＨＤに接続されている。

また基準電位発を有している。５は第１の比較器で反転
入力端子は前記電圧検知回路３の出力に、非反転入力端
子は前記基準電位発生回路４出力の０１に接続されてい
る。６は第２の比較器で反転入力端子は前記基準電位発
生回路４の出力の０２に接続され、非反転入力は前記電
圧検知回路３の出力に接続されている。また、前記第１
．第２の比較器６，６は反転入力よシ非反転入力の方が
高い場合に「Ｈ」。

反転入力よシ非反転入力が低い場合に「Ｌ」出力を送出
し、出力はワイヤードＯＲされ前記制御回路２に入力さ
れている。前記制御回路２は、前記第１の比較器及び第
２の比較器の出力が「Ｈ」時には正常に前記パワー半導
体素子Ｔｒ１に発振信号を送出するか、出力がｒＬ」と
なった場合には瞬時に発振信号の送出を停止し、前記共
振型インバータ１は動作を停止する。このような構成に
おいて以下動作について説明する。電圧検知回路３と、
基準電位発生回路４の電圧検知波形を第４図に示す。前
記基準電位発生回路４の出力ｏ１を、前記電圧検知回路
３の出力のピーク値（２Ｒ４・Ｖｉｎ／Ｒ１＋３Ｒ４）
よシ高く、出力０２をアンダー値（Ｒ４Ｖｉｎ　／Ｒ１
＋３Ｒ４）よシ低く設計すると、前綿第１の比較器５は
贋転入力よシ非反転入力の方か高くなるため、出力はｒ
Ｈ」となる。また第２の比較器６も同様に反転入力よシ
非反転入力の方が高くなるため出力は「Ｈ」となる。よ
って制御回路２の入力は「Ｈ」となシ、パワー半導体素
子Ｔｒ１に発振信号を送出し、スチール鍋等に高周波電
力を供給する。

次に雷サージが印加された時を考える。雷サージが印加
されると、前記電圧検知回路３の出力は、サージが印加
されたために上昇する。しかし、ＤＣ電源Ｖａｃは上昇
しないため前記基準電位発生回路４の出力０１は一定と
なる。よって、前記電圧検知回路３の出力が、前記基準
電位発生回路よシ上方となった時、前記第１の比較器６
の出力は「Ｌ」となシ、前記制御回路２は発振信号の送
出を停止する。また瞬時停電時においては、前記電圧検
知回路３の出力は下降し、前記基準電位発生回路４の出
力ｏ２よシ下方となシ、今度は第２の比較器６の出力が
ｒＬＪとなシ、同様の動作となる。

発明が解決しようとする課題 しかしながら上記のような構成では、電圧検知回路３の
ピーク値付近において雷サージが印加されず、アンダー
値付近の時に印加された場合にお、いて、基準電位発生
回路４の出力ｏ１を越えるには時間かかかシ、保護とし
て間に合わない場合がある。同様に、電圧検知回路３の
出力のピーク付近にて瞬時停電が起こった場合にも基準
電位発生回路４の出力０２を下回るのに時間がかかシ保
護として間に合わず、パワー半導体素子への印加電圧が
パワー半導体素子の耐圧を越え、破壊する危険性を有し
ていた。

本発明は上記課題に鑑み、雷サージ、瞬時停電等の電源
異常時に確実に、パワー半導体素子を保護し、破壊を防
ぐ電源異常検知回路を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明の電源異常検知回路は
電源入力を検知し、検知電圧として３段階の出力ｒＨ１
ｇＪ、ｒＭｉｄＪ、ｒＬｏｗＪを送出する電圧検知回路
と前記電圧検知回路のｒＨｉｇｈ’Ｊ　出力に接続され
た第１の積分回路と、ｒＬｏｗ」出力に接続され第２の
積分回路と、「ＭｉｄＪ出力に接続され前記第１．第２
の積分回路よシ時定数の小さい第３の積分回路と、第１
の積分回路出力と第３の積分回路出力を比較する第１の
比較器と、第２の積分回路出力と第３の積分回路出力を
比較する第２の比較器から成る構成を備えたものである
。

作　　　用 本発明は上記した構成によって、電圧検知回路の出力ｒ
ＨｉｇｈＪ、ｒＭｉｄＪ、ｒＬｏｗ」の出力は常に一定
の差で変化する。また電源異常時には、ｒＨｉｇｈＪ。

ｒＭｉｄＪ、ｒＬｏｗＪの出力は同様に変化する。しか
しながら、第３の積分回路のみ時定数が短いため、第１
．第２の積分回路の出力に比べ急峻に変化するため、雷
サージの場合は第３の積分回路出力は瞬間的に第１の積
分回路出力の上方となシ、また瞬時停電の場合は第２の
積分回路の出力よシ下方となシ、それぞれ、第１の比較
器、第２の比較器出力がｒＬＪとなり保護がかかること
となる。

実施例 以下本発明の一実施例の電源異常検知回路について図面
を参照しながら説明する。

第１図は本発明の一実施例における電源異常検知回路の
構成を示すものである。

第１図において、共振型インバータ１．制御回路２は従
来例と同様のものであるので説明を省略する。７は電源
人力Ｖｉｎの電圧を検知する電圧検知回路で、抵抗Ｒ８
，Ｒ９，Ｒ１０，Ｒ１１。

Ｒ１２、Ｒｌａで構成されている。特に抵抗値としては
Ｒａ＝Ｒｓ＝Ｒ１ｏである。この電圧検知回路７はｒＨ
ｉｇｈＪ、ｒＭｉｄ」、ｒＬｏｗＪの出力を有しておシ
、その出力波形を第２図に示す。ｒＨｌ　ｇｈ　Ｊ　。

ｒＭｉ　ｄ　Ｊ　、　ｒ　Ｌｏｗ　Ｊ出力を同一の波形
で変化し、ｒＨｉｇｈＪ出力と「ＭｉｄＪ出力の電位差
、　「ＭｉｄＪ出力とｒＬｏｗ」出力との電位差はほぼ
一定となる。

８は第１の積分回路、９は第２の積分回路、１゜は第３
の積分回路である。第１の積分回路８は抵抗Ｒ１４，コ
ンデンサーＣ１３で構成されておシ、入力は、前記電圧
検知回路７のｒＨｉｇｈＪ出力に接続されている。第２
の積分回路９は抵抗Ｒ１５゜コンデンサーＣ４で構成さ
れておシ、入力は前記電圧検知回路７のｒ　Ｌ　ｏ　ｗ
　Ｊ出力に接続されている。第３の積分回路１ｏは抵抗
Ｒ１６，コンデンサーＣ６で構成されておシ入力は前記
電圧検知回路７のｒＭｉｄＪ出力に接続されている。こ
こで、第３の積分回路１ｏは、前記第１の積分回路８゜
第２の積分回路９の時定数に比べて十分小さい値となっ
ている。また、前記第１．第２の積分回路８．９は電源
人力Ｖｉｎの５ｏｔｈ及び８０Ｈｚに対して、時定数は
問題にならないよう小さくしである。

例えば数百μｓ１１は第１の比較回路、１２は第２の比
較回路である。第１の比較回路１１の反転入力は、前記
第３の積分回路１０の出力に非反転入力は前記第１の積
分回路８の出力に接続されている。第２の比較回路１２
の反転入力は前記第２の積分回路９の出力に、非反転入
力は前記第３の積分回路１０に接続されている。前記第
１．第２の比較回路１１．１２は反転入力よシ非反転入
力の方が高い場合「Ｈ」９反転入力よシ非反転入力の方
が低い場合にｒＬ」を出力する。また、前記第１．第２
の比較回路１１．１２の出力はワイヤードＯＲされ制御
回路２に接続されている。

次に動作について説明する。

電源人力Ｖｉｎに雷サージや瞬時停電等の電源異常がな
い場合は、前記電圧検知回路７のｒＨｌｇｈＪ。

ｒＭｉ　ｄ　Ｊ　、　ｒ　ＬＯＷＪ出力は第２図に示す
ような波形となるため、常にｒＨｉｇｈＪ）ｒＭｉｄＪ
）ｒＬｏｗＪの関係にある。よって、ｒ　Ｈｌｇｈ　Ｊ
　、　ｒＭｉｄ　」、　ｒＬｏｗ」の出力はそれぞれ、
第１．第２．第３の積分回路８゜９．１０を通して第１
．第２の比較回路１１．１２に入力される。ここで第１
．第２の積分回路８゜９は数百μ８程度の時定数であシ
、第３の積分回路１０の時定数は数百μｓよシ十分に小
さな値としであるため、波形はほとんどかわらずに前記
第１、第２の比較回路１１．１２に入力される。よって
前記第１の比較回路１１の入力としては反転入力く非反
転入力となｐｒＨ」を出力する。また、前記第２の比較
回路１２も反転入力〈非反転入力とな１）ｒＨ」を出力
することとなり、前記制御回路２にはｒＨＪが入力され
、前記制御回路２は、パワー半導体素子Ｔｒ１に発振信
号を送出し、前記共振型インバータ１は被加熱物に高周
波電力を供給する。このような状態で雷サージが印加さ
れれば、前記電圧検知回路７のｒＨｉｇＪ、ｒＭｔｄ」
。

ｒＬｏｗＪ出力は、雷サージのために上昇する。しかし
ながら、ｒＭｉｄＪ出力に接続された前記第３の積分回
路１ｏは前記第１．第２の積分回路８゜９に比べ時定数
を十分小さくしているため、前記第３の積分回路１０の
出力だけが急激に上昇し、前記第１の積分回路８の出力
よシ高くなる。このため、前記第１の比較回路１１の入
力は反転入力〉非反転入力となシ、出力は「Ｌ」を出力
する。

このため前記制御回路２の入力がｒＬ」となシ、前記制
御回路２はパワー半導体素子Ｔｒ１に発振信号を送出す
るのを停止する。

前記電圧検知回路７のｒＨｉｇＪ、ｒＭｉｃＪ出力は第
２図に示すような関係であシ両者の電位差はほぼ一定で
あるから雷サージがどのような箇所で印加されたとして
も、同様な動作となシ、時間遅れとなることはない。ま
た瞬時停電時については、前記電圧検知回路７のｒ　Ｈ
ｉ　ｇｈ　Ｊ　、　ｒＭｉ　ｄ　Ｊ、　ｒＬｏｗ」出力
は下降する。この時第３の積分回路１ｏの時定数が小さ
いことから前記第３の積分回路１０の出力は前記第２の
積分回路９の出力よシ低くなり前記第２の比較回路１２
は「Ｌ」出力し、前記制御回路２はパワー半導体素子へ
の発振信号の出力を停止する。瞬時停電等の電源人力Ｖ
ｌｎの低下時にも、前記電圧検知回路７のｒＭｉ　ｄ　
Ｊ　、　ｒ　ＬＯＷＪ出力との電位差がほぼ一定である
から、どのような箇所で瞬時停電が起こったとしても同
様の動作と　　′なシ時間遅れとなるともない。

以上のように本実施例によれば電源人力Ｖｉｎの電圧を
検知しｒＨｉｇｈＪ、ｒＭｉｃｌｌ、ｒＬｏｗ」の出力
を送出する電圧検知回路７と前記電圧検知回路７のｒＨ
ｉｇｈＪ出力に接続された第１の積分回路８とｒＬｏｗ
Ｊ出力に接続された第２の積分回路９とｒＭｉｄＪ出力
に接続され、前記第１．第２の積分回路８．９より十分
時定数の小さい第３の積分回路１ｏと前記第１の積分回
路８出力と第３の積分回路１０の出力を比較する第１の
比較回路１ｏと、前記第２の積分回路９出力と第３の積
分回路の出力を比較する第２の比較回路１１とを設ける
ことによシ、雷サージ、瞬時停電等の急激な電源変化の
電源異常を検知することができ、また電源入力Ｖ　ｉ　
ｎのどのようなタイミングにおいて電源異常が起こった
としても確実に検知することができる。

発明の効果 以上のように本発明は、電源入力を検知し、検知電圧と
して３段階の出力ｒＨｉｇｈＪ、ｒＭｉｄＪ。

ｒＬｏｗＪを送出する電圧検知回路と、前記電圧検知回
路のｒＨｉｇＪ出力に接続された第１の積分回路と、ｒ
Ｌｏｗ」出力に接続された第２の積分回路と、ｒＭｉｄ
Ｊ出力に接続された第３の積分回路と、第１の積分回路
の出力と第３の積分回路の出力を比較する第１の比較回
路と、第２の積分回路の出力と第３の積分回路の出力を
比較する第２の比較回路を設けることによシ、電源異常
を検知し、また、電源入力のどのようなタイミングで電
源異常が起こったとしても確実に検知することができる
ため、パワー半導体素子の破壊を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の一実施例における電源異常検知回路の
構成図、第２図は本発明の電圧検知波形図、第３図は従
来の電源異常検知回路の構成図、第４図は従来の電圧検
知波形図である。 ７・・・・・・電圧検知回路、８・・・・・・第１の積
分回路、９・・・・・・第２の積分回路、１ｏ・・・・
・・第３の積分回路、１１・・・・・・第１の比較回路
、１２・・・・・・第２の比較回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名−叫
イＲ

Claims (1)

【特許請求の範囲】
1. 電源入力の電位を検知し、検知電圧として３段階の出力
   「Ｈｉｇｈ」、「Ｍｉｄ」、「Ｌｏｗ」を送出する電圧
   検知回路と、前記電圧検知回路の「Ｈｉｇｈ」出力に接
   続された第１の積分回路と、「Ｌｏｗ」出力に接続され
   た第２の積分回路と、「Ｍｉｄ」出力に接続され前記第
   １、第２の積分回路より時定数の小さい第３の積分回路
   と、前記第１の積分回路の出力と第３の積分回路の出力
   を比較する第１の比較回路と、前記第３の積分回路出力
   と第２の積分回路出力を比較する比較回路からなる電源
   異常検知回路。