JPH01317043A - デイジタルコンパレータ - Google Patents
デイジタルコンパレータInfo
- Publication number
- JPH01317043A JPH01317043A JP88148673A JP14867388A JPH01317043A JP H01317043 A JPH01317043 A JP H01317043A JP 88148673 A JP88148673 A JP 88148673A JP 14867388 A JP14867388 A JP 14867388A JP H01317043 A JPH01317043 A JP H01317043A
- Authority
- JP
- Japan
- Prior art keywords
- data
- count
- counting
- counts
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、ディジタル多重無線装置に使用されるディジタ
ルコンパレータに関し、 回路規模を小さくして、よりＩＣ化を容易にすると共に
２判定結果が迅速に得られる様にすることを目的とし、 １１時間の間に所定レベルのデータがｔｚ時間以上入力
したか否かを判定する際、該データから抽出したクロッ
クをｔ＋／ｌｚ分周する分周手段と、入力する該所定レ
ベルのデータでカウントアツプし、該分周手段の出力で
カウントダウンしてカウント値を出力するが、カウント
アップして全１．またはカウントダウンして全Ｏになっ
た時は全Ｏ１または全１へのカウント動作は行わず、全
１．または全０を保持し、該分周手段の出力、または該
所定レベルのデータでカウントダウン、またはカウント
アツプするアップ／ダウンカウント手段と、該アップ／
ダウンカウント手段のカウント値が予め定められたしき
い値よりも大きいか否かを比較して判定結果を出力する
判定器とを有する様に構成する。
ルコンパレータに関し、 回路規模を小さくして、よりＩＣ化を容易にすると共に
２判定結果が迅速に得られる様にすることを目的とし、 １１時間の間に所定レベルのデータがｔｚ時間以上入力
したか否かを判定する際、該データから抽出したクロッ
クをｔ＋／ｌｚ分周する分周手段と、入力する該所定レ
ベルのデータでカウントアツプし、該分周手段の出力で
カウントダウンしてカウント値を出力するが、カウント
アップして全１．またはカウントダウンして全Ｏになっ
た時は全Ｏ１または全１へのカウント動作は行わず、全
１．または全０を保持し、該分周手段の出力、または該
所定レベルのデータでカウントダウン、またはカウント
アツプするアップ／ダウンカウント手段と、該アップ／
ダウンカウント手段のカウント値が予め定められたしき
い値よりも大きいか否かを比較して判定結果を出力する
判定器とを有する様に構成する。
本発明は９例えばディジタル多重無線装置に使用される
ディジタルコンパレータに関するものである。
ディジタルコンパレータに関するものである。
先ず、本発明が対象とするコンパレータは第４図に示す
様にクロックを利用して作られた１またはＯのデータが
時間ｔ１の間に１である時間がｔ２以上であるか否かを
判定するものである。
様にクロックを利用して作られた１またはＯのデータが
時間ｔ１の間に１である時間がｔ２以上であるか否かを
判定するものである。
今、ディジタル多重無線装置の受信側に符号誤り率があ
る値以上になった時に１を出力し、ある値以下にある時
に０を出力する誤り率監視機能があるとし、この誤り率
監視機能の出力をコンパレータでｔ８時間内に１である
時間が１ｚ以上になったと判定した時、別の回路に切り
替える様な場合に使用することができる。
る値以上になった時に１を出力し、ある値以下にある時
に０を出力する誤り率監視機能があるとし、この誤り率
監視機能の出力をコンパレータでｔ８時間内に１である
時間が１ｚ以上になったと判定した時、別の回路に切り
替える様な場合に使用することができる。
この時、装置の小型化に対応して、このコンパレータも
回路規模を小さ（して、よりＩＣ化を容易にすると共に
９判定結果が迅速に得られる様にすることが必要である
。
回路規模を小さ（して、よりＩＣ化を容易にすると共に
９判定結果が迅速に得られる様にすることが必要である
。
第５図は従来例のブロック図を示す。
図において１時定数ｔｌに相当する積分器１１で入力デ
ータを積分して得られた積分値■１と１時間１゜の間に
１の時間がｔ２である時の積分器１１の出カシｒ・ｆと
をコンパレータ１２で比較して判定結果を出力する。
ータを積分して得られた積分値■１と１時間１゜の間に
１の時間がｔ２である時の積分器１１の出カシｒ・ｆと
をコンパレータ１２で比較して判定結果を出力する。
第６図は別の従来例のブロック図を示すが、アナログ回
路の第５図の場合と異なり、ディジタル回路で構成され
ている。
路の第５図の場合と異なり、ディジタル回路で構成され
ている。
図において、カウンタ１３は入力するクロックを時間ｔ
、の間、カウントするとキャリーを送出して初期値に戻
り、再びカウント動作を繰り返す。
、の間、カウントするとキャリーを送出して初期値に戻
り、再びカウント動作を繰り返す。
一方、カウンタ１４は入力するデータ中の１をカウント
し、カウント値が判定器１５に加えられている。
し、カウント値が判定器１５に加えられている。
そして、カウンタ１３からのキャリーがカウンタ１４と
判定器１５に加えられた時、カウンタ１４はリセットさ
れて初期値に戻り、再び初期値からカウント動作を繰り
返す。また１判定器１５は内蔵の時間ｔ２に対応するカ
ウント値とリセットされる直前のカウンタ１４のカウン
ト値とを比較して判定結果を出力する。
判定器１５に加えられた時、カウンタ１４はリセットさ
れて初期値に戻り、再び初期値からカウント動作を繰り
返す。また１判定器１５は内蔵の時間ｔ２に対応するカ
ウント値とリセットされる直前のカウンタ１４のカウン
ト値とを比較して判定結果を出力する。
ここで、第５図の場合はアナログ回路の為、 ＩＣ化が
難しく、また温度変化の影響を受けるなどの問題がある
。第６図の場合はディジタル回路で構成されているので
温度変化の影響はなく、ＩＣ化は可能である。しかし、
カウンタ１４が計測中にデータの急変があっても、カウ
ンタ１３からのリセットが入力しなければ判定結果が送
出されないので迅速な応答が難しいと云う問題がある。
難しく、また温度変化の影響を受けるなどの問題がある
。第６図の場合はディジタル回路で構成されているので
温度変化の影響はなく、ＩＣ化は可能である。しかし、
カウンタ１４が計測中にデータの急変があっても、カウ
ンタ１３からのリセットが入力しなければ判定結果が送
出されないので迅速な応答が難しいと云う問題がある。
本発明は回路規模を小さくして、よりＩＣ化を容易にす
ると共に９判定結果が迅速に得られる様にすることを目
的とする。
ると共に９判定結果が迅速に得られる様にすることを目
的とする。
第１図は本発明の原理ブロック図を示す。
図中、２はデータから抽出したクロックを１＋／１２分
周する分周手段である。
周する分周手段である。
また、３は入力する該所定レベルのデータでカウントア
ツプし、該分周手段の出力でカウントダウンしてカウン
ト値を出力するが、カウントアツプして全１．またはカ
ウントダウンして全０になった時は全Ｏ９または全１へ
のカウント動作は行わずに全１．または全Ｏを保持し、
該分周手段の出力、または該所定レベルのデータでカウ
ントダウン、またはカウントアップするアップ／ダウン
カウント手段で、４は該アップ／ダウンカウント手段の
カウント値が予め定められたしきい値よりも大きいか否
かを比較して判定結果を出力する判定器である。
ツプし、該分周手段の出力でカウントダウンしてカウン
ト値を出力するが、カウントアツプして全１．またはカ
ウントダウンして全０になった時は全Ｏ９または全１へ
のカウント動作は行わずに全１．または全Ｏを保持し、
該分周手段の出力、または該所定レベルのデータでカウ
ントダウン、またはカウントアップするアップ／ダウン
カウント手段で、４は該アップ／ダウンカウント手段の
カウント値が予め定められたしきい値よりも大きいか否
かを比較して判定結果を出力する判定器である。
本発明はデータから抽出したクロックを分周手段２でｔ
１／ｔ２分周、即ちｈ／ｌ＋倍し、アップ／ダウンカウ
ント手段３のダウン端子りに、データはそのままアップ
端子Ｕにそれぞれ加える。
１／ｔ２分周、即ちｈ／ｌ＋倍し、アップ／ダウンカウ
ント手段３のダウン端子りに、データはそのままアップ
端子Ｕにそれぞれ加える。
これにより、データ中の１が時間１１の間に時間ｔ２以
上あれば、アップ／ダウンカウント手段３のカウント値
は全１にまでなり、逆にデータが少なければカウント値
は全Ｏにまでなる。そして、判定器４でアップ／ダウン
カウント手段３のカウント値が予め定められたしきい値
よりも多いか、少ないかを比較して判定結果を送出する
。
上あれば、アップ／ダウンカウント手段３のカウント値
は全１にまでなり、逆にデータが少なければカウント値
は全Ｏにまでなる。そして、判定器４でアップ／ダウン
カウント手段３のカウント値が予め定められたしきい値
よりも多いか、少ないかを比較して判定結果を送出する
。
尚、データ中の１が時間１１の間に９丁度１時間ｔ２で
ある時のアップ／ダウンカウント手段３のカウント値が
上記のしきい値となるが１通常は全Ｏと全１との中間の
値に設定する。また、このアップ／ダウンカウント手段
３は全１から全０に、全０から全１には動作しないもの
とする。
ある時のアップ／ダウンカウント手段３のカウント値が
上記のしきい値となるが１通常は全Ｏと全１との中間の
値に設定する。また、このアップ／ダウンカウント手段
３は全１から全０に、全０から全１には動作しないもの
とする。
即ち、ディジタル化されているのでＩＣ化が容易である
と共に、アップ／ダウンカウント手段３を用いて分周し
たクロックとデータとの現時点での判定結果が順次、送
出されるので、迅速に判定結果が得られる。
と共に、アップ／ダウンカウント手段３を用いて分周し
たクロックとデータとの現時点での判定結果が順次、送
出されるので、迅速に判定結果が得られる。
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図で、第３図（ａｌは分周クロックの数がデ
ータよりも多い場合、第３図（ｂ）は分周クロックの数
がデータよりも少ない場合を示す。
の動作説明図で、第３図（ａｌは分周クロックの数がデ
ータよりも多い場合、第３図（ｂ）は分周クロックの数
がデータよりも少ない場合を示す。
また、第３図の左側の符号は第２図中の同じ符号の部分
の波形を示す。ここで、フリップフロップ２１〜２３と
インバータ２４は分周手段２の構成部分で、アップ／ダ
ウンカウンタ３１はアップ／ダウンカウント手段３の構
成部分である。
の波形を示す。ここで、フリップフロップ２１〜２３と
インバータ２４は分周手段２の構成部分で、アップ／ダ
ウンカウンタ３１はアップ／ダウンカウント手段３の構
成部分である。
以下、ｔ１／１２が３として、第３図を参照して第２図
の動作を説明する。尚、アップ／ダウンカウタ３１は８
進のカウンタとし、しきい値は中間の４とする。
の動作を説明する。尚、アップ／ダウンカウタ３１は８
進のカウンタとし、しきい値は中間の４とする。
（１） 分周クロックがデータよりも多い場合第３図
（ａ）−■に示すクロックをフリップフロップ２１〜２
３で構成されたシフトレジスタに加えると。
（ａ）−■に示すクロックをフリップフロップ２１〜２
３で構成されたシフトレジスタに加えると。
１が出力側にシフトして第３図（ａｌ−■に示す３分周
クロックを生成し、インバータ２４を介してアップ／ダ
ウンカウンタ３１のＤ端子に加えるので、この端子がＯ
になる度にカウントダウンする。
クロックを生成し、インバータ２４を介してアップ／ダ
ウンカウンタ３１のＤ端子に加えるので、この端子がＯ
になる度にカウントダウンする。
一方、第３図（ａ）−〇に示すデータがアップ／ダウン
カウンタ３１のＵ端子に入力するので、カウント値は第
３図（ａｌ−■に示す様に変化する。
カウンタ３１のＵ端子に入力するので、カウント値は第
３図（ａｌ−■に示す様に変化する。
尚、上記の様に全Ｏの時はその値を保持する様になって
いるの右側はＯが連続する。一方２判定器４はカウント
値がしきい値の４よりも低いので。
いるの右側はＯが連続する。一方２判定器４はカウント
値がしきい値の４よりも低いので。
０を送出する。
（２）分周クロックがデータよりも少ない場合第３図（
ｂ）−■に示すクロックを分周して第３図（ｂ）−■に
示す分周クロックを生成してアップ／ダウンカウンタの
Ｄ端子に加える。
ｂ）−■に示すクロックを分周して第３図（ｂ）−■に
示す分周クロックを生成してアップ／ダウンカウンタの
Ｄ端子に加える。
一方、第３図（ｂ）−■に示す様なデータがアップ／ダ
ウンカウンタのＵ端子に入力すると、このカウンタのカ
ウント値は第３図（ｂ）−■に示す様に上昇し、しきい
値の４を越える。そこで１判定器４からカウント値が４
を越えた時点から１の判定結果を送出する。
ウンカウンタのＵ端子に入力すると、このカウンタのカ
ウント値は第３図（ｂ）−■に示す様に上昇し、しきい
値の４を越える。そこで１判定器４からカウント値が４
を越えた時点から１の判定結果を送出する。
即ち、シフトレジスタとカウンタで構成できるので９回
路規模を小さくして、よりＩＣ化を容易にすると共に１
判定結果が迅速に得られる。
路規模を小さくして、よりＩＣ化を容易にすると共に１
判定結果が迅速に得られる。
以上詳細に説明した様に本発明によれば回路規模を小さ
くして、よりＩＣ化を容易にすると共に。
くして、よりＩＣ化を容易にすると共に。
判定結果が迅速に得られると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図はコンパレータ概念図、 第５図は従来例のブロック図、 。 第６図は別の従来例のブロック図を示す。 図において、 ２は分周手段、 ３はアップ／ダウンカウント手段、 ４は判定器を示す。 第 イ ｆ５ ン季；・、ｉでシｅ門の宍オｒヒ）１イタ１ｊのフ゛口
・ンク□ｒ≧］第 ２ａ ■ ■ １ ｏｏｔ ｏ ｏｏｏｏｏ。 ■ Ｏ□ ■ イ １２３３４４４４５５６ ′夷、Ｚｉの噌ワフイ１ 官貸−口Ｆ１ Ｄコ第３ｍ イ芝釆イタ１」のブロワ７ｍ 第 ５ 図 別のイ芝釆イダリのブ°口７り図 第 ｂ 図
の動作説明図、 第４図はコンパレータ概念図、 第５図は従来例のブロック図、 。 第６図は別の従来例のブロック図を示す。 図において、 ２は分周手段、 ３はアップ／ダウンカウント手段、 ４は判定器を示す。 第 イ ｆ５ ン季；・、ｉでシｅ門の宍オｒヒ）１イタ１ｊのフ゛口
・ンク□ｒ≧］第 ２ａ ■ ■ １ ｏｏｔ ｏ ｏｏｏｏｏ。 ■ Ｏ□ ■ イ １２３３４４４４５５６ ′夷、Ｚｉの噌ワフイ１ 官貸−口Ｆ１ Ｄコ第３ｍ イ芝釆イタ１」のブロワ７ｍ 第 ５ 図 別のイ芝釆イダリのブ°口７り図 第 ｂ 図
Claims (1)
- 【特許請求の範囲】 ｔ＿１時間の間に所定レベルのデータがｔ＿２時間以上
入力したか否かを判定する際、 該データから抽出したクロックをｔ＿１／ｔ＿２分周す
る分周手段（２）と、 入力する該所定レベルのデータでカウントアップし、該
分周手段（２）の出力でカウントダウンしてカウント値
を出力するが、カウントアップして全１、またはカウン
トダウンして全０になった時は全０、または全１へのカ
ウント動作は行わず、全１、または全０を保持し、該分
周手段（２）の出力、または該所定レベルのデータでカ
ウントダウン、またはカウントアップするアップ／ダウ
ンカウント手段（３）と、 該アップ／ダウンカウント手段のカウント値が予め定め
られたしきい値よりも大きいか否かを比較して判定結果
を出力する判定器（４）とを有するディジタルコンパレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88148673A JPH01317043A (ja) | 1988-06-16 | 1988-06-16 | デイジタルコンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88148673A JPH01317043A (ja) | 1988-06-16 | 1988-06-16 | デイジタルコンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01317043A true JPH01317043A (ja) | 1989-12-21 |
Family
ID=15458058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP88148673A Pending JPH01317043A (ja) | 1988-06-16 | 1988-06-16 | デイジタルコンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01317043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125398U (ja) * | 1990-03-30 | 1991-12-18 |
-
1988
- 1988-06-16 JP JP88148673A patent/JPH01317043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125398U (ja) * | 1990-03-30 | 1991-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420809A (en) | Frequency determining apparatus | |
| JPH01317043A (ja) | デイジタルコンパレータ | |
| JPH02274013A (ja) | 自動スレッショルド制御回路 | |
| EP0076009B1 (en) | Tuning circuit incorporating a frequency synthesizer circuit | |
| JPH08139575A (ja) | パルス出力回路 | |
| JPS63155848A (ja) | 信号電力検出回路 | |
| EP0435311A2 (en) | Data multiplexing device | |
| KR910001459B1 (ko) | 디지탈 시계의 시간조절장치 | |
| JPH0728550A (ja) | 計数装置 | |
| SU866748A1 (ru) | Делитель частоты следовани импульсов | |
| KR960010912B1 (ko) | 에이직화한 디지탈 클럭손실 검출기 | |
| JPH0567967A (ja) | クロツク発生装置 | |
| SU894864A1 (ru) | Статистический анализатор инструментальной погрешности аналого-цифрового преобразовател | |
| SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPH0237822A (ja) | 分周回路 | |
| JPH029728B2 (ja) | ||
| SU930626A1 (ru) | Устройство дл задержки импульсов | |
| JPH02280598A (ja) | リモコン用集積回路 | |
| JPH087254B2 (ja) | 半導体集積回路装置 | |
| JP2001044975A (ja) | ビットレート識別回路 | |
| JPS617974A (ja) | チツプモ−ドセレクト回路 | |
| JPH04157512A (ja) | 負荷急変保護回路 | |
| JPS58140834A (ja) | デ−タ入力回路 | |
| JPS61193075A (ja) | 時間帯別計量装置 |