JPH0131708B2 - - Google Patents
Info
- Publication number
- JPH0131708B2 JPH0131708B2 JP58127004A JP12700483A JPH0131708B2 JP H0131708 B2 JPH0131708 B2 JP H0131708B2 JP 58127004 A JP58127004 A JP 58127004A JP 12700483 A JP12700483 A JP 12700483A JP H0131708 B2 JPH0131708 B2 JP H0131708B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- anode
- cathode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、高電流での使用に耐え得るフオトト
ライアツクに関する。
ライアツクに関する。
［発明の技術的背景］
従来のフオトトライアツクの構造の一例を第１
図に示す。
図に示す。
同図において、導電型として例えばＮ型のシリ
コン半導体基板１に公知の方法により第１主面７
側に軸対称に互いに分離されたＰ型のアノード領
域３ａ，３ｂと、Ｐ型のゲート領域２ａ，２ｂ
と、Ｎ型のカソード領域４ａ，４ｂと、前記ゲー
ト領域２ａ，２ｂと前記アノード領域３ａ，３ｂ
とを連結する抵抗領域５ａ，５ｂとをそれぞれ形
成する。第１主面７の全面にシリコン酸化膜６を
形成し、前記アノード領域３ａ，３ｂ、カソード
領域４ａ，４ｂに対応する部分に窓明けしてそれ
ぞれの部分に電極金属８ａ，８ｂを形成する。ま
た、ゲート領域２ａ，２ｂのシリコン酸化膜６上
の電極金属８ａ，８ｂが切除され投光部９ａ，９
ｂが形成されている。
コン半導体基板１に公知の方法により第１主面７
側に軸対称に互いに分離されたＰ型のアノード領
域３ａ，３ｂと、Ｐ型のゲート領域２ａ，２ｂ
と、Ｎ型のカソード領域４ａ，４ｂと、前記ゲー
ト領域２ａ，２ｂと前記アノード領域３ａ，３ｂ
とを連結する抵抗領域５ａ，５ｂとをそれぞれ形
成する。第１主面７の全面にシリコン酸化膜６を
形成し、前記アノード領域３ａ，３ｂ、カソード
領域４ａ，４ｂに対応する部分に窓明けしてそれ
ぞれの部分に電極金属８ａ，８ｂを形成する。ま
た、ゲート領域２ａ，２ｂのシリコン酸化膜６上
の電極金属８ａ，８ｂが切除され投光部９ａ，９
ｂが形成されている。
なお、カソード領域４ａ，４ｂ上のカソード兼
アノード端子をそれぞれ１０ａ，１０ｂとする。
アノード端子をそれぞれ１０ａ，１０ｂとする。
上記構造の等価回路図を示せば第２図のように
なる。
なる。
第２図において、サイリスタＡに相当するもの
が、第１図におけるアノード端子１０ｂ、アノー
ド領域３ａ、ベース領域１、ゲート領域２ａ、カ
ソード領域４ａ、カソード端子１０ａにより構成
される。
が、第１図におけるアノード端子１０ｂ、アノー
ド領域３ａ、ベース領域１、ゲート領域２ａ、カ
ソード領域４ａ、カソード端子１０ａにより構成
される。
また、第２図において、サイリスタＢに相当す
るものが、第１図におけるアノード端子１０ａ、
アノード領域３ａ、ベース領域１、ゲート領域２
ｂ、カソード領域４ｂ、カソード端子１０ｂによ
り構成される。
るものが、第１図におけるアノード端子１０ａ、
アノード領域３ａ、ベース領域１、ゲート領域２
ｂ、カソード領域４ｂ、カソード端子１０ｂによ
り構成される。
次に、上記サイリスタＡ，Ｂの点弧動作につい
て説明する。
て説明する。
先ず、サイリスタＡについて見ると、アノード
端子１０ｂに正、カソード端子１０ａに負の電圧
を印加し、ゲート領域２ａの投光部９ａから光を
照射すると、シリコン酸化膜６を透過した光信号
によりサイリスタＡが点弧する。そして流れる電
流はアノード端子１０ｂ、アノード領域３ｂ、ベ
ース領域１、ゲート領域２ａ、カソード領域４ａ
およびカソード端子１０ａと流れる。
端子１０ｂに正、カソード端子１０ａに負の電圧
を印加し、ゲート領域２ａの投光部９ａから光を
照射すると、シリコン酸化膜６を透過した光信号
によりサイリスタＡが点弧する。そして流れる電
流はアノード端子１０ｂ、アノード領域３ｂ、ベ
ース領域１、ゲート領域２ａ、カソード領域４ａ
およびカソード端子１０ａと流れる。
この場合、ベース領域１のＮ層中を流れる電流
は矢印ｍの如く横方向に流れる。
は矢印ｍの如く横方向に流れる。
同時にサイリスタＢを点弧させる場合にはサイ
リスタＡの場合と負荷端子を逆にし、すなわちア
ノード端子を１０ａ、カソード端子を１０ｂと
し、両端子間１０ａ，１０ｂが順バイアスされる
ように電圧をかけると共にゲート領域２ｂに投光
部９ｂを通じて光を照射すると、この光信号によ
りアノード領域３ａからカソード領域４ｂに向つ
てベース領域１内を横方向に鎖線ｎで示すような
電流が流れる。
リスタＡの場合と負荷端子を逆にし、すなわちア
ノード端子を１０ａ、カソード端子を１０ｂと
し、両端子間１０ａ，１０ｂが順バイアスされる
ように電圧をかけると共にゲート領域２ｂに投光
部９ｂを通じて光を照射すると、この光信号によ
りアノード領域３ａからカソード領域４ｂに向つ
てベース領域１内を横方向に鎖線ｎで示すような
電流が流れる。
上記のようにサイリスタＡ又はＢの点弧時にベ
ース領域１のＮ層中を横方向に電流が流れ、この
Ｎ層の横方向抵抗によりターンオン時のオン電圧
が高くなり、この結果、従来の構造では電流容量
の大きなフオトライアツクを得ることができなか
つた。
ース領域１のＮ層中を横方向に電流が流れ、この
Ｎ層の横方向抵抗によりターンオン時のオン電圧
が高くなり、この結果、従来の構造では電流容量
の大きなフオトライアツクを得ることができなか
つた。
［発明の目的］
本発明は、上記の事情に基づきなされたもの
で、点弧時にアノード領域からカソード領域に向
つてベース領域を流れる横方向電流を少なくし、
使用電流値を大きくしたフオトトライアツクを提
供することを目的とする。
で、点弧時にアノード領域からカソード領域に向
つてベース領域を流れる横方向電流を少なくし、
使用電流値を大きくしたフオトトライアツクを提
供することを目的とする。
［発明の概要］
すなわち、本発明は、第１導電型の半導体基板
と、この半導体基板の第１主面の幅方向一端側に
設けた第２導電型のゲート領域および第１導電型
のカソード領域と、第１主面の幅方向他端側に設
けた第２導電型のゲート領域および第１導電型の
カソード領域と、前記一端側に設けた前記ゲート
領域およびカソード領域の外側に前記他端側に設
けたカソード領域に対応する第２導電型のアノー
ド領域と、前記他端側に設けた前記ゲート領域お
よびカソード領域の外側に設けた前記一端側のカ
ソード領域に対応する第２導電型のアノード領域
とをそれぞれ軸対称に形成し、それら双方のアノ
ード領域は、前記半導体基板の前記第１主面の反
対側の第２主面まで貫通すると共にこの第２主面
の幅方向に沿つて互いに対応する前記カソード領
域に向つて延在させるか、又はこの延在させアノ
ード領域を前記第１主面側のアノード領域とは分
離して設け、これら分離されたアノード領域を導
体にて短絡するようにし、点弧時の電流がベース
領域中を縦方向に流れるようにし電流経路の抵抗
を小さくし、上記目的を達成したものである。
と、この半導体基板の第１主面の幅方向一端側に
設けた第２導電型のゲート領域および第１導電型
のカソード領域と、第１主面の幅方向他端側に設
けた第２導電型のゲート領域および第１導電型の
カソード領域と、前記一端側に設けた前記ゲート
領域およびカソード領域の外側に前記他端側に設
けたカソード領域に対応する第２導電型のアノー
ド領域と、前記他端側に設けた前記ゲート領域お
よびカソード領域の外側に設けた前記一端側のカ
ソード領域に対応する第２導電型のアノード領域
とをそれぞれ軸対称に形成し、それら双方のアノ
ード領域は、前記半導体基板の前記第１主面の反
対側の第２主面まで貫通すると共にこの第２主面
の幅方向に沿つて互いに対応する前記カソード領
域に向つて延在させるか、又はこの延在させアノ
ード領域を前記第１主面側のアノード領域とは分
離して設け、これら分離されたアノード領域を導
体にて短絡するようにし、点弧時の電流がベース
領域中を縦方向に流れるようにし電流経路の抵抗
を小さくし、上記目的を達成したものである。
［発明の実施例］
第３図は、本発明の第１の実施例を示す。
同図において、Ｎ型ベース層１１を有するシリ
コン半導体基板１０に先ずその両主面１７ａ，１
７ｂの両端部近傍に両主面１７ａ，１７ｂを縦方
向に貫通するＰ型アノード領域１３１ａ，１３１
ｂを形成し、また第２主面１７ｂ側には互いに前
記基板１０の内方に向つて延在するアノード領域
１３２ａ，１３２ｂを分離形成する。次いで、第
１主面１７ａ側から互いに分離したＰ型ゲート領
域１２ａ，１２ｂ、Ｎ型カソード領域１４ａ，１
４ｂをそれぞれ形成し、また、前記ゲート領域１
２ａ，１２ｂと前記アノード領域１３ａ，１３ｂ
とを連結する抵抗領域１５ａ，１５ｂをそれぞれ
前記ゲート領域の外側に図示、前後方向の前端と
後端を結ぶように斜めに形成する。
コン半導体基板１０に先ずその両主面１７ａ，１
７ｂの両端部近傍に両主面１７ａ，１７ｂを縦方
向に貫通するＰ型アノード領域１３１ａ，１３１
ｂを形成し、また第２主面１７ｂ側には互いに前
記基板１０の内方に向つて延在するアノード領域
１３２ａ，１３２ｂを分離形成する。次いで、第
１主面１７ａ側から互いに分離したＰ型ゲート領
域１２ａ，１２ｂ、Ｎ型カソード領域１４ａ，１
４ｂをそれぞれ形成し、また、前記ゲート領域１
２ａ，１２ｂと前記アノード領域１３ａ，１３ｂ
とを連結する抵抗領域１５ａ，１５ｂをそれぞれ
前記ゲート領域の外側に図示、前後方向の前端と
後端を結ぶように斜めに形成する。
次いで、第１主面１７ａ、第２主面１７ｂの全
面にシリコン酸化膜１６を形成した前記アノード
領域１３ａ，１３ｂ、前記カソード領域１４ａ，
１４ｂおよび前記アノード領域１３２ａ，１３２
ｂに対応する部分に窓明けしてそれぞれの部分に
電極金属１８ａ，１８ｂ，１８ｃをそれぞれ形成
する。
面にシリコン酸化膜１６を形成した前記アノード
領域１３ａ，１３ｂ、前記カソード領域１４ａ，
１４ｂおよび前記アノード領域１３２ａ，１３２
ｂに対応する部分に窓明けしてそれぞれの部分に
電極金属１８ａ，１８ｂ，１８ｃをそれぞれ形成
する。
ゲート領域１２ａ，１２ｂ上の電極金属１８
ａ，１８ｂは所定の形状に切除された投光部１９
ａ，１９ｂが形成される。
ａ，１８ｂは所定の形状に切除された投光部１９
ａ，１９ｂが形成される。
上記の構造において、今、第２図のサイリスタ
Ａを点弧させる場合にはアノード端子２０ｂ、カ
ソード端子２０ａ間を順バイアスし、ゲート領域
１２ａに投光部１９ａから光を照射する。この光
信号によりサイリスタＡが点弧し、この時の電流
は、アノード領域１３ｂ，１３１ｂおよび第２主
面１７ｂ側に形成されたアノード領域１３２ｂか
らベース領域１１、ゲート領域１２ａ、カソード
領域１４ａ、カソード端子２０ａと流れる。
Ａを点弧させる場合にはアノード端子２０ｂ、カ
ソード端子２０ａ間を順バイアスし、ゲート領域
１２ａに投光部１９ａから光を照射する。この光
信号によりサイリスタＡが点弧し、この時の電流
は、アノード領域１３ｂ，１３１ｂおよび第２主
面１７ｂ側に形成されたアノード領域１３２ｂか
らベース領域１１、ゲート領域１２ａ、カソード
領域１４ａ、カソード端子２０ａと流れる。
上記の本発明の構造では、ベース領域に流れる
電流が、第１主面１７ｂ側に形成したアノード領
域１３２ｂからベース領域１１中を図示Ｑで示す
ように縦方向に流れるために従来の構造における
横方向のみにしか流れなかつたものに比較し、電
流経路の抵抗を著しく小さくすることができる。
電流が、第１主面１７ｂ側に形成したアノード領
域１３２ｂからベース領域１１中を図示Ｑで示す
ように縦方向に流れるために従来の構造における
横方向のみにしか流れなかつたものに比較し、電
流経路の抵抗を著しく小さくすることができる。
上記と同様に第２図の等価回路のサイリスタＢ
についてもサイリスタＡと同様な動作により点弧
し、アノード領域１３２ｂからベース領域１１中
を縦方向に電流が流れ、この場合にも前記同様に
電流経路の抵抗は小さくなる。
についてもサイリスタＡと同様な動作により点弧
し、アノード領域１３２ｂからベース領域１１中
を縦方向に電流が流れ、この場合にも前記同様に
電流経路の抵抗は小さくなる。
次に第４図は、本発明の第２の実施例を示す。
この実施例では第１主面１７ａ側の第１アノード
領域１３０ａ，１３０ｂを第２主面側へ投影した
位置の第２導電型第２アノード領域１３３ａ，１
３３ｂを第２主面に分離形成したものである。
この実施例では第１主面１７ａ側の第１アノード
領域１３０ａ，１３０ｂを第２主面側へ投影した
位置の第２導電型第２アノード領域１３３ａ，１
３３ｂを第２主面に分離形成したものである。
さらに、第２アノード領域は互いに対応するカ
ソード領域に向つて延在し、第２アノード領域１
３３ａはカソード領域１４ｂの方向に、第２アノ
ード領域１３３ｂはカソード領域１４ａ方向に形
成されている。各アノード領域上には電極金属が
形成され、第１アノード領域１３０ａと第２アノ
ード領域１３３ａは導体２１ａで連結される。同
様に第１アノード領域１３０ｂと第２アノード領
域１３３ｂは導体２１ｂで連結される。この構造
は、前記第１の実施例のそれらの連結用アノード
領域１３１ａ，１３ｂを導体２１ａ，２１ｂで代
替したものである。
ソード領域に向つて延在し、第２アノード領域１
３３ａはカソード領域１４ｂの方向に、第２アノ
ード領域１３３ｂはカソード領域１４ａ方向に形
成されている。各アノード領域上には電極金属が
形成され、第１アノード領域１３０ａと第２アノ
ード領域１３３ａは導体２１ａで連結される。同
様に第１アノード領域１３０ｂと第２アノード領
域１３３ｂは導体２１ｂで連結される。この構造
は、前記第１の実施例のそれらの連結用アノード
領域１３１ａ，１３ｂを導体２１ａ，２１ｂで代
替したものである。
上記の実施例では、第１主面１７ａから第２主
面１７ｂまで到達する拡散工程が不要となり、安
価な導体２１ａ，２１ｂで代用するので、工数並
びに製造原価の低減を図り得る。
面１７ｂまで到達する拡散工程が不要となり、安
価な導体２１ａ，２１ｂで代用するので、工数並
びに製造原価の低減を図り得る。
なお、第３図と同一部分には同一符号を付して
その詳しい説明は省略する。
その詳しい説明は省略する。
また、第３図、第４図に示す実施例では、第２
主面１７ｂ側の表面にPN接合部の端部が位置し
ているいわゆるプラナ構造であるが、この部分を
いわゆるメサ型構造として逆耐圧に対して耐量を
大きくすることも可能である。すなわち、ベース
付等を行う際、ベース付に用いるソルダがメサ部
にまわり込まずそのため接合部の耐圧劣化が防止
されることとなる。
主面１７ｂ側の表面にPN接合部の端部が位置し
ているいわゆるプラナ構造であるが、この部分を
いわゆるメサ型構造として逆耐圧に対して耐量を
大きくすることも可能である。すなわち、ベース
付等を行う際、ベース付に用いるソルダがメサ部
にまわり込まずそのため接合部の耐圧劣化が防止
されることとなる。
［発明の効果］
本発明は、上記のように第２主面側に第１主面
側のアノード領域と連結され、かつ互いに内方に
向つて延在するアノード領域を設けたので、この
アノード領域からベース領域中を流れ、カソード
領域に向う電流は、前記のベース領域中を縦方向
に流れることになり従来の構造に比較して電流経
路の抵抗は小さくなる。
側のアノード領域と連結され、かつ互いに内方に
向つて延在するアノード領域を設けたので、この
アノード領域からベース領域中を流れ、カソード
領域に向う電流は、前記のベース領域中を縦方向
に流れることになり従来の構造に比較して電流経
路の抵抗は小さくなる。
以上の結果、オン電流値が小さくなるので使用
電流値およびサージ電流値が大きくなの等の効果
を奏する。
電流値およびサージ電流値が大きくなの等の効果
を奏する。
第１図は従来のフオトトライアツクの構造例を
示す斜視図、第２図は、その等価回路図、第３図
は、本発明の第１の実施例を示すフオトトライア
ツクの斜視図、第４図は、本発明の第２の実施例
を示す上記同様の斜視図である。 １０…半導体基板、１１…ベース領域、１２
ａ，１２ｂ……ゲート領域、１３ａ，１３ｂ…ア
ノード領域、１４ａ，１４ｂ…カソード領域、１
５ａ，１５ｂ…抵抗領域、１６…シリコン酸化
膜、１７ａ…第１主面、１７ｂ…第２主面、１８
ａ，１８ｂ，１８ｃ…電極金属、１９ａ，１９ｂ
…投光部、２０ａ，２０ｂ…アノード又はカソー
ド端子、２１ａ，２１ｂ…導体、１３０ａ，１３
０ｂ…第１アノード領域、１３１ａ，１３１ｂ…
アノード領域、１３２ａ，１３２ｂ…アノード領
域、１３３ａ，１３３ｂ…第２アノード領域。
示す斜視図、第２図は、その等価回路図、第３図
は、本発明の第１の実施例を示すフオトトライア
ツクの斜視図、第４図は、本発明の第２の実施例
を示す上記同様の斜視図である。 １０…半導体基板、１１…ベース領域、１２
ａ，１２ｂ……ゲート領域、１３ａ，１３ｂ…ア
ノード領域、１４ａ，１４ｂ…カソード領域、１
５ａ，１５ｂ…抵抗領域、１６…シリコン酸化
膜、１７ａ…第１主面、１７ｂ…第２主面、１８
ａ，１８ｂ，１８ｃ…電極金属、１９ａ，１９ｂ
…投光部、２０ａ，２０ｂ…アノード又はカソー
ド端子、２１ａ，２１ｂ…導体、１３０ａ，１３
０ｂ…第１アノード領域、１３１ａ，１３１ｂ…
アノード領域、１３２ａ，１３２ｂ…アノード領
域、１３３ａ，１３３ｂ…第２アノード領域。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の半導体基板１０と、この半導体
基板１０の第１主面１７ａの幅方向一端側に設け
た第２導電型のゲート領域１２ａおよび第１導電
型のカソード領域１４ａと、第１主面の幅方向他
端側に設けた第２導電型のゲート領域１２ｂおよ
び第１導電型のカソード領域１４ｂと、前記一端
側に設けた前記ゲート領域１２ａおよびカソード
領域１４ａの外側には、前記カソード領域１４ｂ
に対応する第２導電型のアノード領域１３ａと、
前記他端側に設けた前記ゲート領域１２ｂおよび
カソード領域１４ｂの外側には、前記カソード領
域１４ａに対応する第２導電型アノード領域１３
ｂをそれぞれ軸対称に形成し、それら双方のアノ
ード領域１３ａ，１３ｂは前記半導体基板の第２
主面１７ｂまで貫通すると共に、この第２主面１
７ｂの幅方向に沿つて互いに対応する前記カソー
ド領域１４ａ，１４ｂに向かつて延在しているこ
とを特徴とするフオトトライアツク。 ２ 特許請求の範囲第１項記載の第２主面１７ｂ
に現われる第２導電型のアノード領域１３ａ，１
３ｂと、半導体基板の第１導電型との接合部をメ
サ型としたことを特徴とする特許請求の範囲第１
項記載のフオトトライアツク。 ３ 第１導電型の半導体基板１０と、この半導体
基板１０の第１主面１７ａの幅方向一端側に設け
た第２導電型のゲート領域１２ａおよび第１導電
型のカソード領域１４ａと、第１主面の幅方向他
端側に設けた第２導電型のゲート領域１２ｂおよ
び第１導電型のカソード領域１４ｂと、前記一端
側に設けた前記ゲート領域１２ａおよびカソード
領域１４ａの外側の第１主面には、前記カソード
領域１４ｂに対応する第２導電型の第１アノード
領域１３０ａと、前記他端側に設けた前記ゲート
領域１２ｂおよびカソード領域１４ｂの外側の第
１主面には、前記カソード領域１４ａに対応する
第２導電型の第１アノード領域１３０ｂとをそれ
ぞれ軸対称に形成し、第１主面に形成された該第
１アノード領域１３０ａ，１３ｂを第２主面側に
投影した位置に第２導電型の第２のアノード領域
１３３ａ，１３３ｂを第２主面に分離形成し、第
２アノード領域１３３ａはカソード領域１４ｂ方
向へ、第２アノード領域１３３ｂはカソード領域
１４ａ方向へ、それぞれ延在しているとともに、
第１アノード領域１３０ａ上の電極金属と第２ア
ノード領域１３３ａ上の電極金属を、第１アノー
ド領域１３０ｂ上の電極金属と第２アノード領域
１３３ｂ上の電極金属をそれぞれ導体２１ａ，２
１ｂで短絡したことを特徴とするフオトトライア
ツク。 ４ 特許請求の範囲第３項記載の第２主面に形成
された第２のアノード領域の第２導電型と、半導
体基板の第１導電型との接合部をメサ型としたこ
とを特徴とする特許請求の範囲第３項記載のフオ
トトライアツク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127004A JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127004A JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020577A JPS6020577A (ja) | 1985-02-01 |
| JPH0131708B2 true JPH0131708B2 (ja) | 1989-06-27 |
Family
ID=14949295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127004A Granted JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020577A (ja) |
-
1983
- 1983-07-14 JP JP58127004A patent/JPS6020577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020577A (ja) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057668A (ja) | 半導体装置 | |
| EP0215493A1 (en) | Protected MOS transistor circuit | |
| US2953693A (en) | Semiconductor diode | |
| US4312011A (en) | Darlington power transistor | |
| JP2706120B2 (ja) | Ｇｔｏパワーサイリスタ | |
| US3166448A (en) | Method for producing rib transistor | |
| JPS609671B2 (ja) | 光点弧形サイリスタ | |
| JPH0131708B2 (ja) | ||
| JPS6155260B2 (ja) | ||
| JPH0677472A (ja) | サージ防護素子 | |
| JPH01307265A (ja) | ２端子ｐｎｐｎサージ防護デバイス | |
| JPS625346B2 (ja) | ||
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| CA1096511A (en) | Light-controlled thyristor with anode-base surface firing | |
| JP2768842B2 (ja) | 半導体レーザ | |
| US3309244A (en) | Alloy-diffused method for producing semiconductor devices | |
| JP2750803B2 (ja) | 双方向サイリスタ | |
| JPH0139226B2 (ja) | ||
| JPH0468791B2 (ja) | ||
| JPS5988872A (ja) | 半導体集積回路装置 | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPS59159567A (ja) | 光駆動型半導体制御整流装置 | |
| JPH0484466A (ja) | ダイオード |