JPS6020577A - フオトトライアツク - Google Patents
フオトトライアツクInfo
- Publication number
- JPS6020577A JPS6020577A JP58127004A JP12700483A JPS6020577A JP S6020577 A JPS6020577 A JP S6020577A JP 58127004 A JP58127004 A JP 58127004A JP 12700483 A JP12700483 A JP 12700483A JP S6020577 A JPS6020577 A JP S6020577A
- Authority
- JP
- Japan
- Prior art keywords
- region
- cathode
- conductivity type
- anode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野〕
本発明は、高電流での使用に耐え得るフォトトライアッ
クに関する。
クに関する。
［発明の技術的背景］
従来のフォトトライアックの構造の一例を第１図に示す
。
。
同図において、導電型として例えばＮ型のシリコン半導
体基板１に公知の方法により第１主而７側に軸対称に互
いに分離されたＰ型のアノード領域３ａ 、３ｂと、Ｐ
型のゲート領域２ａ、２ｂと、Ｎ型のカソード領域４ａ
、４ｂと、前記ゲート領域２ａ１２ｂと前記カソード
領域３ａ 、３ｂどを連結する抵抗領域５ａ 、５ｂど
をそれぞれ形成づる。 第１主面７の全面にシリコン酸
化膜６を形成し、前記アノード領域３ａ、３ｂ、カソー
ド領域４ａ、４ｂに対応する部分に窓明（）してぞれぞ
れの部分に電極金属８ａ 、８ｂを形成覆る。また、ゲ
ート領域２ａ 、２ｂのシリコン酸化膜６七の電極金属
８ａ 、８ｂが切除され投光部９ａ、９１）が形成され
ている。
体基板１に公知の方法により第１主而７側に軸対称に互
いに分離されたＰ型のアノード領域３ａ 、３ｂと、Ｐ
型のゲート領域２ａ、２ｂと、Ｎ型のカソード領域４ａ
、４ｂと、前記ゲート領域２ａ１２ｂと前記カソード
領域３ａ 、３ｂどを連結する抵抗領域５ａ 、５ｂど
をそれぞれ形成づる。 第１主面７の全面にシリコン酸
化膜６を形成し、前記アノード領域３ａ、３ｂ、カソー
ド領域４ａ、４ｂに対応する部分に窓明（）してぞれぞ
れの部分に電極金属８ａ 、８ｂを形成覆る。また、ゲ
ート領域２ａ 、２ｂのシリコン酸化膜６七の電極金属
８ａ 、８ｂが切除され投光部９ａ、９１）が形成され
ている。
なお、カソード領域４ａ 、 ４１）上のカソード兼ア
ノード端子をそれぞれ１０ａ、１０ｂどりる。
ノード端子をそれぞれ１０ａ、１０ｂどりる。
上記構造の等価回路図を示せば第２図のにうになる。
第２図において、サイリスタＡに相当゛するｂのが、第
１図におけるアノード端子−＋ｏｂ、ｊノノード領域３
ｂ、ベース領域１、グー１〜領域２ａ、カソード領域４
ａ、カソード端子１０ａ゛により構成される。
１図におけるアノード端子−＋ｏｂ、ｊノノード領域３
ｂ、ベース領域１、グー１〜領域２ａ、カソード領域４
ａ、カソード端子１０ａ゛により構成される。
また、第２図において、］ナイリスタ［３に相当りるも
のが、第１図におけるアノード端子１０ａ、アノード領
域３ａ、ベース領域１、ゲーｌ〜領域２ｂ１カソード領
域４ｂ、カソード端子１０ｂにより構成される。
のが、第１図におけるアノード端子１０ａ、アノード領
域３ａ、ベース領域１、ゲーｌ〜領域２ｂ１カソード領
域４ｂ、カソード端子１０ｂにより構成される。
次に、上記サイリスタＡ、Ｂの点弧動作について説明す
る。
る。
先ず、ザイタリスタＡについて見ると、アノード端子１
０ｂに正、カソード端子１０ａに負の電圧を印加し、グ
ー１〜領域２−ａの投光部９ａから光を照射すると、シ
リコン酸化膜６を透過した光信号によりサイリスタＡが
点弧する。そして流れる電流はアノード端子１０ｂ、ア
ノード領域３ｂ。
０ｂに正、カソード端子１０ａに負の電圧を印加し、グ
ー１〜領域２−ａの投光部９ａから光を照射すると、シ
リコン酸化膜６を透過した光信号によりサイリスタＡが
点弧する。そして流れる電流はアノード端子１０ｂ、ア
ノード領域３ｂ。
ベース領域１、ナシ１〜領域２ａ、カソード領域２ａお
よびカソード端子１０ａと流れる。
よびカソード端子１０ａと流れる。
この場合、ベース領域１のＮ層中を流れる電流は矢印ｍ
のごとく横方向に流れる。
のごとく横方向に流れる。
同時にサイリスクＢを点弧さＩる場合にはサイリスクＡ
の場合と負荷端子を逆にし、Ｊなわちアノード端子を１
０８、カソード端子を１０ｂとし、両９ｉ：子間１０ａ
、１０ｂが順バイアスされるように電圧をかけるど共に
ゲート領域２ｂに投光部９ｂを通じて光を照射りると、
この光信号にＪ、す７ノード領域３ａからカソード領域
４ｂに向ってペース領域１内を。横方向に鎖線１）で示
す−よう４【電流が流れる。
の場合と負荷端子を逆にし、Ｊなわちアノード端子を１
０８、カソード端子を１０ｂとし、両９ｉ：子間１０ａ
、１０ｂが順バイアスされるように電圧をかけるど共に
ゲート領域２ｂに投光部９ｂを通じて光を照射りると、
この光信号にＪ、す７ノード領域３ａからカソード領域
４ｂに向ってペース領域１内を。横方向に鎖線１）で示
す−よう４【電流が流れる。
上記のようにサイリスクＡ又はＢの点弧時にベース領域
１のＮ層中を横方向に電流が流れ、このＮ層の横方向抵
抗によりターンオン１１，１のＡン電圧が高くなり、こ
の結果、従来の構造では電流容量の大きなフォトライア
ックを得ることができなかった。
１のＮ層中を横方向に電流が流れ、このＮ層の横方向抵
抗によりターンオン１１，１のＡン電圧が高くなり、こ
の結果、従来の構造では電流容量の大きなフォトライア
ックを得ることができなかった。
［発明の目的］
本発明は、上記の事情に基づきなされたもので、点弧時
にアノード領域からカソード領域に向ってベース領域を
流れる横方向電流を少なくし、使用電流値を大きくした
フＡ［〜トライアックを提供づることを目的とする。
にアノード領域からカソード領域に向ってベース領域を
流れる横方向電流を少なくし、使用電流値を大きくした
フＡ［〜トライアックを提供づることを目的とする。
［発明の概要］
すなわち、本発明は、第１導電型の半＞９体基板と、こ
の半導体基板の第１主面の幅方向一端側（ご設けた第２
導電型のゲート領域Ｊ３よび第１尋電型のカソード領域
と、第１主面の幅方向他端側に設けた第２８電型のゲー
ト領域および第１導電型のカソード領域と、前記一端側
に設けた前記ゲート領域およびカソード領域の外側に前
記他端側に設けたカソード領域に対応する第２導電型の
アノード領域と、前記他端側に設けた前記ゲート領域お
よびカソード領域の外側に設けた前記一端側のカソード
領域に対応する第２尋電型のアノード領域とをそれぞれ
軸対称に形成し、それら双方のアノード領域は、前記半
心体基板の前記第１主面の反対側の第２主面まで貫通す
ると共にこの第２主面の幅方向に沿って互いに対°応す
る前記カソード領域に向って延在ざＵるか、又はこの延
在させアノード領域を前記第１主而側のアノード領域と
は分離して設け、これら分離されたアノード領域を導体
にて短絡するようにし、点弧時の電流がベース領域中を
縦方向に流れるＪ：うにし電流経路の抵抗を小さくし、
上記目的を）ヱ成したものである。
の半導体基板の第１主面の幅方向一端側（ご設けた第２
導電型のゲート領域Ｊ３よび第１尋電型のカソード領域
と、第１主面の幅方向他端側に設けた第２８電型のゲー
ト領域および第１導電型のカソード領域と、前記一端側
に設けた前記ゲート領域およびカソード領域の外側に前
記他端側に設けたカソード領域に対応する第２導電型の
アノード領域と、前記他端側に設けた前記ゲート領域お
よびカソード領域の外側に設けた前記一端側のカソード
領域に対応する第２尋電型のアノード領域とをそれぞれ
軸対称に形成し、それら双方のアノード領域は、前記半
心体基板の前記第１主面の反対側の第２主面まで貫通す
ると共にこの第２主面の幅方向に沿って互いに対°応す
る前記カソード領域に向って延在ざＵるか、又はこの延
在させアノード領域を前記第１主而側のアノード領域と
は分離して設け、これら分離されたアノード領域を導体
にて短絡するようにし、点弧時の電流がベース領域中を
縦方向に流れるＪ：うにし電流経路の抵抗を小さくし、
上記目的を）ヱ成したものである。
［発明の実施例］
第３図は、本発明の第１の実施例を示づ。
同図にＪシいて、Ｎ型ベース層１１を有づるシリコン半
導体基板１０に先ずその両主面１７ａ、１７ｂの両端部
近傍に両主面１７ａ、１７１）を縦方向に貫通するＰ
型アノード領域１３１ａ、１３１ｂを形成し、また主面
１７ｂ側には互いに前記基板１０の内方に向って延在す
るアノードｆｕｌｆｉ１３２ａ、１３１ｂを分離形成す
る。次いで、第１主而１７ａ側から互いに分離したＰ型
ゲー１〜領域１２ａ、１２ｂ、Ｎ 型カソード領域１４
ａ、１４ｂをそれぞれ形成し、また、前記グー１〜領域
１２ａ、１２ｂと前記アノード端子域１３ａ、１３ｂど
を連結する抵抗領域’Ｉ ５ａ 、 １５１１をそれぞ
れ前記ゲート＠域の外側に図示、前後方向のＯｎ端と後
端を結ぶように斜めに形成Ｊる。
導体基板１０に先ずその両主面１７ａ、１７ｂの両端部
近傍に両主面１７ａ、１７１）を縦方向に貫通するＰ
型アノード領域１３１ａ、１３１ｂを形成し、また主面
１７ｂ側には互いに前記基板１０の内方に向って延在す
るアノードｆｕｌｆｉ１３２ａ、１３１ｂを分離形成す
る。次いで、第１主而１７ａ側から互いに分離したＰ型
ゲー１〜領域１２ａ、１２ｂ、Ｎ 型カソード領域１４
ａ、１４ｂをそれぞれ形成し、また、前記グー１〜領域
１２ａ、１２ｂと前記アノード端子域１３ａ、１３ｂど
を連結する抵抗領域’Ｉ ５ａ 、 １５１１をそれぞ
れ前記ゲート＠域の外側に図示、前後方向のＯｎ端と後
端を結ぶように斜めに形成Ｊる。
次いで、第１主面１７ａ１第２主面１７１）の全面にシ
リコン酸化膜１６を形成した前記アノード領域１３ａ、
１３ｂ、前記カソード領域′１４ａ、１４ｂおよび前記
アノード領域１３２ａ、１３２ｂに対応する部分に窓明
けしてそれぞれの部分に電極金属１８ａ 、１８ｂ 、
１８ｃをそれぞれ形成する。
リコン酸化膜１６を形成した前記アノード領域１３ａ、
１３ｂ、前記カソード領域′１４ａ、１４ｂおよび前記
アノード領域１３２ａ、１３２ｂに対応する部分に窓明
けしてそれぞれの部分に電極金属１８ａ 、１８ｂ 、
１８ｃをそれぞれ形成する。
ゲート領域１２ａ、１２ｂ上の電極金属１８ａ１１８ｂ
は所定の形状に切除され投光部１９ａ、１９１）が形成
される。
は所定の形状に切除され投光部１９ａ、１９１）が形成
される。
上記の４ＨＩＳ造において、今、第２図のザイリスタへ
を点弧させる場合にはアノード端子２０ｂ、カソード端
子２Ｏａ間を順バイアスし、ゲート領域１２ａに投光部
１９ａから光を照射する。この光信号によりサイリスタ
Ａが点弧し、この時の電流は、アノード領域１３ｂ、１
３１１）おＪ：び第２主面１７ｂ側に形成されたアノー
ド領域１３２ｂからベース領域１１、ゲート領域１２ａ
、カソード領域１４ａ、カソード端子２０ａと流れる。
を点弧させる場合にはアノード端子２０ｂ、カソード端
子２Ｏａ間を順バイアスし、ゲート領域１２ａに投光部
１９ａから光を照射する。この光信号によりサイリスタ
Ａが点弧し、この時の電流は、アノード領域１３ｂ、１
３１１）おＪ：び第２主面１７ｂ側に形成されたアノー
ド領域１３２ｂからベース領域１１、ゲート領域１２ａ
、カソード領域１４ａ、カソード端子２０ａと流れる。
上記の本発明のＪｉａ造では、ベース領域に流れる電流
が、第２主面１７ａ側に形成したアノード領域１３２ｂ
からベース領域１１中を図示Ｑで示すように縦方向に流
れるために従来の１ｊｌ造におりる横方向のみにしか流
れなかったものに比較し、電流経路の抵抗を著しく小さ
くすることができる。
が、第２主面１７ａ側に形成したアノード領域１３２ｂ
からベース領域１１中を図示Ｑで示すように縦方向に流
れるために従来の１ｊｌ造におりる横方向のみにしか流
れなかったものに比較し、電流経路の抵抗を著しく小さ
くすることができる。
上記と同様に第２図の等価回路のサイリスタＢについて
もサイリスクΔと同様な動作にＪ、り点弧し、アノード
領域１３２ａからベースｆｉｌｔ、１１中を縦方向に電
流が流れ、この場合にも前記同様に電流経路の抵抗は小
さくなる。
もサイリスクΔと同様な動作にＪ、り点弧し、アノード
領域１３２ａからベースｆｉｌｔ、１１中を縦方向に電
流が流れ、この場合にも前記同様に電流経路の抵抗は小
さくなる。
次に、第４図は、本発明の第２の実施例を示し、この実
施例では第１主面１７ａ側のアノード領域１３０ａ 、
１３０１＋および第２主面ｉ７ｂ側の７７いに内方に延
在したアノード領域１３３ａ、１３３ｂとを分離して形
成し、これらアノード領域１３０ａと１３３ａ 、１３
０ｂど１３３１＋どをそれぞれ導体２１ａ 、２１ｂで
連結し、前記第１の実施例のそれらの連結用のアノード
領域１３１ ａ、１３１ｂを省略したものである。
施例では第１主面１７ａ側のアノード領域１３０ａ 、
１３０１＋および第２主面ｉ７ｂ側の７７いに内方に延
在したアノード領域１３３ａ、１３３ｂとを分離して形
成し、これらアノード領域１３０ａと１３３ａ 、１３
０ｂど１３３１＋どをそれぞれ導体２１ａ 、２１ｂで
連結し、前記第１の実施例のそれらの連結用のアノード
領域１３１ ａ、１３１ｂを省略したものである。
上記の実施例では、第１主而１７ａから第２主面１７ｂ
まで到達する拡散工程が不要となり、安価な導体２１ａ
、２１ｂで代用するので、土数並びに製造原価の低減
を図り得る。
まで到達する拡散工程が不要となり、安価な導体２１ａ
、２１ｂで代用するので、土数並びに製造原価の低減
を図り得る。
なお、第３図と同一部分には同一符号を付してその詳し
い説明は省略する。
い説明は省略する。
また、第３図、第４図に承り実施例では、第２主面１７
ｂ側の表面にＰＮ接合部の端部が位置しているいわゆる
プラナ構造であるが、この部分をいわゆるメザ型ＩＲｆ
造として逆耐圧に対して耐ｍを人訃艙ることも可能であ
る。すなわち、ベース付等を行う際、ベース付に用いる
ソルダがメサ部にまわり込まずそのため接合部の耐圧劣
化が防止されることとなる。
ｂ側の表面にＰＮ接合部の端部が位置しているいわゆる
プラナ構造であるが、この部分をいわゆるメザ型ＩＲｆ
造として逆耐圧に対して耐ｍを人訃艙ることも可能であ
る。すなわち、ベース付等を行う際、ベース付に用いる
ソルダがメサ部にまわり込まずそのため接合部の耐圧劣
化が防止されることとなる。
［発明の効果］
本発明は、上記のように第２主面側に第１主面側のアノ
ード領域と連結され、かつ互いに内方に向って延在する
アノード領域を設けたのＣ１このアノード領１０．から
ベース領１或中を流れ、カソード領域に向う電流は、前
記のベース領域中を縦方向に）荒れることになり従来の
構造に比較して電流経路の抵抗は小さくなる。
ード領域と連結され、かつ互いに内方に向って延在する
アノード領域を設けたのＣ１このアノード領１０．から
ベース領１或中を流れ、カソード領域に向う電流は、前
記のベース領域中を縦方向に）荒れることになり従来の
構造に比較して電流経路の抵抗は小さくなる。
以上の結果、オン電流値が小さくなるので使用電流値お
よびザージ電流値が犬きくなの等の効果を秦する。
よびザージ電流値が犬きくなの等の効果を秦する。
第１図は従来のフォト１〜ライアツクの構造例を示す斜
視図、第２図は、その等価回路図、第３図は、本発明の
第１の実施例を示覆ノΔ１〜１−ラ〜イノ′ツクの斜視
図、第４図は、本発明の第２の実施例を示１上記同様の
斜視図である。 １０・・・半導体基板 １１・・・ベース領域１２ａ、
１２ｂ・・・ゲート領域 １３ａ、１３’ｂ・・・アノード領域 １４ａ、１４ｂ−・・カソード領域 １５ａ、１５ｂ・・・抵抗領域 １７ａ・・・第１主而 １７ｂ・・・第２主面 １８ａ 、１８ｂ 、１８ｃ −・・電極金属１９ａ、
１９ｂ−・・投光部 ２０ａ 、２０ｂ・・・アノード又はカソード端子２１
ａ 、２１ｂ−ＭＬ＊
視図、第２図は、その等価回路図、第３図は、本発明の
第１の実施例を示覆ノΔ１〜１−ラ〜イノ′ツクの斜視
図、第４図は、本発明の第２の実施例を示１上記同様の
斜視図である。 １０・・・半導体基板 １１・・・ベース領域１２ａ、
１２ｂ・・・ゲート領域 １３ａ、１３’ｂ・・・アノード領域 １４ａ、１４ｂ−・・カソード領域 １５ａ、１５ｂ・・・抵抗領域 １７ａ・・・第１主而 １７ｂ・・・第２主面 １８ａ 、１８ｂ 、１８ｃ −・・電極金属１９ａ、
１９ｂ−・・投光部 ２０ａ 、２０ｂ・・・アノード又はカソード端子２１
ａ 、２１ｂ−ＭＬ＊
Claims (1)
- 【特許請求の範囲】 〈１）第１導電型の半導体基板１０と、この半導けた第
２導電型のグー１〜領域１２ａおよび第１導電型のカソ
ード領域１４ａと、第１主面の幅方向他端側に設けた第
２尋電型のゲート領ＶＡ１２ｂおよび第１導電型のカソ
ード領域１４ｂと、前ｎ己一端側に設けた前記ゲート領
域１２ａおｊ；び）ｊソード領域１４ａの外側に設けた
カソード領１＠１４ ｂに対応覆る第２導電型のアノー
ド領域１３ａと、前記他端側に設けた前記ゲート領域１
２ｂおよびカソード領域１４ｂの外側に設けた前記−Ｃ
ｍ側のカソード領域１．４ａにス・ｊ応する第２導電型
のアノード領域１３ｂとをそれぞれ軸対称に形成し、そ
れら双方のアノード領域１３ａ、１３ｂｔま、前δ己半
導体阜板の第２主面１７１）まで貫通すると共にこの第
２主面１７ｂの幅方向に沿ってｎいに対応する前記カソ
ード領域１４ａ、１４ｂに向って延在していることを特
徴とＪ−るフＡｊ−１〜ライアツク。 （２）第１導電型の半導体基板１０と、この半導体基板
１０の第１主面１７ａの幅方向一端側に設けた第２導電
型のグー１〜領域１２ａおよび第１導電型のカソード領
域１４ａと、第１主面の幅方向他端側に設けた第２導電
型のゲート領域１２ＬＩＪ３よび第１導電型のカソード
領域１４１］と、前記一端側に設けたカソード領域１４
ｂに対応する第２導電型のアノード領域１３０ａと、前
記他端側に設けた前記ゲート領１４１２ｂおよびカソー
ドｆｉｌｉ！１４ｂの外側に前記一端側のカソード領域
１４ａに対応させて形成した第２心電型のアノード領域
１３０ｂと１、これら７／−ド領域１３０ａ、１３０ｂ
に対応してそれぞれ互いに分離して形成し、第２主面１
７ｂの幅方向に治って互いに対応する前記カソード領域
１４ａ、１４ｂに向って延在している第２主面側１７ｂ
に設【ノだ第２のアノ−ド領！ｉｉＪ’ｊ３３ａ 、１
３３ｂと、前記アノード領域１３０ ａ’ Ｎ １３３
ａおよび１３０ｂ 、 １３３ｂとをそれぞれ短絡す
る導体２１ａ 、２１とを有することを特徴とするフォ
トトライアック。 （３）特許請求の範囲第１項又は第２項記載のフォトト
ライアックにおいて、第２主面側１７ｂに現れる接合部
をメサ形としたことを特徴とするフォトトライアック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127004A JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127004A JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020577A true JPS6020577A (ja) | 1985-02-01 |
| JPH0131708B2 JPH0131708B2 (ja) | 1989-06-27 |
Family
ID=14949295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127004A Granted JPS6020577A (ja) | 1983-07-14 | 1983-07-14 | フオトトライアツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020577A (ja) |
-
1983
- 1983-07-14 JP JP58127004A patent/JPS6020577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131708B2 (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2792538A (en) | Semiconductor translating devices with embedded electrode | |
| JPH0324791B2 (ja) | ||
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JPS6020577A (ja) | フオトトライアツク | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| JPH0515055A (ja) | 限流器 | |
| JP3052541B2 (ja) | 限流素子 | |
| JPH0522855A (ja) | 限流素子 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS61150262A (ja) | 入力保護抵抗 | |
| JPH0262048A (ja) | トランジスタ | |
| JPS5821370A (ja) | 半導体装置 | |
| JPS5929455A (ja) | 半導体装置 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH0522856A (ja) | 限流素子 | |
| JPS63181466A (ja) | 半導体装置 | |
| JPS59125672A (ja) | 半導体装置 | |
| JPS6116563A (ja) | 半導体装置 | |
| JPH042161A (ja) | バイポーラ型半導体集積回路装置 | |
| JPS62298169A (ja) | 半導体装置 | |
| JPS5858742A (ja) | 半導体装置 | |
| JPH02109364A (ja) | 半導体装置 | |
| JPS61289654A (ja) | 入力保護抵抗 |