JPH01318236A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01318236A
JPH01318236A JP63150557A JP15055788A JPH01318236A JP H01318236 A JPH01318236 A JP H01318236A JP 63150557 A JP63150557 A JP 63150557A JP 15055788 A JP15055788 A JP 15055788A JP H01318236 A JPH01318236 A JP H01318236A
Authority
JP
Japan
Prior art keywords
aluminum
copper
semiconductor device
frame
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63150557A
Other languages
English (en)
Other versions
JPH0644579B2 (ja
Inventor
Keiji Mita
恵司 三田
Katsuya Okabe
克也 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63150557A priority Critical patent/JPH0644579B2/ja
Publication of JPH01318236A publication Critical patent/JPH01318236A/ja
Publication of JPH0644579B2 publication Critical patent/JPH0644579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置およびその製造方法に関し、特に半
田と融着するチップ裏面の電極およびその製造方法に関
するものである。
(ロ)従来の技術 一般に半導体装置はレジンモールドされているが、この
レジンモールド型の半導体装置の場合は、リード線と界
面を通じて湿気が浸入したり、また樹脂自体が水分を吸
収したりして、半導体装置内に湿気が取込まれる。
シリコン系樹J指の場合には、樹脂自体の吸湿は非常に
少ないがリード線とのなじみが悪く、リードと樹脂界面
を通じた進入が中心となる。一方、エポキシ系の樹脂の
場合には、一般にリード線と樹脂とのなじみが良く、リ
ード線と樹脂界面を通じた湿気の浸入は少なく、樹脂自
体の吸湿が主体である。
いずれに於いても、レジンモールド型では、外気中の湿
気はある時間後にはIC素子本体の表面に到達する。
そのためトランジスタのh□の変動、配線金属間のリー
ク電流の増大やショートの発生、配線金属の腐蝕による
抵抗の増大や断線の発生が生じてしまう。
本発明の内容である半導体基板に形成される裏面電極も
、前述の湿気により問題を生じている。
例えば特開昭56−48142号公報(第2図)の如く
、半導体ウェハ(21)にトランジスタ等を形成した後
に、この半導体ウェハ(21)の裏面にCr−Cu−A
uの裏面電極(22)を蒸着する。
更にスクライプにより夫々の半導体ペレット(2!)に
分割し、この半導体ペレット(21)をフレーム(23
)上に載置する。
ここでフレーム(23)上には、予め半[ロブリフォー
ム(24)が戟、置されており、熱圧着法で固定される
。
(八)発明が解決しようとする課題 前述の構成の半導体装置は、第3図のPCT試験のよう
に、接触抵抗が徐々に増加してしまう欠点を有していた
。ここで測定方法は、第4図の如く、フレーム(23)
とチップ(21)上に金ワイヤ(25)を接続し、チッ
プ(21)にプラス、フレーム(23)にマイナスを印
加して測定した場合(順方向)と、逆にチップ(21)
にマイナス、フレーム(23〉にプラスを印加して測定
した場合(逆方向)の2種類に分けて、測定している。
一方、この原因は、Si基板とCrの界面にH,0(湿
気)が徐々に浸入する現象によるものであると考えられ
る。
第5図は、前記PTC試験のある経過時間毎に、ペレッ
ト(21)とフレーム(23)を剥離し、ペレット裏面
に見えるシリコンの割合を調べたものである0図からも
判る通り、PCT試験投入前は、半田部分で剥離してい
たものが、PCT試験の時間経過に伴って、Si基板(
21)と裏面電極(22)の界面で剥離が生じている事
が判る。
つまりSi基板〈21)と裏面電極(22)の接着力が
弱くなって来ているのが原因と考えられる。
(ニ)課題を解決するための手段 本発明は、前述の問題点に鑑みてなされ、シリコンペレ
ッI−(1>とフレーム(5)との間に、アルミニウム
(2)、アルミニウム−銅(3)、銅層(4)および半
田層(6)を備えることで解決するものであり、一方、
製造方法としては、半導体ウェハの裏面に、順次アルミ
ニウム、銅および金を蒸着し、チップ(1)に分割した
後、フレーム(5)上に半田(6)を介して固着し、こ
のチップ(1)とフレーム(5)を熱処理することで解
決するものである。
(ネ)作用 Crの酸化物は、水に可溶性であるため、−度酸化が進
めば、どんどん反応が進行してしまうが、本発明の構成
は、アルミニウム(2)の酸化物であるA 1 m O
nは、水に不溶な物質のため、前記反応が生ずることが
なく信頼性が向上する。
(へ)実施例 以下に本発明の実施例を図面を参照しながら詳述する。
先ず製造方法を説明する。第1に、従来通りシリコン半
導体基板(半導体ウェハ)(1)内に、周知の技術を活
用して半導体素子を形成する工程がある。
ここで半導体素子は、ディスクリートでもICでも良い
。
第2に、この半導体ウェハ(1)表面に所望パターンの
電極およびパッシベイション膜を形成する工程がある。
第3に、前記半導体ウェハ(1)の裏面に、順次アルミ
ニウム、銅および金を蒸着する工程がある。
ここではアルミニウムを600A〜1200人、銅を8
000人、金を1200人のJヴさに連続蒸着する。従
って順次アルミニウム〈2〉、アルミニウム−鋼(3)
、銅Jl(4)が形成される。
第4に、この半導体ウェハ(1)を分割してチップ(1
)にする工程があり、第5に、前記チップ(1)を、主
成分が銅より成るフレーム(5)上に、半田(6)を介
して固着する工程がある。
ここでは半導体ウェハも半導体チップも同じ図番とした
。またリード・フレーム(5)は、通常用いられる銅を
主成分としたものであり、半田(6)も同じく通常用い
られるものである。また金は、半田に拡散してしまい、
層としては残らないので図面上では省略した 第6に、前記チップ(1)の固着されたフレーム<5)
を熱処理する工程がある。
本工程は、本発明の特徴とする所であり、温度的300
°Cで約10秒の熱処理を施し、第1図の点線の如く、
前記アルミニウム層(2)、アルミニウム−銅層(3)
、および銅層(4)の外部に露出する面に、酸化アルミ
ニウム層(7)を形成することに特徴を有する。
ここではアルミニウム層(2)はもちろん、アルミニウ
ム−鋼層(3)にも酸化アルミニウム(7)が形成され
、この酸化アルミニウムは非水溶性である、ため、従来
例のCr層の如く反応が進まず、安定化する。
以上の製造方法からも判る通り、シリコン半導体チップ
(1)の裏面には、アルミニウム層(2)、アルミニウ
ム−銅の相互拡散層(3)、銅層(4)および半田層(
6)が残る。また点線で示すように、酸化アルミニウム
(7)が、外部に露出する部分およびその近傍に生じて
いる。
以上の製造方法および構成の半導体装置をPCT試験に
かけた結果を、第6図および第7図に示す、測定法は、
第4図の説明と同様に、測定したものである。第7図は
、アルミニウム層の厚さを、300人、600人および
1200人に分け、第6図と同じ試験をした時の結果を
示す。
この結果より、アルミニウムの厚みは600Å以上必要
であることが判る。これはアルミニウムが薄いと、アル
ミニウムが銅と合金化して、銅の中に取込まれてしまう
ためである。
一方、これを防止するには、数百人のクロム層を形成す
ると良い、クロム層は、アルミニウムと合金層を形成し
、アルミニウムと銅の反応を防ぎ、HIOに対してはア
ルミニウムがバリアとして働くために、安定すると考え
られる。
(ト)発明の効果 以上の説明からも明らかな如く、アルミニウム(600
人〜)、銅(8000人)、金(1200人)を順次蒸
着し、熱処理によってアルミニウムの外部露出部分を酸
化アルミニウムに形成することで、接触抵抗の増加が防
止でき、信頼性を向上させることができる。
【図面の簡単な説明】
第1図は本発明の半導体装置の断面図、第2図は従来の
半導体装置の断面図、第3図は従来の裏面接触抵抗のP
CT試験結果を示す図、第4図は、接触抵抗の測定法を
示す図、第5図は、PCT試験の各時間におけるシリコ
ンペレット裏面全体に占めるSiとPbの割合を示す図
、第6図は本発明の半導体装置のPCT試験結果を示す
図、第7図は、第6図に於いてアルミニウムの膜厚を変
えた時のPCT試験結果を示す図である。 (2)・・・アルミニウム層、(3)・・・アルミニウ
ム−銅層、 (4)・・・銅層、 (6)・・・半田、
 (7)・・・酸化アルミニウム層。

Claims (6)

    【特許請求の範囲】
  1. (1)主成分が銅より成るフレーム上に、シリコンペレ
    ットを固着する半導体装置に於いて、前記シリコンペレ
    ットとフレームとの間にアルミニウム、アルミニウム−
    銅、銅、半田層を少なくとも備えることを特徴とした半
    導体装置。
  2. (2)アルミニウムおよびアルミニウム−銅層の外部に
    露出する面にアルミニウムの酸化物を有する請求項第1
    項記載の半導体装置。
  3. (3)アルミニウムと銅層との間にクロム層を設ける請
    求項第2項記載の半導体装置。
  4. (4)半導体ウェハの表面に素子並びに金属配線を形成
    する工程と、前記半導体ウェハの裏面に順次アルミニウ
    ム、銅および金を蒸着する工程と、前記半導体ウェハを
    分割してチップとする工程と、前記チップを主成分が銅
    より成るフレーム上に半田を介して固着する工程と、前
    記チップの固着されたフレームを熱処理する工程とを少
    なくとも有することを特徴とした半導体装置の製造方法
    。
  5. (5)アルミニウムの蒸着の後に、クロムを蒸着する請
    求項第4項記載の半導体装置の製造方法。
  6. (6)アルミニウムを600Å以上とする請求項第4項
    または第5項記載の半導体装置の製造方法。
JP63150557A 1988-06-17 1988-06-17 半導体装置 Expired - Lifetime JPH0644579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63150557A JPH0644579B2 (ja) 1988-06-17 1988-06-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63150557A JPH0644579B2 (ja) 1988-06-17 1988-06-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH01318236A true JPH01318236A (ja) 1989-12-22
JPH0644579B2 JPH0644579B2 (ja) 1994-06-08

Family

ID=15499485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63150557A Expired - Lifetime JPH0644579B2 (ja) 1988-06-17 1988-06-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH0644579B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
WO2011004469A1 (ja) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 半導体装置とその製造方法
JP2011054624A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012064826A (ja) * 2010-09-17 2012-03-29 On Semiconductor Trading Ltd 半導体装置
CN111344860A (zh) * 2017-10-05 2020-06-26 德州仪器公司 用于微电子器件的具有保护层的管芯贴合表面铜层

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856345A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体装置の製造方法
JPS58101432A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 半導体ペレツトの裏面電極構造
JPS61156824A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
JPS61168958A (ja) * 1985-01-22 1986-07-30 Nippon Kogaku Kk <Nikon> 金拡散防止層

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856345A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体装置の製造方法
JPS58101432A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 半導体ペレツトの裏面電極構造
JPS61156824A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置
JPS61168958A (ja) * 1985-01-22 1986-07-30 Nippon Kogaku Kk <Nikon> 金拡散防止層

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
WO2011004469A1 (ja) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 半導体装置とその製造方法
US8426972B2 (en) 2009-07-08 2013-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5327233B2 (ja) * 2009-07-08 2013-10-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP2011054624A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012064826A (ja) * 2010-09-17 2012-03-29 On Semiconductor Trading Ltd 半導体装置
CN111344860A (zh) * 2017-10-05 2020-06-26 德州仪器公司 用于微电子器件的具有保护层的管芯贴合表面铜层
US12074096B2 (en) 2017-10-05 2024-08-27 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices

Also Published As

Publication number Publication date
JPH0644579B2 (ja) 1994-06-08

Similar Documents

Publication Publication Date Title
JPH08264697A (ja) 半導体リードフレーム構造およびその製造方法
US20010020745A1 (en) An interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JP3514314B2 (ja) 半導体装置およびその製造方法
JP2979086B2 (ja) 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造
JPH07114214B2 (ja) 半導体装置
JPH0644579B2 (ja) 半導体装置
JPH06196526A (ja) 半導体装置の製造方法
JP2679388B2 (ja) 半導体装置の製造方法
JPS615561A (ja) 半導体装置
JPS615562A (ja) 半導体装置
GB2149574A (en) Semiconductor device and process of manufacture thereof
JPS6227733B2 (ja)
JPS58166748A (ja) 半導体装置
JPS58219741A (ja) 半導体装置
JPH10289973A (ja) リードフレームの表面処理方法
JPS6367751A (ja) 半導体装置
JPS643340B2 (ja)
JP2945010B2 (ja) 半導体装置
JPH01233739A (ja) 半導体装置の製造方法
JPS63164447A (ja) 半導体装置およびその製造方法
JPH05275501A (ja) 半導体装置
JPH04171835A (ja) 樹脂封止型半導体装置
JP2947800B2 (ja) 半導体装置
JPH04107925A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 15