JPH05275501A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05275501A JPH05275501A JP4070998A JP7099892A JPH05275501A JP H05275501 A JPH05275501 A JP H05275501A JP 4070998 A JP4070998 A JP 4070998A JP 7099892 A JP7099892 A JP 7099892A JP H05275501 A JPH05275501 A JP H05275501A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- aluminum
- electrode
- wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングパッドを２層構造とすることに
より、ボンディングワイヤの剥がれ不良を防止できる半
導体装置に関する。 【構成】 半導体基板（１２）の上にアルミニウムーシ
リコン電極層（１７）を形成し、その上に純粋なアルミ
ニウム電極層（１９）を形成してボンディングパッド
（１８）とする。純粋なアルミニウム電極層（１９）の
表面にボンディングワイヤ（２１）を超音波法によりワ
イヤボンドする。
より、ボンディングワイヤの剥がれ不良を防止できる半
導体装置に関する。 【構成】 半導体基板（１２）の上にアルミニウムーシ
リコン電極層（１７）を形成し、その上に純粋なアルミ
ニウム電極層（１９）を形成してボンディングパッド
（１８）とする。純粋なアルミニウム電極層（１９）の
表面にボンディングワイヤ（２１）を超音波法によりワ
イヤボンドする。
Description
【０００１】
【産業上の利用分野】本発明はワイヤボンド剥がれを防
止できるボンディングパッド構造を有する半導体装置に
関する。
止できるボンディングパッド構造を有する半導体装置に
関する。
【０００２】
【従来の技術】半導体チップをモ−ルドした半導体装置
においては、チップを外部接続するために、チップ上に
形成した電極パッドと外部接続リードとをボンディング
ワイヤで接続している。前記電極パッドの構造を第５図
に示す。同図において、（１）は半導体基板、（２）は
基板（１）表面を被覆する絶縁膜、（３）は絶縁膜
（２）上に形成した外部接続用の電極パッド、（４）は
電極パッド（３）に接続したボンディングワイヤである
（例えば、特開昭６３−１０８７３５号）。
においては、チップを外部接続するために、チップ上に
形成した電極パッドと外部接続リードとをボンディング
ワイヤで接続している。前記電極パッドの構造を第５図
に示す。同図において、（１）は半導体基板、（２）は
基板（１）表面を被覆する絶縁膜、（３）は絶縁膜
（２）上に形成した外部接続用の電極パッド、（４）は
電極パッド（３）に接続したボンディングワイヤである
（例えば、特開昭６３−１０８７３５号）。
【０００３】ところで、半導体素子の電極材料として
は、素子の微細化によって接合深さが浅くなると共に純
粋なアルミニウムよりシリコンを数重量％含有するアル
ミニウム−シリコンが多用されている。アルミニウム−
シルコンは、純粋なアルミニウムよりスパイクの発生が
少ないので、素子のＰＮ接合を貫通しないで済むという
特徴を持つ。従って、素子の電極形成と同時的に形成す
る電極パッド（３）の材料にもアルミニウム−シリコン
が多用されている。
は、素子の微細化によって接合深さが浅くなると共に純
粋なアルミニウムよりシリコンを数重量％含有するアル
ミニウム−シリコンが多用されている。アルミニウム−
シルコンは、純粋なアルミニウムよりスパイクの発生が
少ないので、素子のＰＮ接合を貫通しないで済むという
特徴を持つ。従って、素子の電極形成と同時的に形成す
る電極パッド（３）の材料にもアルミニウム−シリコン
が多用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、電極材
料としてのアルミニウム−シリコンは、材料を蒸着した
後に各種熱処理を加えると、材料中に含まれるシリコン
が析出して硬い粒状のシリコンノジュール（５）を形成
するという欠点がある。その直径は１μ程にも成長する
ことがあり、このようなシリコンノジュール（５）が形
成されると、組立工程のワイヤボンド工程において超音
波振動圧力により半導体基板（１）に局部的な圧力を加
え、場合によっては基板（１）に亀裂（６）を発生させ
ることがある。このような亀裂（６）が発生すると、特
にＳＯＰ、ＱＦＰ、ＰＬＣＣなどの耐湿性に劣る半導体
装置において、モ−ルド工程後にボンディングワイヤ
（４）が電極パッド（３）材料や基板（１）素材を付着
させたまま亀裂（６）から剥がれるという、所謂エグレ
不良が多発する欠点があった。
料としてのアルミニウム−シリコンは、材料を蒸着した
後に各種熱処理を加えると、材料中に含まれるシリコン
が析出して硬い粒状のシリコンノジュール（５）を形成
するという欠点がある。その直径は１μ程にも成長する
ことがあり、このようなシリコンノジュール（５）が形
成されると、組立工程のワイヤボンド工程において超音
波振動圧力により半導体基板（１）に局部的な圧力を加
え、場合によっては基板（１）に亀裂（６）を発生させ
ることがある。このような亀裂（６）が発生すると、特
にＳＯＰ、ＱＦＰ、ＰＬＣＣなどの耐湿性に劣る半導体
装置において、モ−ルド工程後にボンディングワイヤ
（４）が電極パッド（３）材料や基板（１）素材を付着
させたまま亀裂（６）から剥がれるという、所謂エグレ
不良が多発する欠点があった。
【０００５】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、電極パッドをシリコンを含むア
ルミニウム層とシリコンを含まないアルミニウム層との
積層構造とし、前記シリコンを含まないアルミニウム層
の表面にワイヤボンドすることによって従来の不良発生
を防止した半導体装置を提供するものである。
に鑑み成されたもので、電極パッドをシリコンを含むア
ルミニウム層とシリコンを含まないアルミニウム層との
積層構造とし、前記シリコンを含まないアルミニウム層
の表面にワイヤボンドすることによって従来の不良発生
を防止した半導体装置を提供するものである。
【０００６】
【作用】シリコンを含むアルミニウム層に比べ、シリコ
ンを含まないアルミニウム層はシリコンノジュールが発
生せず、しかも硬さが柔らかい。そのため、ワイヤボン
ド工程の超音波振動圧力をシリコンを含まないアルミニ
ウム層の弾力性によって吸収できる。
ンを含まないアルミニウム層はシリコンノジュールが発
生せず、しかも硬さが柔らかい。そのため、ワイヤボン
ド工程の超音波振動圧力をシリコンを含まないアルミニ
ウム層の弾力性によって吸収できる。
【０００７】
【実施例】以下に本発明の一実施例を、ＰＯＷＥＲ Ｍ
ＯＳ ＦＥＴを例に詳細に説明する。図１はＰＯＷＥＲ
ＭＯＳ ＦＥＴのパッド部分を示す断面図、図２はそ
のチップの平面図である。図１を参照して、裏面にＮ＋
型層（１１）を有する半導体基板（１２）の表面にＰ型
拡散領域（１３）とＮ＋型拡散領域（１４）を形成し、
その上に１０００Å厚のゲート酸化膜を形成し、その上
に０．５〜０．８μ厚のポリシリコンゲート電極（１
５）を形成して単位トランジスタを構成し、この単位ト
ランジスタを多数並列接続することでＰＯＷＥＲ ＭＯ
Ｓ ＦＥＴを構成している。（１６）はゲート電極（１
５）を被覆する１〜２μ厚のＰＳＧ絶縁膜、（１７）は
電極パッド（１８）を形成する３〜４μ厚のシリコンを
数重量％含むアルミニウムーシリコン電極層、（１９）
は同じく３〜４μ厚のシリコンを含まない純粋なアルミ
ニウム電極層、（２０）はパッシベ−ション膜、（２
１）はボンディングワイヤである。
ＯＳ ＦＥＴを例に詳細に説明する。図１はＰＯＷＥＲ
ＭＯＳ ＦＥＴのパッド部分を示す断面図、図２はそ
のチップの平面図である。図１を参照して、裏面にＮ＋
型層（１１）を有する半導体基板（１２）の表面にＰ型
拡散領域（１３）とＮ＋型拡散領域（１４）を形成し、
その上に１０００Å厚のゲート酸化膜を形成し、その上
に０．５〜０．８μ厚のポリシリコンゲート電極（１
５）を形成して単位トランジスタを構成し、この単位ト
ランジスタを多数並列接続することでＰＯＷＥＲ ＭＯ
Ｓ ＦＥＴを構成している。（１６）はゲート電極（１
５）を被覆する１〜２μ厚のＰＳＧ絶縁膜、（１７）は
電極パッド（１８）を形成する３〜４μ厚のシリコンを
数重量％含むアルミニウムーシリコン電極層、（１９）
は同じく３〜４μ厚のシリコンを含まない純粋なアルミ
ニウム電極層、（２０）はパッシベ−ション膜、（２
１）はボンディングワイヤである。
【０００８】単位トランジスタは、チップの外周部を除
きほぼ全面に一様に形成される。ドレインは基板（１
２）を共通ドレインとすることにより共通接続される。
ゲ−トは前記ポリシリコン層をそれ自身またはアルミ電
極（素子電極）で電気接続することにより共通接続され
る。ソースはＰ型拡散領域（１３）とＮ＋型拡散領域
（１４）の両方にオ−ミックコンタクトするアルミ電極
によって共通接続される。ドレインの外部接続は基板
（１２）の裏面側に設けたドレイン電極によって成され
る。ゲートとソースの外部接続は基板（１２）の表面に
図２に示したように形成した電極パッド（１８）によっ
て成される。
きほぼ全面に一様に形成される。ドレインは基板（１
２）を共通ドレインとすることにより共通接続される。
ゲ−トは前記ポリシリコン層をそれ自身またはアルミ電
極（素子電極）で電気接続することにより共通接続され
る。ソースはＰ型拡散領域（１３）とＮ＋型拡散領域
（１４）の両方にオ−ミックコンタクトするアルミ電極
によって共通接続される。ドレインの外部接続は基板
（１２）の裏面側に設けたドレイン電極によって成され
る。ゲートとソースの外部接続は基板（１２）の表面に
図２に示したように形成した電極パッド（１８）によっ
て成される。
【０００９】ソースの電極パッド（１８）は、図１から
明らかなように前記ソ−スを共通接続するアルミ電極の
一部であり、単位トランジスタを形成した領域上のパッ
シベ−ション膜（２０）を除去することによって形成さ
れている。電極パッド（１８）を形成する領域以外の領
域も、同じ構造で延在して単位トランジスタを並列接続
する。ゲートの電極パッド（１８）は、ソースの電極パ
ッド（１８）とは分離されてＰＳＧ絶縁膜（１６）の上
を延在し、スルーホールを介してその下のゲートポリシ
リコンに接続されている。
明らかなように前記ソ−スを共通接続するアルミ電極の
一部であり、単位トランジスタを形成した領域上のパッ
シベ−ション膜（２０）を除去することによって形成さ
れている。電極パッド（１８）を形成する領域以外の領
域も、同じ構造で延在して単位トランジスタを並列接続
する。ゲートの電極パッド（１８）は、ソースの電極パ
ッド（１８）とは分離されてＰＳＧ絶縁膜（１６）の上
を延在し、スルーホールを介してその下のゲートポリシ
リコンに接続されている。
【００１０】前記アルミ電極は、アルミニウムーシリコ
ン電極層（１７）と純粋なアルミニウム電極層（１９）
との積層構造からなり、下に拡散領域とオーミックコン
タクトするアルミニウムーシリコン電極層（１７）、上
にボンディングワイヤ（２１）がワイヤボンドされる純
粋なアルミニウム電極層（１９）が形成される。両者
は、ともに蒸着またはスパッタにより順次形成される。
ボンディングワイヤ（２１）は、直径が数十μの金製ま
たはアルミ製の金属細線であり、それぞれ超音波併用熱
圧着法または超音波法によってワイヤボンドされる。ア
ルミニウムーシリコン電極層（１７）には、蒸着後の各
種熱処理（アニ−ル等）によって従来と同様にシリコン
ノジュールが析出されていると考えられる。
ン電極層（１７）と純粋なアルミニウム電極層（１９）
との積層構造からなり、下に拡散領域とオーミックコン
タクトするアルミニウムーシリコン電極層（１７）、上
にボンディングワイヤ（２１）がワイヤボンドされる純
粋なアルミニウム電極層（１９）が形成される。両者
は、ともに蒸着またはスパッタにより順次形成される。
ボンディングワイヤ（２１）は、直径が数十μの金製ま
たはアルミ製の金属細線であり、それぞれ超音波併用熱
圧着法または超音波法によってワイヤボンドされる。ア
ルミニウムーシリコン電極層（１７）には、蒸着後の各
種熱処理（アニ−ル等）によって従来と同様にシリコン
ノジュールが析出されていると考えられる。
【００１１】単位トランジスタを形成した基板（１２）
は、図示せぬリードフレームのダイ部に前記ドレイン電
極を接着する。ボンディングワイヤ（２１）は、リード
フレームの外部接続リードに他端が接続される。そし
て、周囲を樹脂モールドして半導体装置が製造される。
以上に説明した本発明の構造によれば、アルミニウムー
シリコン電極層（１７）の上を硬さが柔らかい純粋なア
ルミニウム電極層（１９）で被覆するので、超音波ボン
ディング工程において、その圧力が純粋なアルミニウム
電極層（１９）で吸収される。そのため、アルミニウム
ーシリコン電極層（１７）内に析出したシリコンノジュ
−ルに前記圧力が直接伝わらず、基板（１２）への圧力
も弱まるので、基板（１２）への亀裂発生を防止でき
る。よって、組立工程終了後にボンディングワイヤが剥
がれる不良発生を防止できる。
は、図示せぬリードフレームのダイ部に前記ドレイン電
極を接着する。ボンディングワイヤ（２１）は、リード
フレームの外部接続リードに他端が接続される。そし
て、周囲を樹脂モールドして半導体装置が製造される。
以上に説明した本発明の構造によれば、アルミニウムー
シリコン電極層（１７）の上を硬さが柔らかい純粋なア
ルミニウム電極層（１９）で被覆するので、超音波ボン
ディング工程において、その圧力が純粋なアルミニウム
電極層（１９）で吸収される。そのため、アルミニウム
ーシリコン電極層（１７）内に析出したシリコンノジュ
−ルに前記圧力が直接伝わらず、基板（１２）への圧力
も弱まるので、基板（１２）への亀裂発生を防止でき
る。よって、組立工程終了後にボンディングワイヤが剥
がれる不良発生を防止できる。
【００１２】尚、純粋なアルミニウム電極層（１９）は
電極パッド（１８）部分に選択的に設けてもよく、図１
のように素子電極全てを同じ積層構造としてもよい。後
者はホトレジスト工程が１回少なくて済み、マスク数を
低減できるメリットがある。また、純粋なアルミニウム
電極層（１９）の膜厚は、前記ボンディング時の圧力を
吸収できる厚みがあれば足り、概ねアルミニウムーシリ
コン電極層（１７）と同程度の厚みがあれば良い。
電極パッド（１８）部分に選択的に設けてもよく、図１
のように素子電極全てを同じ積層構造としてもよい。後
者はホトレジスト工程が１回少なくて済み、マスク数を
低減できるメリットがある。また、純粋なアルミニウム
電極層（１９）の膜厚は、前記ボンディング時の圧力を
吸収できる厚みがあれば足り、概ねアルミニウムーシリ
コン電極層（１７）と同程度の厚みがあれば良い。
【００１３】図３と図４は小信号トランジスタの例であ
る。素子電極が絶縁膜（２２）上に引き出され、基板
（１２）の周辺部に電極パッド（１８）が形成されてい
る。絶縁膜（２２）として硬いシリコン熱酸化膜が使わ
れることが多いので、このように電極パッド（１８）が
引き出された半導体装置においても、本願はワイヤはが
れを防止できる効果を有する。
る。素子電極が絶縁膜（２２）上に引き出され、基板
（１２）の周辺部に電極パッド（１８）が形成されてい
る。絶縁膜（２２）として硬いシリコン熱酸化膜が使わ
れることが多いので、このように電極パッド（１８）が
引き出された半導体装置においても、本願はワイヤはが
れを防止できる効果を有する。
【００１４】
【発明の効果】以上、ディスクリ−ト半導体素子を例に
説明した本発明の構成によれば、電極パッド（１８）を
純粋なアルミニウム電極層（１９）で被覆することによ
り、ボンディング時の圧力を吸収し、基板（１２）への
ダメージを軽減してボンディングワイヤ（２１）の剥が
れ不良を防止できる利点を有する。
説明した本発明の構成によれば、電極パッド（１８）を
純粋なアルミニウム電極層（１９）で被覆することによ
り、ボンディング時の圧力を吸収し、基板（１２）への
ダメージを軽減してボンディングワイヤ（２１）の剥が
れ不良を防止できる利点を有する。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】本発明の第１の実施例を説明するための平面図
である。
である。
【図３】本発明の第２の実施例を説明するための断面図
である。
である。
【図４】本発明の第２の実施例を説明するための平面図
である。
である。
【図５】従来例を示す断面図である。
Claims (2)
- 【請求項１】半導体チップの表面に形成した電極パッド
と外部の接続リードとを金属細線でワイヤボンドし、主
要部をパッケージングした半導体装置において、 前記電極パッドが、シリコンを含むアルミニウム層とシ
リコンを含まないアルミニウム層との積層構造であり、
超音波振動を伴った方法によって前記シリコンを含まな
いアルミニウム層の表面に前記金属細線がワイヤボンド
されていることを特徴とする半導体装置。 - 【請求項２】前記半導体チップ上の素子電極と前記電極
パッドとが同じく前記積層構造を有することを特徴とす
る請求項第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070998A JPH05275501A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070998A JPH05275501A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275501A true JPH05275501A (ja) | 1993-10-22 |
Family
ID=13447743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070998A Pending JPH05275501A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
-
1992
- 1992-03-27 JP JP4070998A patent/JPH05275501A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| US5293073A (en) | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| US5260603A (en) | Electrode structure of semiconductor device for use in GaAs compound substrate | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| JPH05275501A (ja) | 半導体装置 | |
| JPH10229059A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| EP0405501B1 (en) | Semiconductor device | |
| JP2004103919A (ja) | 半導体ウェーハ及びその製造方法並びに半導体装置 | |
| JP2003273357A (ja) | 半導体装置およびその製造方法 | |
| JPH01318236A (ja) | 半導体装置 | |
| JPS62150869A (ja) | 化合物半導体装置 | |
| JPH0778910A (ja) | 半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JPS5823451A (ja) | 半導体装置 | |
| JP2502702B2 (ja) | 半導体装置 | |
| JPS6227734B2 (ja) | ||
| JPH0511661B2 (ja) | ||
| JPH0513584A (ja) | 半導体装置およびその製造方法 | |
| JPH08306701A (ja) | 半導体装置 | |
| JPH02308539A (ja) | 半導体装置及びその製造方法 | |
| JPH0362025B2 (ja) |