JPH0132531B2 - - Google Patents
Info
- Publication number
- JPH0132531B2 JPH0132531B2 JP57133216A JP13321682A JPH0132531B2 JP H0132531 B2 JPH0132531 B2 JP H0132531B2 JP 57133216 A JP57133216 A JP 57133216A JP 13321682 A JP13321682 A JP 13321682A JP H0132531 B2 JPH0132531 B2 JP H0132531B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock distribution
- load
- cells
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に係り、特にクロ
ツク分配回路を有する半導体集積回路装置に関す
る。
ツク分配回路を有する半導体集積回路装置に関す
る。
従来この種の半導体集積回路装置は、該クロツ
ク分配回路の負荷数、配線長がそれぞれ異なるた
めに、遅延時間に差ができ、クロツクばらつきが
大きい欠点がありクロツクばらつきを小さくする
ためにコンデンサを該クロツク分配回路の負荷と
していたが、コンデンサが入るため該論理セルと
該給電セルとを複数個マトリクス的に並べる時に
煩雑になつていた。
ク分配回路の負荷数、配線長がそれぞれ異なるた
めに、遅延時間に差ができ、クロツクばらつきが
大きい欠点がありクロツクばらつきを小さくする
ためにコンデンサを該クロツク分配回路の負荷と
していたが、コンデンサが入るため該論理セルと
該給電セルとを複数個マトリクス的に並べる時に
煩雑になつていた。
本発明は該クロツク分配回路の負荷としてのフ
リツプフロツプ以外に擬似負荷として論理セルを
持つことにより遅延時間のばらつきをおさえて、
クロツクばらつきを小さくし、かつ該論理セルと
該給電セルをマトリクス的に並べられる特徴をも
満している半導体集積回路装置を提供することに
ある。
リツプフロツプ以外に擬似負荷として論理セルを
持つことにより遅延時間のばらつきをおさえて、
クロツクばらつきを小さくし、かつ該論理セルと
該給電セルをマトリクス的に並べられる特徴をも
満している半導体集積回路装置を提供することに
ある。
本発明によれば一個または複数個のクロツク相
と複数のフリツプフロツプに該クロツク相を供給
する複数のクロツク分配回路を有し、一つまたは
複数の単位回路機能と該回路機能に給電する複数
の給電手段を持ち基板上での一方向の長さを統一
した論理セルと、該給電手段のみを持ち該論理セ
ルで統一された一方向の長さと同一の長さの給電
セルとを複数個マトリクス的に並べて作られる半
導体集積回路装置において 該クロツク分配回路内に負荷としてのフリツプ
フロツプ以外に擬似負荷としての論理セルを有す
ることを特徴とする半導体集積回路装置が得られ
る。
と複数のフリツプフロツプに該クロツク相を供給
する複数のクロツク分配回路を有し、一つまたは
複数の単位回路機能と該回路機能に給電する複数
の給電手段を持ち基板上での一方向の長さを統一
した論理セルと、該給電手段のみを持ち該論理セ
ルで統一された一方向の長さと同一の長さの給電
セルとを複数個マトリクス的に並べて作られる半
導体集積回路装置において 該クロツク分配回路内に負荷としてのフリツプ
フロツプ以外に擬似負荷としての論理セルを有す
ることを特徴とする半導体集積回路装置が得られ
る。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図ａは本発明の一実施例で、クロツク相の
入力端子０１、入力バツフア１１、クロツク分配
回路３１，４１、多数のフリツプフロツプ５１、
少数のフリツプフロツプ６１、クロツク分配回路
４１内の適当な個数の擬似負荷の論理セル７１、
クロツク分配論理セル１０１，１０２、クロツク
極性調整セル１０７，１０８で構成されていて、 第２図ａは第１図ａのタイムチヤートを示して
いる。第１図ａにおいて擬似負荷の論理セル７１
がなければ、クロツク分配回路４１の負荷はクロ
ツク分配回路３１に比べて軽いから遅延時間は小
さく第２図ａに示すt02，t52で９１の波形が変化
するが、適当な個数の擬似負荷の論理セル７１が
あれば、９１の波形の変化点はt02，t52からt01，
t51に移り、８１の波形の変化点t00，t50に近づき、
クロツクばらつきは小さくなる。
入力端子０１、入力バツフア１１、クロツク分配
回路３１，４１、多数のフリツプフロツプ５１、
少数のフリツプフロツプ６１、クロツク分配回路
４１内の適当な個数の擬似負荷の論理セル７１、
クロツク分配論理セル１０１，１０２、クロツク
極性調整セル１０７，１０８で構成されていて、 第２図ａは第１図ａのタイムチヤートを示して
いる。第１図ａにおいて擬似負荷の論理セル７１
がなければ、クロツク分配回路４１の負荷はクロ
ツク分配回路３１に比べて軽いから遅延時間は小
さく第２図ａに示すt02，t52で９１の波形が変化
するが、適当な個数の擬似負荷の論理セル７１が
あれば、９１の波形の変化点はt02，t52からt01，
t51に移り、８１の波形の変化点t00，t50に近づき、
クロツクばらつきは小さくなる。
第１図ａにおいてクロツク極性調整セル１０
７，１０８がなくても同様に説明できることは明
白である。さらに適当な個数の擬似負荷の論理セ
ル７１はインバータで記述されているが、適当な
入力数のNANDゲート、NORゲートでも同様に
説明され、また入力バツフア１１もインバータで
記述されているがノンインバータでも同様に説明
できる。
７，１０８がなくても同様に説明できることは明
白である。さらに適当な個数の擬似負荷の論理セ
ル７１はインバータで記述されているが、適当な
入力数のNANDゲート、NORゲートでも同様に
説明され、また入力バツフア１１もインバータで
記述されているがノンインバータでも同様に説明
できる。
第１図ｂも本発明の一実施例で、クロツク相の
入力端子０２、入力バツフア１２、クロツク分配
回路３２，４２、多数のフリツプフロツプ５２、
少数のフリツプフロツプ６２、クロツク分配回路
４２内の適当な個数の擬似負荷の論理セル７２、
クロツク分配回路論理セル１０３，１０４、クロ
ツク極性調整セル１０９で構成されている。
入力端子０２、入力バツフア１２、クロツク分配
回路３２，４２、多数のフリツプフロツプ５２、
少数のフリツプフロツプ６２、クロツク分配回路
４２内の適当な個数の擬似負荷の論理セル７２、
クロツク分配回路論理セル１０３，１０４、クロ
ツク極性調整セル１０９で構成されている。
第２図ｂは第１図ｂのタイムチヤートを示して
いる。
いる。
第２図ａにおいて擬似負荷の論理セル７２がな
ければクロツク分配回路４２の負荷はクロツク分
配回路３２に比べて軽いから遅延時間は小さく、
第２図ｂに示すｔ１２，ｔ６２で９２の波形が変
化するが、適当な個数の擬似負荷の論理セル７２
があれば９２の波形の変化点はt12，t62からt11，
t61に移り、８２の波形の変化点t10，t60に近づき、
クロツクばらつきは小さくなる。第１図ｂにおい
て適当な個数の擬似負荷の論理セル７２はインバ
ータで記述されているが、適当な入力数の
NANDゲート、NORゲートでも同様に説明さ
れ、また、入力バツフア１２もインバータで記述
されているがノンインバータでも同様に説明でき
る。
ければクロツク分配回路４２の負荷はクロツク分
配回路３２に比べて軽いから遅延時間は小さく、
第２図ｂに示すｔ１２，ｔ６２で９２の波形が変
化するが、適当な個数の擬似負荷の論理セル７２
があれば９２の波形の変化点はt12，t62からt11，
t61に移り、８２の波形の変化点t10，t60に近づき、
クロツクばらつきは小さくなる。第１図ｂにおい
て適当な個数の擬似負荷の論理セル７２はインバ
ータで記述されているが、適当な入力数の
NANDゲート、NORゲートでも同様に説明さ
れ、また、入力バツフア１２もインバータで記述
されているがノンインバータでも同様に説明でき
る。
第１図ｃも本発明の一実施例で、クロツク相の
入力端子０３入力バツフア１３、クロツク分配回
路３３，４３、多数のフリツプフロツプ５３、少
数のフリツプフロツプ６３、クロツク分配回路４
３内の適当な個数の擬似負荷の論理セル７３、ク
ロツク分配論理セル１０５，１０６クロツク極性
調整セル１１０，１１１で構成されている。
入力端子０３入力バツフア１３、クロツク分配回
路３３，４３、多数のフリツプフロツプ５３、少
数のフリツプフロツプ６３、クロツク分配回路４
３内の適当な個数の擬似負荷の論理セル７３、ク
ロツク分配論理セル１０５，１０６クロツク極性
調整セル１１０，１１１で構成されている。
第２図ｃは第１図ｃのタイムチヤートを示して
いる。
いる。
第１図ｃにおいて擬似負荷の論理セル７３がな
ければ、クロツク分配回路４３の負荷はクロツク
分配回路３３に比べて軽いから遅延時間は小さく
第２図ｃに示すt22，t72で９３の波形が、t24，t74
で９４の波形が変化するが、適当な個数の擬似負
荷の論理セル７３があれば９３の波形の変化点は
t22，t72からt21，t71に９４の波形の変化点はt24，
t74からt23，t73にそれぞれ移り８３の波形の変化
点t20，t70に近づき、クロツクばらつきは小さく
なる。第１図ｃにおいて適当な個数の擬似負荷の
論理セル７３はインバータで記述されているが、
適当な入力数のNANDゲート、NORゲートでも
同様に説明され、また入力バツフア１３もインバ
ータで記述されているがノンインバータでも同様
に説明できる。
ければ、クロツク分配回路４３の負荷はクロツク
分配回路３３に比べて軽いから遅延時間は小さく
第２図ｃに示すt22，t72で９３の波形が、t24，t74
で９４の波形が変化するが、適当な個数の擬似負
荷の論理セル７３があれば９３の波形の変化点は
t22，t72からt21，t71に９４の波形の変化点はt24，
t74からt23，t73にそれぞれ移り８３の波形の変化
点t20，t70に近づき、クロツクばらつきは小さく
なる。第１図ｃにおいて適当な個数の擬似負荷の
論理セル７３はインバータで記述されているが、
適当な入力数のNANDゲート、NORゲートでも
同様に説明され、また入力バツフア１３もインバ
ータで記述されているがノンインバータでも同様
に説明できる。
また、第１図ａ，ｂ，ｃはクロツク分配回路が
２個でクロツク相が１個の場合であるが、第１図
ａ，ｂ，ｃのクロツク分配回路３１，４１，４
２，４３を適当に組合せた場合も同様に説明で
き、クロツク相が複数個の場合も同様に説明でき
る。
２個でクロツク相が１個の場合であるが、第１図
ａ，ｂ，ｃのクロツク分配回路３１，４１，４
２，４３を適当に組合せた場合も同様に説明で
き、クロツク相が複数個の場合も同様に説明でき
る。
上記で述べたようにクロツク分配回路内に擬似
負荷としての論理セルを入れることによつてクロ
ツクばらつきを小さくする以外に、擬似負荷が従
来のコンデンサでないために論理セルと給電セル
とをマトリクス的に並べる時に簡単になる。
負荷としての論理セルを入れることによつてクロ
ツクばらつきを小さくする以外に、擬似負荷が従
来のコンデンサでないために論理セルと給電セル
とをマトリクス的に並べる時に簡単になる。
本発明は以上説明したようにクロツク分配回路
内に擬似負荷としての論理セルを持つことによ
り、クロツクばらつきを低減しかつ論理セルと、
給電セルとさらに擬似負荷としての調理セルを複
数個マトリクス的に簡単に並べられる効果があ
る。
内に擬似負荷としての論理セルを持つことによ
り、クロツクばらつきを低減しかつ論理セルと、
給電セルとさらに擬似負荷としての調理セルを複
数個マトリクス的に簡単に並べられる効果があ
る。
第１図ａ〜ｃは本発明の実施例を示す図、第２
図ａ〜ｃはそれぞれ第１図ａ〜ｃの動作を示す図
である。 ０１，０２，０３……クロツク相の入力端子、
１１，１２，１３……入力バツフア、３１，３
２，３３，４１，４２，４３……クロツク分配回
路、５１，５２，５３……多数のフリツプフロツ
プ、６１，６２，６３，６４……少数のフリツプ
フロツプ、７１，７２，７３……適当な個数の擬
似負荷としての論理セル、１０１，１０２，１０
３，１０４，１０５，１０６……クロツク分配論
理セル、１０７，１０８，１０９，１１０，１１
１……クロツク極性調整セル、２１，２２，２３
……入力バツフア１１，１２，１３のそれぞれの
出力信号、８１，８２，８３……クロツク極性調
整セル１０７，１０９，１１０のそれぞれの出力
信号、９１，９４……クロツク極性調整セル１０
８，１１１のそれぞれの出力信号、９２，９３…
…クロツク分配論理セル１０４，１０６のそれぞ
れの出力信号。
図ａ〜ｃはそれぞれ第１図ａ〜ｃの動作を示す図
である。 ０１，０２，０３……クロツク相の入力端子、
１１，１２，１３……入力バツフア、３１，３
２，３３，４１，４２，４３……クロツク分配回
路、５１，５２，５３……多数のフリツプフロツ
プ、６１，６２，６３，６４……少数のフリツプ
フロツプ、７１，７２，７３……適当な個数の擬
似負荷としての論理セル、１０１，１０２，１０
３，１０４，１０５，１０６……クロツク分配論
理セル、１０７，１０８，１０９，１１０，１１
１……クロツク極性調整セル、２１，２２，２３
……入力バツフア１１，１２，１３のそれぞれの
出力信号、８１，８２，８３……クロツク極性調
整セル１０７，１０９，１１０のそれぞれの出力
信号、９１，９４……クロツク極性調整セル１０
８，１１１のそれぞれの出力信号、９２，９３…
…クロツク分配論理セル１０４，１０６のそれぞ
れの出力信号。
Claims (1)
- １ 一個または複数のクロツクと、複数のフリツ
プフロツプに該クロツクを供給する複数のクロツ
ク分配回路を有し、一つまたは複数の単位回路機
能と該回路機能に給電する複数の給電手段を持ち
基板上での一方向の長さを統一した論理セルと、
該給電手段のみを持ち該論理セルで統一された一
方向の長さと同一の長さの給電セルとを複数個マ
トリクス的に並べて作られる半導体集積回路装置
において、該クロツク分配回路内に負荷としての
フリツプフロツプ以外に擬似負荷としての論理セ
ルを有することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133216A JPS5924324A (ja) | 1982-07-30 | 1982-07-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133216A JPS5924324A (ja) | 1982-07-30 | 1982-07-30 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5924324A JPS5924324A (ja) | 1984-02-08 |
| JPH0132531B2 true JPH0132531B2 (ja) | 1989-07-05 |
Family
ID=15099436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133216A Granted JPS5924324A (ja) | 1982-07-30 | 1982-07-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924324A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076717U (ja) * | 1983-10-26 | 1985-05-29 | 川崎重工業株式会社 | サイクロン式石炭燃焼装置 |
| JPS61144328U (ja) * | 1985-02-26 | 1986-09-05 | ||
| JPH0229991A (ja) * | 1988-07-18 | 1990-01-31 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5077676A (en) * | 1990-03-30 | 1991-12-31 | International Business Machines Corporation | Reducing clock skew in large-scale integrated circuits |
| JPH0482531U (ja) * | 1990-11-21 | 1992-07-17 | ||
| JP4822871B2 (ja) * | 2006-02-27 | 2011-11-24 | 旭化成ケミカルズ株式会社 | プリーツエレメント |
-
1982
- 1982-07-30 JP JP57133216A patent/JPS5924324A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5924324A (ja) | 1984-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508648A (en) | Differential latch circuit | |
| US4929854A (en) | Clock circuit having a clocked output buffer | |
| US20030031060A1 (en) | Register without restriction of number of mounted memory devices and memory module having the same | |
| JPH1063368A (ja) | 大規模集積回路 | |
| US20050110522A1 (en) | Multistage dynamic domino circuit with internally generated delay reset clock | |
| US9372499B2 (en) | Low insertion delay clock doubler and integrated circuit clock distribution system using same | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| US5767718A (en) | High speed conditional synchronous one shot circuit | |
| JPH0132531B2 (ja) | ||
| JPH077809B2 (ja) | 集積回路 | |
| JPH077808B2 (ja) | 集積回路 | |
| JP2611034B2 (ja) | 遅延回路 | |
| EP0829963A2 (en) | Clocking scheme | |
| KR20050099714A (ko) | 고집적 저전력 글리치리스 클럭 선택회로 및 이를구비하는 디지털 프로세싱 시스템 | |
| JPH0548399A (ja) | 半導体装置 | |
| US6388277B1 (en) | Auto placement and routing device and semiconductor integrated circuit | |
| KR102855219B1 (ko) | 반도체 회로 | |
| JP3533124B2 (ja) | 演算処理チップおよび演算処理チップにおける消費電力制御方法 | |
| JP3340774B2 (ja) | 半導体集積回路 | |
| JPH0411046B2 (ja) | ||
| KR0174500B1 (ko) | 반도체 칩의 클럭 제어회로 | |
| JP3259304B2 (ja) | マイクロプロセッサ | |
| JPH0731628Y2 (ja) | パルス発生回路 | |
| JPH0232786B2 (ja) | ||
| JPH01175414A (ja) | 半導体集積回路 |