JPH0133953B2 - - Google Patents
Info
- Publication number
- JPH0133953B2 JPH0133953B2 JP55081599A JP8159980A JPH0133953B2 JP H0133953 B2 JPH0133953 B2 JP H0133953B2 JP 55081599 A JP55081599 A JP 55081599A JP 8159980 A JP8159980 A JP 8159980A JP H0133953 B2 JPH0133953 B2 JP H0133953B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal semiconductor
- type
- semiconductor layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関し、特に
高不純物濃度埋没領域を有するバイポーラ集積回
路（IC）の製造方法に関する。
高不純物濃度埋没領域を有するバイポーラ集積回
路（IC）の製造方法に関する。
半導体基体中に埋没させた高不純物濃度領域、
例えばバイポーラICの縦型NPNトランジスタに
おける埋没N+型コレクタ層は、通常第１図ａに
示すようにＰ型シリコン半導体基板１の表面に
N+拡散を行い、その後基板１上にＮ型のシリコ
ン半導体層をエピタキシヤル成長させて形成す
る。同図ｂがその状態で、２はＮ型のエピタキシ
ヤル成長層、３はN+型の埋込コレクタ層である。
ところでエピタキシヤル成長は高温で行なわれる
ため、この工程でN+層３の表面３ａ（原位置を破
線で示す）が層２に一部入り込む所謂這い上りを
生ずる。この結果、N+型層３上のＮ型エピタキ
シヤル層２の実効厚みが減少し、該Ｎ型エピタキ
シヤル層２の表面から形成されるＰ型ベース領域
４との間の耐圧が低下してしまう等の問題を生じ
る。しかしながらN+型層３の厚さ及びＮ型エピ
タキシヤル層２の厚み減少量は正確には把握（制
御）しにくいので、結局Ｎ型層２の厚みを薄くで
きない欠点がある。
例えばバイポーラICの縦型NPNトランジスタに
おける埋没N+型コレクタ層は、通常第１図ａに
示すようにＰ型シリコン半導体基板１の表面に
N+拡散を行い、その後基板１上にＮ型のシリコ
ン半導体層をエピタキシヤル成長させて形成す
る。同図ｂがその状態で、２はＮ型のエピタキシ
ヤル成長層、３はN+型の埋込コレクタ層である。
ところでエピタキシヤル成長は高温で行なわれる
ため、この工程でN+層３の表面３ａ（原位置を破
線で示す）が層２に一部入り込む所謂這い上りを
生ずる。この結果、N+型層３上のＮ型エピタキ
シヤル層２の実効厚みが減少し、該Ｎ型エピタキ
シヤル層２の表面から形成されるＰ型ベース領域
４との間の耐圧が低下してしまう等の問題を生じ
る。しかしながらN+型層３の厚さ及びＮ型エピ
タキシヤル層２の厚み減少量は正確には把握（制
御）しにくいので、結局Ｎ型層２の厚みを薄くで
きない欠点がある。
本発明は、上述した問題のないバイポーラIC
の製造方法を提供しようとするもので、埋込層と
なる高不純物濃度領域を表面に選択的に形成した
単結晶半導体基板上に非単結晶半導体層を形成
し、単結晶化すべき領域を残して該非単結晶半導
体層を酸化膜に変換し、次いでレーザ、光線或い
は電子線等のエネルギビームを選択的に照射して
該非単結晶半導体層および該非単結晶半導体層下
の高不純物濃度領域の表面層を溶融し、該溶融し
た高不純物濃度領域表面層の不純物を該溶融した
非単結晶半導体層に拡散させかつ溶融後の凝固過
程で該非単結晶半導体層を単結晶化し、しかる後
単結晶化された半導体層に所望の素子を形成する
工程を有することを特徴とするが、以下図示の実
施例を参照しながらこれを詳細に設明する。
の製造方法を提供しようとするもので、埋込層と
なる高不純物濃度領域を表面に選択的に形成した
単結晶半導体基板上に非単結晶半導体層を形成
し、単結晶化すべき領域を残して該非単結晶半導
体層を酸化膜に変換し、次いでレーザ、光線或い
は電子線等のエネルギビームを選択的に照射して
該非単結晶半導体層および該非単結晶半導体層下
の高不純物濃度領域の表面層を溶融し、該溶融し
た高不純物濃度領域表面層の不純物を該溶融した
非単結晶半導体層に拡散させかつ溶融後の凝固過
程で該非単結晶半導体層を単結晶化し、しかる後
単結晶化された半導体層に所望の素子を形成する
工程を有することを特徴とするが、以下図示の実
施例を参照しながらこれを詳細に設明する。
第２図は本発明の一実施例を工程順に示すもの
で、先ずａのようにＰ型シリコン単結晶半導体基
板１０の表面にＮ型不純物を選択的に拡散して
N+型の高不純物濃度層１１を形成する。Ｐ型基
板１０は比抵抗10Ω・cm程度の低濃度であり、ま
たN+型不純物層１１は比抵抗1Ω・cm程度の高濃
度で、厚みは2μｍである。１２は該半導体基板
１０の表面に選択酸化法等により所望の厚さに形
成され、フイールド絶縁層となるシリコン酸化膜
である。該フイールド絶縁層１２は、N+型高不
純物濃度層１１を形成する際のマスクとして用い
ることができる。次いでｂのように基板１０表面
にノンドーブの非単結晶シリコン層１３を厚さ
0.5μｍ〜3μｍ程に被着する。例えば層１３を多結
晶にする場合は化学気相成長（CVD）法を用い、
層１３を非晶質にする場合は蒸着法を、又は
CVD法で形成した多結晶シリコン層にイオン注
入する方法を用いる。その後ｃのようにシリコン
層１３を選択酸化し、N+型層１１の上部以外を
シリコン酸化膜１４に変換し素子形成領域を限定
する。次いで残した非単結晶シリコン層１３と
N+型層１１の表面層１１ａを短時間加熱する。
これにはレーザアニール、電子線アニール、光線
アニール等が有効であり、例えばレーザアニール
する場合にはパワーと波長を調整してシリコン層
１３の全部とN+型層１１の表面層１１ａ（所望厚
さだけ）を溶融する。溶融された表面層１１ａは
同じく溶融されたシリコン層１３に対するＮ型不
純物拡散源となり、該シリコン層１３を低不純物
濃度（５×1016cm-3程度）のＮ型とする。この拡
散は溶融層つまり液相で行なわれるので迅速にか
つ均一に行なわれる。溶融し不純物ドープされた
シリコン層１３はその後冷却、凝固し、この際単
結晶化する。第２図ｄのＮ型層１５が単結晶化さ
れた低濃度シリコン層１３であり、第１図ｂのエ
ピタキシヤル成長層２に相当する。
で、先ずａのようにＰ型シリコン単結晶半導体基
板１０の表面にＮ型不純物を選択的に拡散して
N+型の高不純物濃度層１１を形成する。Ｐ型基
板１０は比抵抗10Ω・cm程度の低濃度であり、ま
たN+型不純物層１１は比抵抗1Ω・cm程度の高濃
度で、厚みは2μｍである。１２は該半導体基板
１０の表面に選択酸化法等により所望の厚さに形
成され、フイールド絶縁層となるシリコン酸化膜
である。該フイールド絶縁層１２は、N+型高不
純物濃度層１１を形成する際のマスクとして用い
ることができる。次いでｂのように基板１０表面
にノンドーブの非単結晶シリコン層１３を厚さ
0.5μｍ〜3μｍ程に被着する。例えば層１３を多結
晶にする場合は化学気相成長（CVD）法を用い、
層１３を非晶質にする場合は蒸着法を、又は
CVD法で形成した多結晶シリコン層にイオン注
入する方法を用いる。その後ｃのようにシリコン
層１３を選択酸化し、N+型層１１の上部以外を
シリコン酸化膜１４に変換し素子形成領域を限定
する。次いで残した非単結晶シリコン層１３と
N+型層１１の表面層１１ａを短時間加熱する。
これにはレーザアニール、電子線アニール、光線
アニール等が有効であり、例えばレーザアニール
する場合にはパワーと波長を調整してシリコン層
１３の全部とN+型層１１の表面層１１ａ（所望厚
さだけ）を溶融する。溶融された表面層１１ａは
同じく溶融されたシリコン層１３に対するＮ型不
純物拡散源となり、該シリコン層１３を低不純物
濃度（５×1016cm-3程度）のＮ型とする。この拡
散は溶融層つまり液相で行なわれるので迅速にか
つ均一に行なわれる。溶融し不純物ドープされた
シリコン層１３はその後冷却、凝固し、この際単
結晶化する。第２図ｄのＮ型層１５が単結晶化さ
れた低濃度シリコン層１３であり、第１図ｂのエ
ピタキシヤル成長層２に相当する。
第２図ｄの段階におけるＮ型層１５の厚みは、
同図ｃにおけるN+型層１１の表面層１１ａを含
むものであるから少なくとも非単結晶シリコン層
１３より薄くはならない。つまりN+型層１１の
這い上りはない。N+型層１１の表面層は上述の
ように不純物拡散源となるものであり、この拡散
に使われる不純物の量はN+型層１１の不純物濃
度および該表面層の体積から決定でき、シリコン
層１３の体積も限定されているので、Ｎ型層１５
の不純物濃度は正確に決定できる。この点が、ｃ
の工程でシリコン酸化膜１４を作る一つの理由で
ある。即ちｂの段階でレーザアニールしその後フ
イールド酸化してもよいが、この場合はN+型層
１１の表面層の不純物は基板全面のシリコン層１
３に拡がることになり、濃度制御が容易でなくな
る。またこの方法では第２図ｃの層１３の単結晶
化がその底部のN+型層１１から進行すると共に、
その周面の多結晶層から層１５の中心へ向けての
再結晶化が生じ、該中心で衡突し合つた多結晶領
域ができてしまう。Ｎ型層１５の不純物濃度は溶
融状態での不純物拡散であるから縦方向にも均一
となり、またN+型層１１のわずかな表面層１１
ａを拡散源とするために、非単結晶シリコン層１
３のCVD時に予めドーピングする場合より容易
に低濃度とすることができる。尚、レーザビーム
はシリコン層１３が多結晶より非晶質である方が
加熱効率が良いので、CVD法を採用したシリコ
ン層１３を多結晶とした場合も、レーザ光の強さ
及び又は波長によつては、その後イオン打込みし
てアモルフアスにしたのちレーザ照射するとよ
い。しかる後、Ｎ型シリコン層１３をコレクタ領
域として通常の方法によりNPN型バイポーラト
ランジスタを形成する。かかる状態を第２図ｅに
示す。同図において、ＣはN+型のコレクタ導出
領域、ＢはＰ型のベース領域、ＥはN+型のエミ
ツタ領域である。なお各領域へ形成される電極は
これも周知の手段、構造によつて実現し得るため
図示することを省略する。
同図ｃにおけるN+型層１１の表面層１１ａを含
むものであるから少なくとも非単結晶シリコン層
１３より薄くはならない。つまりN+型層１１の
這い上りはない。N+型層１１の表面層は上述の
ように不純物拡散源となるものであり、この拡散
に使われる不純物の量はN+型層１１の不純物濃
度および該表面層の体積から決定でき、シリコン
層１３の体積も限定されているので、Ｎ型層１５
の不純物濃度は正確に決定できる。この点が、ｃ
の工程でシリコン酸化膜１４を作る一つの理由で
ある。即ちｂの段階でレーザアニールしその後フ
イールド酸化してもよいが、この場合はN+型層
１１の表面層の不純物は基板全面のシリコン層１
３に拡がることになり、濃度制御が容易でなくな
る。またこの方法では第２図ｃの層１３の単結晶
化がその底部のN+型層１１から進行すると共に、
その周面の多結晶層から層１５の中心へ向けての
再結晶化が生じ、該中心で衡突し合つた多結晶領
域ができてしまう。Ｎ型層１５の不純物濃度は溶
融状態での不純物拡散であるから縦方向にも均一
となり、またN+型層１１のわずかな表面層１１
ａを拡散源とするために、非単結晶シリコン層１
３のCVD時に予めドーピングする場合より容易
に低濃度とすることができる。尚、レーザビーム
はシリコン層１３が多結晶より非晶質である方が
加熱効率が良いので、CVD法を採用したシリコ
ン層１３を多結晶とした場合も、レーザ光の強さ
及び又は波長によつては、その後イオン打込みし
てアモルフアスにしたのちレーザ照射するとよ
い。しかる後、Ｎ型シリコン層１３をコレクタ領
域として通常の方法によりNPN型バイポーラト
ランジスタを形成する。かかる状態を第２図ｅに
示す。同図において、ＣはN+型のコレクタ導出
領域、ＢはＰ型のベース領域、ＥはN+型のエミ
ツタ領域である。なお各領域へ形成される電極は
これも周知の手段、構造によつて実現し得るため
図示することを省略する。
以上述べたように本発明によれば、バイポーラ
ICで用いられる高濃度埋没不純物層の這い上り、
オートドーピング等を阻止できるので、該不純物
層上層のシリコン層を薄くでき、また集積度を向
上させ得る等の利点がある。
ICで用いられる高濃度埋没不純物層の這い上り、
オートドーピング等を阻止できるので、該不純物
層上層のシリコン層を薄くでき、また集積度を向
上させ得る等の利点がある。
第１図ａ，ｂは高濃度埋没不純物層を有する従
来のバイポーラICの製造方法を示す断面図、第
２図ａ〜ｅは本発明の一実施例を示す断面図であ
る。 図中、１０は単結晶半導体基板、１１は高不純
物濃度領域、１１ａはその表面層、１３は非単結
晶半導体層、１５は単結晶化された低不純物濃度
半導体層である。
来のバイポーラICの製造方法を示す断面図、第
２図ａ〜ｅは本発明の一実施例を示す断面図であ
る。 図中、１０は単結晶半導体基板、１１は高不純
物濃度領域、１１ａはその表面層、１３は非単結
晶半導体層、１５は単結晶化された低不純物濃度
半導体層である。
Claims (1)
- １ 埋込層となる高不純物濃度領域を表面に選択
的に形成した単結晶半導体基板上に非単結晶半導
体層を形成し、単結晶化すべき領域を残して該非
単結晶半導体層を酸化膜に変換し、次いでレー
ザ、光線或いは電子線等のエネルギビームを選択
的に照射して該非単結晶半導体層および該非単結
晶半導体層下の高不純物濃度領域の表面層を溶融
し、該溶融した高不純物濃度領域表面層の不純物
を該溶融した非単結晶半導体層に拡散させかつ溶
融後の凝固過程で該非単結晶半導体層を単結晶化
し、しかる後単結晶化された半導体層に所望の素
子を形成する工程を有することを特徴とする、半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159980A JPS577155A (en) | 1980-06-17 | 1980-06-17 | Preparation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159980A JPS577155A (en) | 1980-06-17 | 1980-06-17 | Preparation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577155A JPS577155A (en) | 1982-01-14 |
| JPH0133953B2 true JPH0133953B2 (ja) | 1989-07-17 |
Family
ID=13750775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8159980A Granted JPS577155A (en) | 1980-06-17 | 1980-06-17 | Preparation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS577155A (ja) |
-
1980
- 1980-06-17 JP JP8159980A patent/JPS577155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS577155A (en) | 1982-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0036137B1 (en) | Method for production of semiconductor devices | |
| EP0041776B2 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| JPH0473619B2 (ja) | ||
| JPS6246989B2 (ja) | ||
| US4542580A (en) | Method of fabricating n-type silicon regions and associated contacts | |
| JPH0132648B2 (ja) | ||
| JPH0133953B2 (ja) | ||
| JPS6342417B2 (ja) | ||
| JPS6317227B2 (ja) | ||
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| US5467731A (en) | Method of producing a semiconductor structure including a recrystallized film | |
| JPS5927521A (ja) | 半導体基体の製法 | |
| JPS6360551B2 (ja) | ||
| JPH043459A (ja) | 積層型半導体装置の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPS6054427A (ja) | 半導体装置の製造方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 | |
| JPS60170231A (ja) | 半導体装置の製造方法 | |
| JPS58169905A (ja) | 単結晶薄膜の製造方法 | |
| JPH0516175B2 (ja) | ||
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0573324B2 (ja) |