JPH0134423Y2

JPH0134423Y2 -

Info

Publication number: JPH0134423Y2
Application number: JP1979130581U
Authority: JP
Priority date: 1979-09-20
Filing date: 1979-09-20
Publication date: 1989-10-19
Also published as: JPS5648111U

Description

【考案の詳細な説明】本考案は微少な入力信号を電力増幅する増幅器
に関し、特に単一半導体基板上に形成され、スピ
ーカ等の負荷を駆動するに必要な信号を供給する
電力増幅器に関する。

増幅器に於いて、増幅器に供給される直流電源
電圧に重畳しているリツプル成分に対する増幅器
の出力直流電圧に現われるリツプル成分の割合を
リツプル除去率という。つまり、電源電圧に重畳
しているリツプル成分の実効値をV_Hun、増幅器
の出力直流電位に現われるリツプル成分の実効値
をV_HunAとすれば、リツプル除去率S_Vrは１／S_Vr
＝V_HunA／V_Hunと定義される。よつて１／S_Vrの値
が小さければ小さいほどリツプル除去率は良好で
あり、言い換えればS_Vrの値が大きければ大きい
ほどそれは良好となる。

今、一般的な増幅器のブロツク図を第１図に示
す。即ち、増幅器は入力端子１、帰還端子（又
はフイルタ端子）２、接地端子３、電源供給端子
４および出力端子５をもつており、この増幅器
は通常単一の半導体基板上にその回路構成が形成
されている。そして、入力端子１にはカツプリン
グコンデンサC₁を介して入力信号が供給され、
その供給された入力信号は電力増幅された後出力
端子５へ現われて、カツプリングコンデンサC₄
を介してスピーカ等の負荷R_Lへ供給される。帰
還端子２へは出力端子５から帰還回路を介して帰
還が施されているが、この帰還回路も前述した単
一半導体基板上に形成されている。帰還端子２へ
接続されているコンデンサC₂は出力端子５の交
流成分を遮断するためのものである。接地端子３
と電源供給端子４との間には電源Vcc₁が挿入さ
れ、この増幅器に直流電圧、電流を供給し、電源
供給端子４にまたコンデンサC₃が接続されて電
源Vcc₁の交流成分を遮断している。

このとき、電源供給端子４へ供給される電源
Vcc₁の直流電圧に重畳しているリツプル成分の
実効値をV_Hun、出力端子５の直流電圧に重畳し
ているリツプル成分の実効値をV_HunAとすれば、
前述したように増幅器Ｉのリツプル除去率１／
S_SVrI＝V_HunA／V_Hunとなる。このリツプル除去率
S_VrIは増幅器の内部回路構成で決まつてくる。

ここで、従来の増幅器の具体的回路構成の一
例を第２図に示す。第１図と同一のところは同一
記号を付しその説明は省略する。増幅器Ｉ（点線
で囲んでいる）は、前述したように単一の半導体
基板上に形成されている。そして入力端子１に入
力される入力信号は抵抗R₁およびR₂の接続点に
ベースが接続されたエミツタフオロワトランジス
タQ₁で増幅され、ダイオードD₁を介して、トラ
ンジスタQ₂のベースに供給される。トランジス
タQ₂，Q₄は差動増幅回路を構成し、このエミツ
タ共通接地点にトランジスタQ₃およびダイオー
ドD₃による定電流源の電流が抵抗R₅を介して供
給されている。又、トランジスタQ₃の定電流は
抵抗R₃を介してダイオードD₁にも供給され、さ
らに定電圧ダイオードD₂へ供給されている。ト
ランジスタQ₂のコレクタには、負荷抵抗R₄が挿
入され、このトランジスタQ₂のコレクタ出力、
即ち差動増幅回路の出力は駆動トランジスタQ₉
のベースに供給されている。トランジスタQ₉の
コレクタには、ダイオードD₃およびトランジス
タQ₈の定電流源による一定電流がダイオードチ
エーンD₆，D₇およびD₈を介して供給されている。
トランジスタQ₉のコレクタは、等価的にPNPト
ランジスタとして働く複合トランジスタQ₁₁，
Q₁₃のPNPトランジスタQ₁₁のベースに接続され、
トランジスタQ₈のコレクタは、等価的にNPNト
ランジスタとして働くダーリントン接続されたト
ランジスタQ₁₀，Q₁₂のNPNトランジスタQ₁₀のベ
ースに接続されている。そして、トランジスタ
Q₁₂およびQ₁₁の各々のエミツタが共通接続され、
その共通接続点は出力端子５へ結ばれている。

出力端子５からは抵抗R₁₀を介して差動トラン
ジスタQ₄のベースへ帰還が施されており、この
ベースは抵抗R₆を介して帰還端子２へ接続され
ている。又、電源端子４と接地端子３との間に
は、抵抗R₉、ダイオードD₄，D₅、トランジスタ
Q₇および抵抗R₁₂の直列回路が挿入されている。
トランジスタQ₇のコレクタ・ベース間にはトラ
ンジスタQ₆のベース・エミツタ間が接続され、
このコレクタはダイオードD₃に、エミツタは抵
抗R₈を介して接地端子３へそれぞれ接続されて
いる。トランジスタQ₇のベースにはまたトラン
ジスタQ₅のベースが接続され、そのエミツタは
抵抗R₇を介して接地端子３へ、コレクタは抵抗
R₆と帰還端子２との接続点へそれぞれ接続され
ている。

前述したように、トランジスタQ₇のコレク
タ・ベース間にはトランジスタQ₆のベース・エ
ミツタ間が接続されており、このため、トランジ
スタQ₇およびQ₆で帰還ループが構成されて、
各々のベース電位は常に一定に保つように働く。
よつて、トランジスタQ₅，Q₆およびQ₇、ダイオ
ードD₃，D₄およびD₅ならびに抵抗R₇，R₈，R₉お
よびR₁₂で構成される回路は電源電圧変動除去回
路を構成している。そしてさらに、この回路は抵
抗R₁₀およびR₆ならびにコンデンサC₂と協働して
負帰還回路の一部をも構成している。

かかる増幅器のリツプル除去率S_VrIは以下で示
す(1)式で表わされるが、出力端子５に現われるリ
ツプル成分は、トランジスタQ₂のベースに現わ
れるリツプル分とトランジスタQ₄のベースに現
われるリツプル分との差にこの増幅器の電圧増
幅度A_V1を乗算したものである。よつてリツプル
除去率S_VrIは電源ラインに重畳しているリツプル
分の実効値をV_Hun、周波数とすれば、おおよ
そ次式はで表わされる。

S_VrI≒｜V_Hun／（V_Hun・R₁₂＋reQ₇／R₉＋reD₄＋reD₅・
１／2πfC₂／R₇＋reQ₅−V_Hun・reD₂／１／hoeQ₃・reD₁
＋reQ₁／R₃＋reD₁＋reQ₁）・A_VI｜ここで、re_Q7，re_Q5およびre_Q1はトランジスタ
Q₇，Q₅およびQ₁の各々のエミツタ抵抗、re_D1，
re_D2，re_D4およびre_D5は各々ダイオードD₁，D₂，
D₄およびD₅の導通抵抗であり、１／hoe_Q3はトラ
ンジスタQ₃の出力インピーダンスである。

今、この(1)式に具体的数値例としてVcc₁＝
13v，V_hun＝300mvrms，＝100Hz，reQ₅＝170
Ω，re_Q7＝85Ω，reQ₁＝reD₁＝260Ω，re_D2＝50
Ω，re_D4＝85Ωre_D5＝85Ω，１／hoe_Q3＝100kΩ，
C₂＝220μ_Fの値を挿入し、さらにR₉＝33kΩ，R₁₂
＝90Ω，R₇＝180Ω，R₃＝40kΩ，Av＝560
（55d_B）として、リツプル除去率S_VrIを求めると、 S_VrI≒300×10^-3／300×10^-3×90＋85／33×10³＋85＋8
5×7.2／180＋170−300×10^-3×50／100×10³×260＋26
0／40×10³＋260＋260×560 ≒17 ……(2) となる。ここで(1)式の右辺の分母の項に着目して
みると以下のようになる。

V_Hun×R₁₂＋re_Q7／R₉＋re_D4＋re_D5×１／2πfC₂
／R₇＋re_Q5＝33×10^-6〔vrms〕……(3) V_Hun×re_D2／１／hoeQ₃×re_D1＋re_Q1／R₃＋re_D1
＋re_Q1＝２×10^-6〔vrms〕……(4) 故に、(3)≫(4)であるので、増幅器のリツプル
除去率は、トランジスタQ₄のベースに現われる
リツプル分が支配的となり、次式のようになる。

S_VrI＝V_Hun／V_Hun・R₁₂＋reQ₇／R₉＋reD₄＋reD₅
１／2πfC₂／R₇＋reQ₅・A_V1……(5) よつて、(5)式からわかるように、リツプル除去
率S_VrIを大きくするには電圧増幅度A_V1を小さく
し、抵抗R₉およびコンデンサC₂の値を大きくす
ればよい。しかしながら、増幅器の電圧増幅度
A_V1はシステム構成上決まるので小さくできな
い。そうすると、抵抗R₉かコンデンサC₂の値を
大きくするしかないが、以下の理由により抵抗
R₉は必要以上大きくできない。

すなわち、第２図の増幅器に於いて、出力端子
５の直流電圧V₀は次のようになる。

V₀＝１／R₇／R₁₀（R₉／R₁₂＋１）｛Vcc−^R9 _R10（
V_BEQ5−V_BEQ7） −（V_BEQ5＋V_BEQ6＋V_BED4＋V_BED5）｝＋（V_B
EQ1＋V_BED1）……(6) 但し、V_BEQ1，V_BEQ5，V_BEQ6およびV_BEQ7はトラ
ンジスタＱ１，Ｑ５，Ｑ６およびQ₇の各々のベ
ース・エミツタ間電圧であり、V_BED1，V_BED5およ
びV_BED6はダイオードD₁，D₅およびD₆の順方向電
圧降下である。

通常、出力端子の直流電圧V₀は電源電圧Vcc
の半分、即ちV0＝１／2Vccと設定されており、
この値は(6)式の右辺第１項中のR₉／R₁₂（V_BEQ5− V_BEQ7）が０となり、あるいは電源電圧Vccに比
して極力無視できる値のとき成り立つ。しかし、
同一の半導体基板上に形成された集積回路増幅器
において製造上のバラツキを考慮した場合、
V_BEQ5とV_BEQ7の値は同一とはならない。このた
め、リツプル除去率S_VrIを大きくしようとして抵
抗R₉の値を大きくすると、前述したR₉／R₁₂（V_BEQ5 −V_BEQ7）の値が大きくバラツキ、電源電圧Vcc
に比して無視できない値となつて、V₀＝１／２Vcc の関係が大きくバラツイてしまう。よつて、製造
上のバラツキを考慮してもR₉／R₁₂（V_BEQ5−V_BEQ7）の値が電源電圧Vccに比して極力無視できるよう
にしたいので、無制限に大きくできず、リツプ除
去率S_VrIの値も制限を受けてしまう。

従つて、リツプル除去率S_VrIを大きくするため
には帰還端子２に接続されているコンデンサC₂
の容量値を大きくせざるを得ない。しかし、そう
するとコンデンサC₂の容量値が、経済性及び増
幅器の伝達特性から決まる実用的な値以上に大
きくしなければならず、コンデンサC₂の形状や
価格が増大し、このため、装置全体の経済性に劣
り、しかも形状が大きくなつてしまつていた。

従つて、本考案の目的は上記した従来の増幅器
の欠点を解消し、従来の増幅器と同一の外部接続
端子数および外部接続素子をもち、尚且つ、フリ
ツプル除去率が飛躍的に改善された増幅器を提供
することにある。

本発明による増幅器は、入力端子１１と、出力
端子１５と、電源端子１４と、基準端子１３と、
前記基準端子との間にコンデンサC₁₂が接続され
る帰還端子１２と、前記入力端子に供給される入
力信号を増幅し負帰還が施された第１の増幅回路
と、前記電源端子と前記基準端子との間に接続
され前記電源端子に供給される電源電圧を減衰さ
せるとともに当該電源電圧に重畳したリツプル分
を小さくした安定化電圧を動作電圧として前記第
１の増幅回路に供給する電源安定化回路１６と、
この電源安定化回路から入力バイアス電圧を得当
該バイアス電圧を前記第１の増幅回路の入力段に
供給する手段R₂₀₄，D₂₀₂，D₂₀₃と、差動型式に接
続された第１および第２のトランジスタQ₂₂，
Q₂₄を有する第２の増幅回路であつて、前記第
１の増幅回路からの信号を前記第１のトランジス
タQ₂₂のベースに受け当該信号を増幅して前記出
力端子に出力信号を発生する第２の増幅回路
と、前記電源端子と前記基準端子との間に接続さ
れ前記電源電圧の変動を除去する電源電圧変動除
去回路１７であつて、第３トランジスタQ₂₆、こ
の第３のトランジスタのベースおよびエミツタに
コレクタおよびベースがそれぞれ接続された第４
のトランジスタQ₂₇、前記第３のトランジスタの
ベースを前記電源端子に直流接続する手段R₂₉，
D₂₄，D₂₅、前記第４のトランジスタのベースお
よびエミツタを前記基準端子にそれぞれ直流接続
する手段R₂₈，R₃₂、およびベースが前記第４の
トランジスタのベースに接続されコレクタ−エミ
ツタ電流路が前記帰還端子と前記基準端子との間
に直流接続された第５のトランジスタQ₂₅を有す
る電源電圧変動除去回路１７と、前記第３のトラ
ンジスタのコレクタ電流を入力電流として受ける
電流ミラー回路D₂₃，Q₂₃と、この電流ミラー回
路の出力電流により前記第１および第２のトラン
ジスタに動作電流を供給する手段D₂₂，R₂₅と、
前記出力端子と前記第２のトランジスタのベース
との間に接続された第１の抵抗R₃₀および前記第
２のトランジスタのベースと前記帰還端子との間
に接続された第２の抵抗R₂₆を有する帰還回路と
を備えている。

以下、図面を参照して、本考案をより詳細に説
明する。

第３図は、本考案の原理を示した増幅器のブロ
ツク図である。即ち、増幅器′は入力端子１１、
帰還端子（又はフイルタ端子）１２、接地端子１
３、電源端子１４および出力端子１５を有してい
る。入力信号はカツプリングコンデンサC₁₁を介
して、入力端子１１へ供給され、帰還端子１２へ
はコンデンサC₁₂が接続されて出力端子１５から
の帰還信号の交流分を遮断する。増幅器′の出
力信号は、カツプリングコンデンサC₁₄を介して
スピーカ等の負荷R_Lへ供給される。そして、接
地端子１３は接地され、電源端子１４には直流電
源Vcc₁₁が供給されており、又電源端子１４はコ
ンデンサC₁₃を介して接地されている。かかる増
幅器′は、従来と同じ端子数ならびに外部接続
素子を有している。

従来と異なるのは増幅器′の内部回路構成で
ある。即ち、入力端子１１からの信号は第１の増
幅器へ入力され、そしてこの出力は第１の増幅
器と直流結合された第２の増幅器へ入力され
る。増幅器′の帰還端子１２は第２の増幅器
の帰還端子へ結ばれている。電源端子１４へ供給
される直流電圧は第２の増幅器へ供給されると
共に、電圧安定化回路１６を介して第１の増幅器
へ供給される。第２の増幅器には電源電圧変
動除去回路１７が内蔵されて供給される電圧を一
定にしている。この増幅器′を構成する上述し
た第１の増幅器、第２の増幅器、電圧安定化
回路１６および電源電圧変動除去回路１７は同一
の半導体基板に集積回路製造技術で構成されてい
る。

かかる増幅器′のリツプル除去率S_Vr′は前述
した如く、電源電圧に重畳しているリツプル分を
V_Hun′、増幅器′の出力電圧に現われるリツプ
ル分をV_HunA′とすれば、１／S_Vr′＝V_HunA′／V_Hun′
となる。この出力電圧に現われるフリツプル分
V_HunA′は、第１の増幅器の出力電圧に重畳し
たリツプル分V_Hunに第２の増幅器の電圧利
得Avをかけあわせた値と、第２の増幅器で
現われるリツプル分V_Hunとの和である。つま
り、１／S_Vr′＝（V_Hun・Av＋V_Hun）／V_Hun
となる。言い換えれば、第１の増幅器のリツプ
ル除去率１／SurにAvをかけたものと、第２
の増幅器のそれ１／S_Vrと和となり、１／
S_Vr′＝１／S_Vr・Av＋１／Surとなる。

ところで、第１および２図の従来例において、
リツプル除去率S_Vrを小さくする手段として、増
幅器の電圧利得Avの低下、帰還端子２に接続
されているコンデンサC₂の容量値の増大又は増
幅器の内部回路を構成している抵抗R₉の抵抗
R₉の抵抗値の増大があげられる。しかし、増幅
器の電圧利得Avの低下はシステム構成上の制
約から、又コンデンサC₂の容量値の増大は経済
性および占有面積の制約から、そして抵抗R₉の
抵抗値の増大は増幅器の直流出力電圧の制約か
らそれぞれ不可能であり、リツプル除去率S_Vrの
低減は不可能であつた。

そこで、本考案は第３図にその原理図を示して
いるように、第１および第２の増幅器および
を直流結合することによつて、第２の増幅器の
電圧利得Avを低下させてリツプル分を低減し、
そしてその低下させた分の利得を第１の増幅器
で補償するものである。つまり、増幅器′のシ
ステム構成上で決まる電圧増幅Av′は変更せず、
又外部接続素子や内部回路構成素子を変更せず、
第１および第２の増幅器およびを直流結合す
ることによつて、リツプル除去率の低減を達成し
たものである。

ここで注意すべきことは、増幅器′の出力電
圧に重畳しているリツプル分V_HunA′は、第１の
増幅器の出力のリツプル分V_Hunに第２の増
幅器の電圧利得Avをかけあわせたものと、
第２の増幅器によつて発生するリツプル分
V_Hunとの和であるということである。従つて、
第２の増幅器の電圧利得Avを低下させてこ
れで生じるリツプル分V_Hunを低減させても、
第１の増幅器の出力に重畳するリツプル分
V_Hunが大きければ、増幅器′の出力端子１５
に現われるリツプル分V_HunA′は第１の増幅器
のリツプル分V_Hunに第２の増幅器の電圧利
得Avをかけあわせた値V_Hun・Avが支配的
となり、リツプル除去率S_Vr′の低減は望めない。
故に、第１の増器で生じるリツプル分V_Hun
をできる限り小さくし、V_Hun・Ａ≪V_Hun
という関係を満たすために、言い換えれば１／
S_Vr・Av≫１／S_Vrとするために、第１の
増幅器への電源電圧供給は、電源端子１４から
電圧安定化回路１６を介して行なわれる。かくに
よつて、増幅器のリツプル除去率S_Vr′は１／
S_Vr′＝V_Hun／V_Hun′となり、その値は非常に低
減される。

このように、本考案の原理を示した第３図の増
幅器′は、外部端子および外部接続素子を変更
せず、システム構成上で決まる電圧利得をもち、
且つ、出力端子１５に現われるリツプル分
V_HunA′は第２の増幅器のそれV_Hunで決定され
るため、良好なリツプル除去率が得られる。

第４図は第３図の増幅器′は具体的に示した
回路図の一実施例である。第３図と同一のところ
は同一符号を記し、その説明は省略する。入力端
子１１に供給された入力信号は、一対の差動トラ
ンジスタQ₂₀₁，Q₂₀₂のトランジスタQ₂₀₁のベース
へ抵抗R₂₀₁を介して入力されて増幅される。トラ
ンジスタQ₂₀₂のコレクタには、抵抗R₂₀₂およダイ
オードＲ２０１の負荷が接続されると共に、これ
から差動トランジスタQ₂₀₁，Q₂₀₂の出力が取り出
され、トランジスタQ₂₀₃のベースへ供給される。
トランジスタQ₂₀₃のエミツタに抵抗R₂₀₅が接続さ
れ、コレクタにはコレクタ負荷抵抗R₂₀₇を持ち、
そして、このトランジスタQ₂₀₃のコレクタから出
力が取り出される。トランジスタQ₂₀₂のベースに
は、抵抗R₂₀₄およびダイオードD₂₀₂，D₂₀₃による
バイアス電位が供給され、差動トランジスタ
Q₂₀₁，Q₂₀₂のエミツタ共通接点は抵抗R₂₀₃を介し
て、接地端子１３へ接続されている。そして、ト
ランジスタQ₂₀₃のコレクタからは抵抗R₂₀₆を介し
てトランジスタQ₂₀₁のベースへ帰還が施されてい
る。かかるトランジスタQ₂₀₁〜Q₂₀₃、抵抗R₂₀₁〜
R₂₀₇およびダイオードD₂₀₁〜D₂₀₃で、第１の増幅
器が構成されている。

この第１の増幅器へは、電源端子１４からト
ランジスタQ₂₀₄、抵抗R₂₀₈およびダイオードD₂₀₄
〜D₂₀₉で構成される電圧安定化回路１６を介して
電源電圧が供給されている。

第１の増幅器の出力、即ちトランジスタQ₂₀₃
のコレクタ出力は、第２の増幅器の初段差動増
幅回路を構成するトランジスタQ₂₂のベースへ直
接入力される。トランジスタQ₂₂，Q₂₄で初段差
動増幅回路を構成し、これらのエミツタ共通接続
点には、ダイオードD₂₃およびトランジスタQ₂₃
で成る定電流源の定電流が抵抗R₂₅を介して供給
されている。そして、トランジスタQ₂₃と抵抗
R₂₅との接続点には一端が接地端子１３へ接続さ
れた定電圧ダイオードD₂₂の他端が接続されてい
る。

コレクタ負荷抵抗R₂₄をもつトランジスタQ₂₂
のコレクタから初段差動増幅回路の出力が取り出
され、この出力は駆動段トランジスタQ₂₉のベー
スへ入力される。トランジスタQ₂₉はエミツタ抵
抗R₃₁をもち、そしてこのコレクタには、ダイオ
ードD₂₃およびトランジスタQ₂₈で成る定電流源
の一定電流がダイオードチエーンD₂₆，D₂₇およ
びD₂₈を介して供給されている。トランジスタ
Q₂₉のコレクタは、また、等価的に一つのPNPト
ランジスタとして働く出力段複合トランジスタ
Q₃₁，Q₃₃のトランジスタQ₃₁のベースへ接続さ
れ、そうしてトランジスタQ₂₈のコレクタは、等
価的に一つのNPNトランジスタとして働くダー
リントン接続された出力段トランジスタQ₃₀，
Q₃₂のトランジスタQ₃₀のベースへ接続されてい
る。トランジスタQ₃₂およびQ₃₃の各々のエミツ
タは共通接続され、その共通接続点は出力端子１
５となる。

出力端子１５からは、初段差動増幅回路Q₂₄の
ベースへ抵抗R₃₀を介して帰還が施されており、
又そのベースは抵抗R₂₆を介して帰還端子１２へ
接続されている。帰還端子１２はコンデンサC₁₂
を介して接地されている。

電源端子１４と接地端子１３との間には、抵抗
R₂₉、ダイオードD₂₄およびD₂₅、トランジスタ
Q₂₇ならびに抵抗R₃₂の直列回路が挿入されてい
る。そして、トランジスタQ₂₇のベース・コレク
タ間にはトランジスタQ₂₆のエミツタ・ベース間
が接続され、トランジスタQ₂₆のコレクタはダイ
オードD₂₃へ、トランジスタQ₂₇のベースは抵抗
R₂₈を介してそれぞれ接地端子１３へ接続されて
いる。トランジスタQ₂₇のベースには、また、ト
ランジスタQ₂₅のベースが接続され、そのコレク
タは抵抗R₂₆へ、エミツタは抵抗R₂₇を介して接
地端子１３へそれぞれ接続されている。そして、
前述したように、トランジスタQ₂₇のベース・コ
レクタ間にはトランジスタQ₂₆のエミツタ・ベー
ス間が接続されており、このためトランジスタ
Q₂₇，Q₂₆による帰還ループが形成され、これら
各々のベース電位を一定に保つように働く。トラ
ンジスタQ₂₇のベース電位が一定に保たれるの
で、トランジスタQ₂₅のベース電位も一定となり
同トランジスタは定電流源として作用する。トラ
ンジスタQ₂₅に流れる定電流は抵抗R₃₀およびR₂₆
を流れる。したがつて、その電流値および抵抗
R₃₀，R₂₆の値により、出力端子１５を電源電圧
Vcc₁₁のほぼ半分とし、トランジスタQ₂₄のベー
スバイアス電圧をトランジスタQ₂₂のベースバイ
アス電圧に揃えることができる。しかも、帰還端
子１２に接続されるコンデンサC₁₂は電源リツプ
ルフイルタ用としても作用している。また、出力
端子１５の直流電位が変化しようとすると、同変
化はトランジスタQ₂₄に帰還され、その結果、ト
ランジスタQ₂₂，Q₂₉，Q₃₁，Q₃₃（Q₃₀，Q₃₂）の働
きにより、その変化が打ち消される。つまり、直
流負帰還回路を構成している。よつて、トランジ
スタQ₂₅〜Q₂₇、抵抗R₂₇〜R₂₉，R₃₂ならびにダイ
オードD₂₃〜D₂₅で、電源端子１４に供給される
電源電圧の変動を除去する電源電圧変動除去回路
１７を構成している。そしてさらに、抵抗R₂₆，
R₃₀およびコンデンサC₂と協働して負帰還回路の
一部をも構成している。

以上説明した初段差動増幅回路、駆動段、出力
段および電源電圧変動除去回路１７で第２の増幅
器が構成されている。

そして、かかる第１の増幅器、電圧安定化回
路１６および第２の増幅器は、増幅器′とし
て同一の半導体基板上に形成されている。

かかる増幅器′において、今電源ラインに重
畳しているリツプル分の実効値をV_Hun、周波数
をとすれば、第１および第２の増幅器および
のリツプル除去率S_Vr〓，S_Vr〓は、それぞれ電圧
安定化回路１６および電源電圧変動除去回路１７
の働により、おおよそ以下の(7)および(8)式で示さ
れる。

S_Vr〓＝｜V_Hun／｛V_Hun×reD₂₂／１／hoeQ₂₃ ×γe_D204＋γe_D205＋γe_D206＋＋γe_D207＋γe_D
208＋γe_D209／R₂₀₈＋γe_D204＋γe_D205＋γe_D206＋γe
_D207＋γe_D208＋γe_D209 ×（γe_D202＋γe_D203／R₂₀₄＋γe_D202＋γe_D203−R₂₀₇／１／hoeQ₂₀₃×R₂₀₁＋１／2πfC₁₁／R₂₀₆＋R₂₀₁＋１／2πfC₁₁）×Av｝｜…(7) S_Vr〓＝｜V_Hun／〔｛V_Hun×R₃₂＋γe_Q27／R₂₉＋γe_D24
＋γe_D25×１／2πfC₁₂ −V_Hun×reQ₂₂／１／hoeQ₂₃×γe_D204＋γe_D205＋γe_D2
06＋γe_D207＋γe_D208＋γe_D209／R₂₀₈＋γe_D204＋γe_D
205＋γe_D206＋γe_D207＋γe_D208＋γe_D209 ×（γe_D202＋γe_D203／R₂₀₄＋γe_D202＋γe_D203−R₂₀₇／１／hoeQ₂₃×R₂₀₁＋１／2πfC₁₁／R₂₀₆＋R₂₀₁＋１／2
πfC₁₁）×Av｝×Av〕｜…(8) 上記(7)，(8)式において、各定数を実用的な値と
してVcc＝13V，V_Hun＝300mvrms，＝100Hz，
R₂₉＝33kΩ，R₃₂＝90Ω，R₂₀₁＝890Ω，R₂₀₄＝
35kΩ，R₂₀₆＝R₂₀₇＝5.6kΩ，R₂₇＝180Ω，R₂₀₈
＝10kΩ，γe_Q25＝170Ω，γe_Q27＝85Ω，γe_D22＝50
Ω，γe_D24＝γe_D24＝85Ω，１／hoe_Q23＝100kΩ，
γe_D202＝γe_D203＝260Ω，γe_D204＝γe_D205＝γe_D206＝
γe_D207＝γe_D208＝γe_D209＝110Ω、１／hoe_Q203＝
100kΩ、C₁₁＝10μFおよびC₁₂＝220μFとし、そし
て、抵抗R₂₀₁およびR₂₀₆およびR₃₀に抵抗比を設
定して第１の増幅器の電圧利得Avを5.6、第
２の増幅器のそれAvを100とすれば、 S_Vr〓＝900000 …(8) S_Vr〓＝93 …(9) となる。よつて、増幅器′の出力電圧に現われ
るリツプル分V_HunAは、 V_HunA＝V_Hun×１／S_Vr〓×Av＋V_Hun ×１／S_Vr〓 …(10) となる。上記(8)および(9)式よりS_Vr〓≫S_Vr〓であ
り、故に(10)式より出力電圧に現われるリツプル分
V_HunAは、第２の増幅器で生じるリツプル分
V_Hunが支配的となる。これは、第２の増幅器に
供給される電源電圧が電圧安定化回路１６を介し
て供給されるためである。従つて、かかる増幅器
′のリツプル除去率S_Ur′は第２の増幅器のリ
ツプル除去率S_Vr〓で決定される。尚、第２の増幅
器と供給される電源電位は、電圧安定化回路１６
を用いずに何らかの手段、例えば抵抗によつて、
電源電圧V_CC11より減衰させたものでもよい。こ
れは、電源電圧が小さくなるとこれに重畳してい
るリツプル分も小さくなるからである。又、増幅
器′の電圧利得Av′は第１および第２の増幅器
，の各々の電圧利得Av，Avの積とな
り、その値はAv′＝Av×Av＝5.6・100＝560
（55d_B）であり、従来と同じ電圧利得である。

このように、かかる増幅器I′は従来と同じ電圧
利得（55d_B）をもち、尚且つ、そのリツプル除去
率は従例と比較して（S_Vr′＝93）／（S_Vr＝17）＝
5.5倍改善できる。即ち、本実施例の増幅器はそ
のリツプル除去率が第２の増幅器のそれで決定さ
れるため、第２図の従来例に比して各々の電圧利
得比であるAv／Avだけ改善できる。

以上のように、本考案の如く、第１および第２
の増幅器を直流結合し、第１の増幅器に電圧安定
化回路を介して電源電圧を供給すれば、外部接続
素子を変更せず、且つ電圧利得も一定で、リツプ
ル除去率を飛躍的に改善された増幅器を提供でき
る。

尚、本考案は上述した実施例に限定されるもの
ではない。例えば、３個の増幅器を直流結合し、
初段および中段の増幅器に電圧安定化回路を介し
て電源電圧を供給し、これらで発生するリツプル
分を極めて小さくすれば、本考案と同じ作用・効
果を得ることができる。又、増幅器の内部回路構
成も種々の変形が可能である。

【図面の簡単な説明】

第１図は一般的な増幅器のブロツク図、第２図
は従来の増幅器の具体的な回路図、第３図は本考
案の原理を示す増幅器のブロツク図、第４図は第
３図の原理ブロツク図を具体的に示した一実施例
の回路図である。１１……入力端子、１５……出力端子、１４…
…電源端子、１３……基準端子、C₁₂……コンデ
ンサ、１２……帰還端子、……第１の増幅回
路、１６……電源安定化回路、R₂₀₄，D₂₀₂，D₂₀₃
……入力バイアス電圧供給手段、Q₂₂……第１ト
ランジスタ、Q₂₄……第２トランジスタ、……
第２の増幅回路、１７……変動除去回路、Q₂₆…
…第３トランジスタ、Q₂₇……第４トランジス
タ、Q₂₅……第５トランジスタ、D₂₃，Q₂₃……電
流ミラー回路、R₃₀……第１抵抗、R₂₆……第２
抵抗。

Claims

【実用新案登録請求の範囲】

入力端子と、出力端子と、電源端子と、基準端
子と、前記基準端子との間にコンデンサが接続さ
れる帰還端子と、前記入力端子に供給される入力
信号を増幅し負帰還が施された第１の増幅回路
と、前記電源端子と前記基準端子との間に接続さ
れ前記電源端子に供給される電源電圧を減衰させ
るとともに当該電源電圧に重畳したリツプル分を
小さくした安定化電圧を動作電圧として前記第１
の増幅回路に供給する電源安定化回路と、この電
源安定化回路から入力バイアス電圧を得当該バイ
アス電圧を前記第１の増幅回路の入力段に供給す
る手段と、差動型式に接続された第１および第２
のトランジスタを有する第２の増幅回路であつ
て、前記第１の増幅回路からの信号を前記第１の
トランジスタのベースに受け当該信号を増幅して
前記出力端子に出力信号を発生する第２の増幅回
路と、前記電源端子と前記基準端子との間に接続
され前記電源電圧の変動を除去する電源電圧変動
除去回路であつて、第３のトランジスタ、この第
３のトランジスタのベースおよびエミツタにコレ
クタおよびベースがそれぞれ接続された第４のト
ランジスタ、前記第３のトランジスタのベースを
前記電源端子に直流接続する手段、前記第４のト
ランジスタのベースおよびエミツタを前記基準端
子にそれぞれ直流接続する手段、およびベースが
前記第４のトランジスタのベースに接続されコレ
クタ−エミツタ電流路が前記帰還端子と前記基準
端子との間に直流接続された第５のトランジスタ
を有する電源電圧変動除去回路と、前記第３のト
ランジスタのコレクタ電流を入力電流として受け
る電流ミラー回路と、この電流ミラー回路の出力
電流により前記第１および第２のトランジスタに
動作電流を供給する手段と、前記出力端子と前記
第２のトランジスタのベースとの間に接続された
第１の抵抗および前記第２のトランジスタのベー
スと前記帰還端子との間に接続された第２の抵抗
を有する帰還回路とを備え、前記出力端子に現わ
れる電源リツプル成分が前記第２の増幅回路が発
生する電源リツプル成分で実質的に決定されるよ
うにした増幅器。