JPH0134490B2 - - Google Patents
Info
- Publication number
- JPH0134490B2 JPH0134490B2 JP58147993A JP14799383A JPH0134490B2 JP H0134490 B2 JPH0134490 B2 JP H0134490B2 JP 58147993 A JP58147993 A JP 58147993A JP 14799383 A JP14799383 A JP 14799383A JP H0134490 B2 JPH0134490 B2 JP H0134490B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signals
- multiplexing
- multiplexed digital
- multiplexed
- order group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、受信側に於けるｍ×ｎ多重デイジタ
ル信号の多重分離の為の同期を容易にした同期方
式に関するものである。
ル信号の多重分離の為の同期を容易にした同期方
式に関するものである。
従来技術と問題点
デイジタル多重変換装置でｍ×ｎ＝Ｎ多重し、
受信側では多重分離する前の高次群で同期をとる
のが一般的である。しかし、高速伝送を行う場合
は、高次群で同期をとることが回路素子の遅延等
による制約から困難となる場合が多い。その為
に、ｍ多重したデイジタル信号、即ち高次群をｎ
多重分離したデイジタル信号について同期をとる
ことが考えられる。その場合は、ｎ多重分離する
為にヘツダを付加する必要があると共に、高次群
についての簡単な同期回路が必要となる。
受信側では多重分離する前の高次群で同期をとる
のが一般的である。しかし、高速伝送を行う場合
は、高次群で同期をとることが回路素子の遅延等
による制約から困難となる場合が多い。その為
に、ｍ多重したデイジタル信号、即ち高次群をｎ
多重分離したデイジタル信号について同期をとる
ことが考えられる。その場合は、ｎ多重分離する
為にヘツダを付加する必要があると共に、高次群
についての簡単な同期回路が必要となる。
第１図はＮ多重化の説明図、第２図は送信側の
多重化装置の要部ブロツク図、第３図は受信側の
多重分離装置の要部ブロツク図であり、Ｎ＝９の
場合を示すものである。即ち、第１図に示すよう
に、＃１〜＃９のチヤネルのデイジタル信号を
１／feの周期毎に多重化して、フレームパターン
Ｆを付加するものである。このＮ多重デイジタル
信号の各チヤネル対応のタイムスロツトは、１／
fh（なおfh＝fe×Ｍ、又Ｍ＝Ｎ＋Ｆ）となる。こ
のような多重化を行う第２図に示す構成に於いて
は、周波数fhの発振器OSC１の出力信号をカウン
タCTR１でカウントし、カウント出力をＮ多重
化用のクロツク信号として多重化部MUX１に供
給し、且つフレームパターン発生器FPG１にＮ
多重化毎のクロツク信号を供給し、フレームパタ
ーン発生器FPG１からのフレームパターンＦを
多重化装置MUX１に供給して、各チヤネルのデ
イジタル信号のＮ多重毎にフレームパターンＦを
付加して送出するものである。
多重化装置の要部ブロツク図、第３図は受信側の
多重分離装置の要部ブロツク図であり、Ｎ＝９の
場合を示すものである。即ち、第１図に示すよう
に、＃１〜＃９のチヤネルのデイジタル信号を
１／feの周期毎に多重化して、フレームパターン
Ｆを付加するものである。このＮ多重デイジタル
信号の各チヤネル対応のタイムスロツトは、１／
fh（なおfh＝fe×Ｍ、又Ｍ＝Ｎ＋Ｆ）となる。こ
のような多重化を行う第２図に示す構成に於いて
は、周波数fhの発振器OSC１の出力信号をカウン
タCTR１でカウントし、カウント出力をＮ多重
化用のクロツク信号として多重化部MUX１に供
給し、且つフレームパターン発生器FPG１にＮ
多重化毎のクロツク信号を供給し、フレームパタ
ーン発生器FPG１からのフレームパターンＦを
多重化装置MUX１に供給して、各チヤネルのデ
イジタル信号のＮ多重毎にフレームパターンＦを
付加して送出するものである。
受信側に於いては、第３図に示すように、同期
回路FSY１によりフレームパターンＦを検出し
てフレーム同期をとり、カウンタCTR２を制御
して多重分離装置DMUX１に多重分離用のクロ
ツク信号を供給し、同期回路FSY１で同期をと
つた多重デイジタル信号を多重分離装置DMUX
１に入力して、各チヤネル＃１〜＃９のデイジタ
ル信号に分離する。
回路FSY１によりフレームパターンＦを検出し
てフレーム同期をとり、カウンタCTR２を制御
して多重分離装置DMUX１に多重分離用のクロ
ツク信号を供給し、同期回路FSY１で同期をと
つた多重デイジタル信号を多重分離装置DMUX
１に入力して、各チヤネル＃１〜＃９のデイジタ
ル信号に分離する。
このような多重化方式に於いては、高次群で同
期をとることになり、高速伝送の場合には、前述
のように、回路素子の遅延等により同期をとるこ
とが困難となる。従つて比較的低速伝送の場合に
適用されている。
期をとることになり、高速伝送の場合には、前述
のように、回路素子の遅延等により同期をとるこ
とが困難となる。従つて比較的低速伝送の場合に
適用されている。
第４図は従来のｍ×ｎ＝Ｎの多重化の説明図、
第５図は送信側の多重化装置の要部ブロツク図、
第６図は受信側の多重分離装置の要部ブロツク図
であり、ｍ＝３、ｎ＝３とした場合についてのも
のである。第４図に示すように、チヤネル＃１〜
＃３、＃４〜＃６、＃７〜＃９のデイジタル信号
を１／feの周期毎に多重化してそれぞれ同一のフ
レームパターンＦを付加し、３チヤネル毎の多重
デイジタル信号ｍ１，ｍ２，ｍ３を多重化してヘ
ツダＨを付加し、ｍ×ｎ多重デイジタル信号とす
るもので、ｍ多重デイジタル信号の１タイムスロ
ツトは１／fmとなり、ｍ×ｎ多重デイジタル信
号の１タイムスロツトは１／fh′となる。
第５図は送信側の多重化装置の要部ブロツク図、
第６図は受信側の多重分離装置の要部ブロツク図
であり、ｍ＝３、ｎ＝３とした場合についてのも
のである。第４図に示すように、チヤネル＃１〜
＃３、＃４〜＃６、＃７〜＃９のデイジタル信号
を１／feの周期毎に多重化してそれぞれ同一のフ
レームパターンＦを付加し、３チヤネル毎の多重
デイジタル信号ｍ１，ｍ２，ｍ３を多重化してヘ
ツダＨを付加し、ｍ×ｎ多重デイジタル信号とす
るもので、ｍ多重デイジタル信号の１タイムスロ
ツトは１／fmとなり、ｍ×ｎ多重デイジタル信
号の１タイムスロツトは１／fh′となる。
このような多重化を行う第５図に示す多重化装
置に於いては、周波数fh′の発振器OSC２の出力
信号をカウンタCTR２でカウントし、周波数fm
のカウント出力信号をカウンタCTR３でカウン
トして、そのカウント出力信号を多重化部
MUXa，MUXb，MUXcの多重化用クロツク信
号として供給し、且つカウンタCTR３からフレ
ームパターン発生器FPG２にフレームパターン
Ｆを発生させる為のクロツク信号を供給する。そ
れにより、多重化部MUXa，MUXb，MUXcに
より多重化されたデイジタル信号には同一のフレ
ームパターンＦが付加され、第４図に示すような
多重デイジタル信号ｍ１，ｍ２，ｍ３となる。又
カウンタCTR２から多重化部MUX２に多重化用
クロツク信号を供給し、且つヘツダ発生器HDG
にヘツダＨを発生させる為のクロツク信号を供給
する。それにより、第４図に示すように、所定の
周期毎にヘツダＨが付加されたｍ×ｎ多重デイジ
タル信号が多重化部MUX２から送出される。
置に於いては、周波数fh′の発振器OSC２の出力
信号をカウンタCTR２でカウントし、周波数fm
のカウント出力信号をカウンタCTR３でカウン
トして、そのカウント出力信号を多重化部
MUXa，MUXb，MUXcの多重化用クロツク信
号として供給し、且つカウンタCTR３からフレ
ームパターン発生器FPG２にフレームパターン
Ｆを発生させる為のクロツク信号を供給する。そ
れにより、多重化部MUXa，MUXb，MUXcに
より多重化されたデイジタル信号には同一のフレ
ームパターンＦが付加され、第４図に示すような
多重デイジタル信号ｍ１，ｍ２，ｍ３となる。又
カウンタCTR２から多重化部MUX２に多重化用
クロツク信号を供給し、且つヘツダ発生器HDG
にヘツダＨを発生させる為のクロツク信号を供給
する。それにより、第４図に示すように、所定の
周期毎にヘツダＨが付加されたｍ×ｎ多重デイジ
タル信号が多重化部MUX２から送出される。
受信側に於いては、第６図に示すように、ヘツ
ダ検出部HDTによりｍ×ｎ多重デイジタル信号
のヘツダＨが検出され、このヘツダＨの検出信号
と共に受信したｍ×ｎ多重デイジタル信号を多重
分離部DMUX２に加える。多重分離部DMUX２
では、ヘツダ検出信号に基づいて、多重デイジタ
ル信号ｍ１，ｍ２，ｍ３の順序で分離してそれぞ
れフレーム同期回路FSYa，FSYb，FSYcに加
え、それぞれのフレーム同期回路FSYa，FSYb，
FSYcに於いてフレームパターンＦを検出して同
期をとり、カウンタCTRa，CTRb，CTRcを制
御して、多重分離部DMUXa，DMUXb，
DMUXcに多重分離用のクロツク信号を供給し、
それぞれチヤネル＃１〜＃９のデイジタル信号に
分離するものである。
ダ検出部HDTによりｍ×ｎ多重デイジタル信号
のヘツダＨが検出され、このヘツダＨの検出信号
と共に受信したｍ×ｎ多重デイジタル信号を多重
分離部DMUX２に加える。多重分離部DMUX２
では、ヘツダ検出信号に基づいて、多重デイジタ
ル信号ｍ１，ｍ２，ｍ３の順序で分離してそれぞ
れフレーム同期回路FSYa，FSYb，FSYcに加
え、それぞれのフレーム同期回路FSYa，FSYb，
FSYcに於いてフレームパターンＦを検出して同
期をとり、カウンタCTRa，CTRb，CTRcを制
御して、多重分離部DMUXa，DMUXb，
DMUXcに多重分離用のクロツク信号を供給し、
それぞれチヤネル＃１〜＃９のデイジタル信号に
分離するものである。
このｍ×ｎ多重デイジタル信号に於いて、発振
器OSC２の発振周波数fh′は、第１図に示す多重
化の場合に比較して、少なくともヘツダＨを付加
する分だけ高くなり、受信側では、ｎ組の多重デ
イジタル信号の順序を識別する為に、ヘツダＨを
検出して同期をとるヘツダ検出部HDT等の同期
回路を必要とするものである。この同期回路は、
高次群について同期をとるものであるから、高速
回路素子により構成する必要がある。
器OSC２の発振周波数fh′は、第１図に示す多重
化の場合に比較して、少なくともヘツダＨを付加
する分だけ高くなり、受信側では、ｎ組の多重デ
イジタル信号の順序を識別する為に、ヘツダＨを
検出して同期をとるヘツダ検出部HDT等の同期
回路を必要とするものである。この同期回路は、
高次群について同期をとるものであるから、高速
回路素子により構成する必要がある。
発明の目的
本発明は、ｍ×ｎ多重デイジタル信号に対して
ヘツダを付加することなく多重化し、受信側に於
いては、低次群で同期をとつて多重分離を行うこ
とができるようにすることを目的とするものであ
る。
ヘツダを付加することなく多重化し、受信側に於
いては、低次群で同期をとつて多重分離を行うこ
とができるようにすることを目的とするものであ
る。
発明の構成
本発明は、送信側から高次群のｍ×ｎ多重デイ
ジタル信号を送出し、この高次群のｍ×ｎ多重デ
イジタル信号を受信した受信側で、ｎ多重分離し
た低次群のｍ多重デイジタル信号をｍ多重分離す
る同期方式に於いて、前記送信側に、デイジタル
信号をｍ多重化して低次群のｍ多重デイジタル信
号とする多重化手段と、この多重化手段により多
重化されたｎ個の低次群のｍ多重デイジタル信号
にそれぞれ異なるフレームパターンを付加してそ
のままｎ多重化し、高次群のｍ×ｎ多重デイジタ
ル信号とする多重化手段とを設け、且つ、前記受
信側に、前記高次群のｍ×ｎ多重デイジタル信号
を受信してｎ個の低次群のｍ多重デイジタル信号
に分離する分離手段と、この分離手段により多重
分離された低次群のｍ多重デイジタル信号をｍ多
重分離する分離手段とを設けて、この分離手段に
於いて低次群のｍ多重デイジタル信号に付加され
たフレームパターンを識別してｍ多重分離の同期
をとるものであり、高次群のｍ×ｎ多重デイジタ
ル信号にはヘツダを付加しないものである。以下
実施例について詳細に説明する。
ジタル信号を送出し、この高次群のｍ×ｎ多重デ
イジタル信号を受信した受信側で、ｎ多重分離し
た低次群のｍ多重デイジタル信号をｍ多重分離す
る同期方式に於いて、前記送信側に、デイジタル
信号をｍ多重化して低次群のｍ多重デイジタル信
号とする多重化手段と、この多重化手段により多
重化されたｎ個の低次群のｍ多重デイジタル信号
にそれぞれ異なるフレームパターンを付加してそ
のままｎ多重化し、高次群のｍ×ｎ多重デイジタ
ル信号とする多重化手段とを設け、且つ、前記受
信側に、前記高次群のｍ×ｎ多重デイジタル信号
を受信してｎ個の低次群のｍ多重デイジタル信号
に分離する分離手段と、この分離手段により多重
分離された低次群のｍ多重デイジタル信号をｍ多
重分離する分離手段とを設けて、この分離手段に
於いて低次群のｍ多重デイジタル信号に付加され
たフレームパターンを識別してｍ多重分離の同期
をとるものであり、高次群のｍ×ｎ多重デイジタ
ル信号にはヘツダを付加しないものである。以下
実施例について詳細に説明する。
発明の実施例
第７図は、本発明の実施例の多重化の説明図で
あり、ｍ＝３、ｎ＝３（Ｎ＝９）の場合について
のものである。ｍ多重デイジタル信号としてフレ
ームパターンを付加する点については、第４図に
示す従来例と同様であるが、各フレームパターン
Ｆ１，Ｆ２，Ｆ３をそれぞれ異なるパターンとす
るものである。このフレームパターンＦ１，Ｆ
２，Ｆ３を付加して多重デイジタル信号ｍ１，ｍ
２，ｍ３とし、受信側で多重デイジタル信号ｍ
１，ｍ２，ｍ３をフレームパターンＦ１，Ｆ２，
Ｆ３により識別可能とするものである。そしてｍ
多重デイジタル信号をｎ多重化するものである
が、ヘツダＨを付加しないものである。従つて、
ｍ×ｎ多重デイジタル信号の１タイムスロツトの
周期を１／fh″とすると、fh″＜fh′となる。即ち、
従来例のｍ×ｎ多重デイジタル信号に比較して、
同一伝送速度とすると、伝送情報量を多くするこ
とができることになる。
あり、ｍ＝３、ｎ＝３（Ｎ＝９）の場合について
のものである。ｍ多重デイジタル信号としてフレ
ームパターンを付加する点については、第４図に
示す従来例と同様であるが、各フレームパターン
Ｆ１，Ｆ２，Ｆ３をそれぞれ異なるパターンとす
るものである。このフレームパターンＦ１，Ｆ
２，Ｆ３を付加して多重デイジタル信号ｍ１，ｍ
２，ｍ３とし、受信側で多重デイジタル信号ｍ
１，ｍ２，ｍ３をフレームパターンＦ１，Ｆ２，
Ｆ３により識別可能とするものである。そしてｍ
多重デイジタル信号をｎ多重化するものである
が、ヘツダＨを付加しないものである。従つて、
ｍ×ｎ多重デイジタル信号の１タイムスロツトの
周期を１／fh″とすると、fh″＜fh′となる。即ち、
従来例のｍ×ｎ多重デイジタル信号に比較して、
同一伝送速度とすると、伝送情報量を多くするこ
とができることになる。
第８図は、本発明の実施例の送信側の多重化装
置の要部ブロツク図であり、周波数fh″の発振器
OSC３の出力信号をカウンタCTR４によりカウ
ントし、周波数fm′のカウント出力信号をカウン
タCTR５によりカウントして、多重化部
MUXA，MUXB，MUXCに、それぞれ多重化
用のクロツク信号を供給し、且つフレームパター
ン発生器FPGA，FPGB，FPGCに多重化毎にフ
レームパターンＦ１，Ｆ２，Ｆ３を発生させる為
のクロツク信号を供給し、それぞれ異なるフレー
ムパターンＦ１，Ｆ２，Ｆ３を付加された多重デ
イジタル信号を多重化部MUX３に加え、カウン
タCTR４からの多重化用のクロツク信号により
多重化を行い、ｍ×ｎ多重デイジタル信号として
多重化部MUX３から送出する。即ち第７図に示
すように、ｍ×ｎ多重デイジタル信号は、ｍ１，
ｍ２，ｍ３，ｍ１，ｍ２，…となるものである。
置の要部ブロツク図であり、周波数fh″の発振器
OSC３の出力信号をカウンタCTR４によりカウ
ントし、周波数fm′のカウント出力信号をカウン
タCTR５によりカウントして、多重化部
MUXA，MUXB，MUXCに、それぞれ多重化
用のクロツク信号を供給し、且つフレームパター
ン発生器FPGA，FPGB，FPGCに多重化毎にフ
レームパターンＦ１，Ｆ２，Ｆ３を発生させる為
のクロツク信号を供給し、それぞれ異なるフレー
ムパターンＦ１，Ｆ２，Ｆ３を付加された多重デ
イジタル信号を多重化部MUX３に加え、カウン
タCTR４からの多重化用のクロツク信号により
多重化を行い、ｍ×ｎ多重デイジタル信号として
多重化部MUX３から送出する。即ち第７図に示
すように、ｍ×ｎ多重デイジタル信号は、ｍ１，
ｍ２，ｍ３，ｍ１，ｍ２，…となるものである。
第９図は、本発明の実施例の受信側の多重分離
装置の要部ブロツク図であり、多重分離部
DMUX３に入力されたｍ×ｎ多重デイジタル信
号は、直列並列変換によりｎ個の並列信号に変換
される。即ち３×３多重デイジタル信号は３個の
３多重デイジタル信号に変換される。この場合、
並列信号に変換されたｍ多重デイジタル信号の順
序は任意であり、例えばｍ２，ｍ３，ｍ１の順序
となつて出力される場合もあり、並列的に各フレ
ーム同期回路FSYA，FSYB，FSYCに入力され
る。
装置の要部ブロツク図であり、多重分離部
DMUX３に入力されたｍ×ｎ多重デイジタル信
号は、直列並列変換によりｎ個の並列信号に変換
される。即ち３×３多重デイジタル信号は３個の
３多重デイジタル信号に変換される。この場合、
並列信号に変換されたｍ多重デイジタル信号の順
序は任意であり、例えばｍ２，ｍ３，ｍ１の順序
となつて出力される場合もあり、並列的に各フレ
ーム同期回路FSYA，FSYB，FSYCに入力され
る。
フレーム同期回路FSYAでは、入力されたｍ多
重デイジタル信号ｍ１，ｍ２，ｍ３のフレームパ
ターンＦ１，Ｆ２，Ｆ３について、フレームパタ
ーンＦ１を検出し、そのフレームパターンＦ１が
付加された多重デイジタル信号ｍ１についてフレ
ーム同期をとり、カウンタCTRAを制御して多
重分離部DMUXAに多重分離用のクロツク信号
を供給し、多重分離部DMUXAはそのクロツク
信号に基づいてチヤネル＃１、＃２、＃３のデイ
ジタル信号に分離する。又フレーム同期回路
FSYBでは、入力されたｍ多重デイジタル信号ｍ
１，ｍ２，ｍ３のフレームパターンＦ１，Ｆ２，
Ｆ３について、フレームパターンＦ２を検出し、
そのフレームパターンＦ２が付加された多重デイ
ジタル信号ｍ２についてフレーム同期をとり、カ
ウンタCTRBを制御して多重分離部DMUXBに
多重分離用のクロツク信号を供給し、多重分離部
DMUXBはそのクロツク信号に基づいてチヤネ
ル＃４、＃５、＃６のデイジタル信号に分離す
る。又フレーム同期回路FSYCでは、入力された
ｍ多重デイジタル信号ｍ１，ｍ２，ｍ３のフレー
ムパターンＦ１，Ｆ２，Ｆ３について、フレーム
パターンＦ３を検出し、そのフレームパターンＦ
３が付加された多重デイジタル信号ｍ３について
フレーム同期をとり、カウンタCTRCを制御して
多重分離部DMUXCに多重分離用のクロツク信
号を供給し、多重分離部DMUXCはそのクロツ
ク信号に基づいてチヤネル＃７、＃８、＃９のデ
イジタル信号に分離する。
重デイジタル信号ｍ１，ｍ２，ｍ３のフレームパ
ターンＦ１，Ｆ２，Ｆ３について、フレームパタ
ーンＦ１を検出し、そのフレームパターンＦ１が
付加された多重デイジタル信号ｍ１についてフレ
ーム同期をとり、カウンタCTRAを制御して多
重分離部DMUXAに多重分離用のクロツク信号
を供給し、多重分離部DMUXAはそのクロツク
信号に基づいてチヤネル＃１、＃２、＃３のデイ
ジタル信号に分離する。又フレーム同期回路
FSYBでは、入力されたｍ多重デイジタル信号ｍ
１，ｍ２，ｍ３のフレームパターンＦ１，Ｆ２，
Ｆ３について、フレームパターンＦ２を検出し、
そのフレームパターンＦ２が付加された多重デイ
ジタル信号ｍ２についてフレーム同期をとり、カ
ウンタCTRBを制御して多重分離部DMUXBに
多重分離用のクロツク信号を供給し、多重分離部
DMUXBはそのクロツク信号に基づいてチヤネ
ル＃４、＃５、＃６のデイジタル信号に分離す
る。又フレーム同期回路FSYCでは、入力された
ｍ多重デイジタル信号ｍ１，ｍ２，ｍ３のフレー
ムパターンＦ１，Ｆ２，Ｆ３について、フレーム
パターンＦ３を検出し、そのフレームパターンＦ
３が付加された多重デイジタル信号ｍ３について
フレーム同期をとり、カウンタCTRCを制御して
多重分離部DMUXCに多重分離用のクロツク信
号を供給し、多重分離部DMUXCはそのクロツ
ク信号に基づいてチヤネル＃７、＃８、＃９のデ
イジタル信号に分離する。
前述のように、高次群の多重デイジタル信号を
処理する多重分離部DMUX３は、単に直列並列
変換により、ｍ×ｎ多重デイジタル信号をｎ個に
分離してｍ多重デイジタル信号とするものである
から、高次群に於けるフレーム同期を必要としな
いものとなり、低次群の多重デイジタル信号につ
いて、同期回路FSYA，FSYB，FSYCでフレー
ム同期をとり、同期分離部DMUXA、DMUXB、
DMUXCにより各チヤネルのデイジタル信号に
分離するものである。
処理する多重分離部DMUX３は、単に直列並列
変換により、ｍ×ｎ多重デイジタル信号をｎ個に
分離してｍ多重デイジタル信号とするものである
から、高次群に於けるフレーム同期を必要としな
いものとなり、低次群の多重デイジタル信号につ
いて、同期回路FSYA，FSYB，FSYCでフレー
ム同期をとり、同期分離部DMUXA、DMUXB、
DMUXCにより各チヤネルのデイジタル信号に
分離するものである。
発明の効果
以上説明したように、本発明は、送信側に、デ
イジタル信号をｍ多重化して低次群のｍ多重デイ
ジタル信号とする多重化部MUXA，MUXB，
MUXC等の多重化手段と、この多重化手段によ
り多重化されたｎ個の低次群のｍ多重デイジタル
信号にそれぞれ異なるフレームパターンＦ１，Ｆ
２，Ｆ３をフレームパターン発生器FPGA，
FPGB，FPGC等から付加し、そのままｎ多重化
して高次群のｍ×ｎ多重デイジタル信号とする多
重化部MUX３等の多重化手段とを設け、又受信
側に、高次群のｍ×ｎ多重デイジタル信号をｎ個
の低次群のｍ多重デイジタル信号に分離する多重
分離部DMUX３等の分離手段と、この分離手段
により分離された低次群のｍ多重デイジタル信号
をｍ多重分離する多重分離部DMUXA，
DMUXB，DMUXC等の多重分離手段とを設け、
低次群のｍ多重デイジタル信号に付加されたフレ
ームパターンＦ１，Ｆ２，Ｆ３を識別して、ｍ多
重分離の同期をとるものであり、高次群のｍ×ｎ
多重デイジタル信号に対してフレーム同期をとる
ものではないから、受信側の多重分離部DMUX
３等の分離手段は、単に直列並列変換を行う機能
を有する構成で済むことになり、経済化を図るこ
とができる。
イジタル信号をｍ多重化して低次群のｍ多重デイ
ジタル信号とする多重化部MUXA，MUXB，
MUXC等の多重化手段と、この多重化手段によ
り多重化されたｎ個の低次群のｍ多重デイジタル
信号にそれぞれ異なるフレームパターンＦ１，Ｆ
２，Ｆ３をフレームパターン発生器FPGA，
FPGB，FPGC等から付加し、そのままｎ多重化
して高次群のｍ×ｎ多重デイジタル信号とする多
重化部MUX３等の多重化手段とを設け、又受信
側に、高次群のｍ×ｎ多重デイジタル信号をｎ個
の低次群のｍ多重デイジタル信号に分離する多重
分離部DMUX３等の分離手段と、この分離手段
により分離された低次群のｍ多重デイジタル信号
をｍ多重分離する多重分離部DMUXA，
DMUXB，DMUXC等の多重分離手段とを設け、
低次群のｍ多重デイジタル信号に付加されたフレ
ームパターンＦ１，Ｆ２，Ｆ３を識別して、ｍ多
重分離の同期をとるものであり、高次群のｍ×ｎ
多重デイジタル信号に対してフレーム同期をとる
ものではないから、受信側の多重分離部DMUX
３等の分離手段は、単に直列並列変換を行う機能
を有する構成で済むことになり、経済化を図るこ
とができる。
又異なるフレームパターンを識別して同期をと
るものであるが、低次群のｍ多重デイジタル信号
に付加されたフレームパターンを識別するもので
あり、高次群に比較して低速であるから、フレー
ムパターンの識別手段や同期手段は比較的簡単な
構成で実現できる利点がある。
るものであるが、低次群のｍ多重デイジタル信号
に付加されたフレームパターンを識別するもので
あり、高次群に比較して低速であるから、フレー
ムパターンの識別手段や同期手段は比較的簡単な
構成で実現できる利点がある。
更に、高次群のｍ×ｎ多重デイジタル信号には
ヘツダＨを付加しないものであるから、伝送情報
量を増大することができる利点がある。
ヘツダＨを付加しないものであるから、伝送情報
量を増大することができる利点がある。
第１図は従来のＮ多重化の説明図、第２図は第
１図の多重化方式についての送信側の多重化装置
の要部ブロツク図、第３図は受信側の多重分離装
置の要部ブロツク図、第４図は従来のｍ×ｎ多重
化の説明図、第５図は第４図の多重化方式につい
ての送信側の多重化装置の要部ブロツク図、第６
図は受信側の多重分離装置の要部ブロツク図、第
７図は本発明の実施例の多重化の説明図、第８図
は本発明の実施例の送信側の多重化装置の要部ブ
ロツク図、第９図は本発明の実施例の受信側の多
重分離装置の要部ブロツク図である。 OSC１〜OSC３は発振器、CTR１〜CTR５，
CTRa〜CTRc，CTRA〜CTRCはカウンタ、
MUX１〜MUX３，MUXa〜MUXc，MUXA
〜MUXCは多重化部、FPG１，FPG２，FPGA
〜FPGCはフレームパターン発生器、HDGはヘ
ツダ発生器、FSY１，FSYa〜FSYc，FSYA〜
FSYCはフレーム同期回路、DMUX１〜DMUX
３，DMUXa〜DMUXc，DMUXA〜DMUXC
は多重分離部である。
１図の多重化方式についての送信側の多重化装置
の要部ブロツク図、第３図は受信側の多重分離装
置の要部ブロツク図、第４図は従来のｍ×ｎ多重
化の説明図、第５図は第４図の多重化方式につい
ての送信側の多重化装置の要部ブロツク図、第６
図は受信側の多重分離装置の要部ブロツク図、第
７図は本発明の実施例の多重化の説明図、第８図
は本発明の実施例の送信側の多重化装置の要部ブ
ロツク図、第９図は本発明の実施例の受信側の多
重分離装置の要部ブロツク図である。 OSC１〜OSC３は発振器、CTR１〜CTR５，
CTRa〜CTRc，CTRA〜CTRCはカウンタ、
MUX１〜MUX３，MUXa〜MUXc，MUXA
〜MUXCは多重化部、FPG１，FPG２，FPGA
〜FPGCはフレームパターン発生器、HDGはヘ
ツダ発生器、FSY１，FSYa〜FSYc，FSYA〜
FSYCはフレーム同期回路、DMUX１〜DMUX
３，DMUXa〜DMUXc，DMUXA〜DMUXC
は多重分離部である。
Claims (1)
- 【特許請求の範囲】 １ 送信側から高次群のｍ×ｎ多重デイジタル信
号を送出し、該高次群のｍ×ｎ多重デイジタル信
号を受信した受信側で、ｎ多重分離した低次群の
ｍ多重デイジタル信号をｍ多重分離する同期方式
に於いて、 前記送信側に、デイジタル信号をｍ多重化して
低次群のｍ多重デイジタル信号とする多重化手段
と、該多重化手段により多重化されたｎ個の低次
群のｍ多重デイジタル信号にそれぞれ異なるフレ
ームパターンを付加してそのままｎ多重化し、高
次群のｍ×ｎ多重デイジタル信号とする多重化手
段とを設け、 前記受信側に、前記高次群のｍ×ｎ多重デイジ
タル信号を受信してｎ個の低次群のｍ多重デイジ
タル信号に分離する分離手段と、該分離手段によ
り多重分離された低次群のｍ多重デイジタル信号
をｍ多重分離する分離手段とを設け、 該分離手段に於いて低次群のｍ多重デイジタル
信号に付加されたフレームパターンを識別してｍ
多重分離の同期をとることを特徴とする同期方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14799383A JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14799383A JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039937A JPS6039937A (ja) | 1985-03-02 |
| JPH0134490B2 true JPH0134490B2 (ja) | 1989-07-19 |
Family
ID=15442723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14799383A Granted JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039937A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251918A (ja) * | 1988-08-13 | 1990-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 同期多重形インタフェース回路 |
| EP0660555A3 (en) * | 1989-01-09 | 1995-09-13 | Fujitsu Ltd | Device for multiplexing and demultiplexing digital signals. |
| JPH10322298A (ja) | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346216A (en) * | 1976-10-08 | 1978-04-25 | Nec Corp | Time sharing multiplex commnicating unit |
| JPS588782B2 (ja) * | 1978-01-30 | 1983-02-17 | 日本電信電話株式会社 | マルチフレ−ム同期装置 |
-
1983
- 1983-08-15 JP JP14799383A patent/JPS6039937A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6039937A (ja) | 1985-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001711A (en) | Complex multiplexer/demultiplexer apparatus | |
| US5144297A (en) | Digital cross connection apparatus | |
| EP0571424B1 (de) | Verfahren zum empfang und zur abgabe von rahmenköpfen von und für stm-1-signale in einem rahmenkopf-server eines netzknotens | |
| JPS61135243A (ja) | 多重伝送方法 | |
| JPH01233845A (ja) | フレーム同期方式 | |
| WO1990007829A1 (en) | Digital signal multiplexer and separator | |
| CA1187219A (en) | Frame synchronizing signal insertion system | |
| JPS6039937A (ja) | 同期方式 | |
| JPH06268624A (ja) | 同期確立チェック方式 | |
| US5228037A (en) | Line interface for high-speed line | |
| JP2629580B2 (ja) | Ｓｄｈ多重分離装置 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| KR0164121B1 (ko) | 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JPH06120925A (ja) | 時分割多重分離装置 | |
| KR950015086B1 (ko) | 동기식 다중 전송장치 | |
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPS6330822B2 (ja) | ||
| JPS6125340A (ja) | 速度変換回路 | |
| JPS62265829A (ja) | スタツフ同期方式 | |
| JP2539096B2 (ja) | ディジタル信号多重化装置及び分離化装置 | |
| JP2976906B2 (ja) | 時分割多重化方式 | |
| KR950015085B1 (ko) | 동기식 분기/결합 다중 전송 장치 | |
| KR20000015633A (ko) | 전송 시스템을 구성하는 응용 주문형 집적회로의 클럭생성장치 |